JP5270639B2 - 単結晶基板 - Google Patents

単結晶基板 Download PDF

Info

Publication number
JP5270639B2
JP5270639B2 JP2010245334A JP2010245334A JP5270639B2 JP 5270639 B2 JP5270639 B2 JP 5270639B2 JP 2010245334 A JP2010245334 A JP 2010245334A JP 2010245334 A JP2010245334 A JP 2010245334A JP 5270639 B2 JP5270639 B2 JP 5270639B2
Authority
JP
Japan
Prior art keywords
substrate
hole
single crystal
minutes
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010245334A
Other languages
English (en)
Other versions
JP2011101009A (ja
Inventor
道雄 松村
和也 辻埜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010245334A priority Critical patent/JP5270639B2/ja
Publication of JP2011101009A publication Critical patent/JP2011101009A/ja
Application granted granted Critical
Publication of JP5270639B2 publication Critical patent/JP5270639B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1689—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249955—Void-containing component partially impregnated with adjacent component
    • Y10T428/249956—Void-containing component is inorganic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component
    • Y10T428/249969—Of silicon-containing material [e.g., glass, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component
    • Y10T428/24997—Of metal-containing material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249986—Void-containing component contains also a solid fiber or solid particle
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/268—Monolayer with structurally defined element

Description

本発明は、高アスペクト比の深い孔の開いた単結晶基板もしくは螺旋状の孔の開いた単／多結晶基板、及び結晶基板にそのような孔を形成する方法に属する。
高アスペクト比の深い孔構造をシリコン基板内に作製することが、半導体メモリーにおけるトレンチキャパシタ（特許文献１）、３次元実装における貫通電極（特許文献２）、インクジェットプリンタのノズルプレート（特許文献３）などの作製において、要望されている。そのような高アスペクト比の深い孔構造を作製する方法として、反応性イオンエッチング法（特許文献４）や電気化学エッチング法（特許文献５、非特許文献１、２）が知られている。
反応性イオンエッチング（ＲＩＥ）法では、単結晶基板の上にパターニングされたハードマスクを載せ、プラズマ反応室内でエッチングする。そして、エッチング中に側壁保護付着物が蓄積し、ハードマスクの開口の幅を制限する。従って、反応性エッチャントイオンが狭くなった開口を通って基板に達するのが困難になると、側壁保護付着物を薄くする工程が必要となる。
電気化学エッチング法では、基板を電解液と接触させながら基板を陽極として電圧を印加する。
特表２００４−５１４２７６号公報 特開２００４−９５８４９号公報 特開平１１−２６８２８１号公報 特開２００２‐３６７９６０号公報 特開平６‐３２６０７７号公報
Thin Solid Films, 1997, 297, 13-17 J. Electrochem. Soc., 1999, 146, 2968-2975 日刊工業新聞（２００５年４月２２日発行） Adv. Mater., 2005, 17, 1045-1047 Angew. Chem. Int. Ed. 2005, 44, 2737-2742 Appl. Phys. Lett., 2000, 77, 2572-2574
しかし、反応性イオンエッチング法では、側壁付着物の存在故に形成可能な孔の深さが約20μmまでに限定されるか、又は側壁付着物を薄化する工程を繰り返す必要があり著しくコストが高い。また、電気化学エッチング法では、外部電源を必要とし、しかも各基板と導通をとらなければならないので量産性が悪い。
それ故、本発明の一つの課題は、深い孔を有する単結晶基板を低コストで提供することにある。別の課題は、螺旋状の孔を有する結晶基板を提供することにある。
本発明の単結晶基板は、主成分がシリコンからなり、＜１００＞方向に孔が形成されており、その孔の底に銀粒子及び／又はパラジウム粒子が存在し、孔径／粒子径の比が１以上２以下であることを特徴とする。
本発明の単結晶基板では、前記孔が、１００ｎｍ以下の直径及び３００以上のアスペクト比を有するものであってもよい。
本発明の単結晶基板は、主成分がシリコンからなる単結晶基板であって、孔径１０〜２００ｎｍ、螺旋径１００〜６００ｎｍの螺旋状の孔が形成されており、その孔の底に銀、白金及びパラジウムのうちから選ばれる一種以上の金属の微粒子が存在することを特徴とする。
本発明によれば、トレンチキャパシタ、貫通電極、ノズル穴などに適した深い孔を有する単結晶基板や導電性材料を充填すればコイルとして利用可能な螺旋孔を有する結晶基板が低コストで得られる。
銀粒子の作用により単結晶基板内に孔を形成する工程の模式図である。 実施例１で銀粒子を付着させた面方位（１００）を有するｐ型シリコン基板の表面のＳＥＭ写真である。 上記基板を化学エッチングした後の厚さ方向断面における孔先端付近のＳＥＭ写真である。 同じく厚さ方向断面全体のＳＥＭ写真である。 実施例２で銀粒子を付着させた面方位（１００）を有するｎ型シリコン基板の表面のＳＥＭ写真である。 上記基板を化学エッチングした後の厚さ方向断面における孔先端付近のＳＥＭ写真である。 同じく厚さ方向断面全体のＳＥＭ写真である。 実施例４で銀粒子を付着させた面方位（１１１）を有するｐ型シリコン基板の表面のＳＥＭ写真である。 上記基板を化学エッチングした後の厚さ方向断面のＳＥＭ写真である。 同じく孔先端付近の断面のＳＥＭ写真である。 実施例５で白金粒子を付着させた面方位（１００）を有するｐ型シリコン基板の表面のＳＥＭ写真である。 上記基板を化学エッチングした後の厚さ方向断面のＳＥＭ写真であり、（ａ）は螺旋状孔の途中部分、（ｂ）は孔の底付近、（ｃ）は（ｂ）の白枠部分拡大像を示す。 実施例９で基板を化学エッチングした後の厚さ方向断面のＳＥＭ写真である。 実施例１５で基板を化学エッチングした後の厚さ方向断面のＳＥＭ写真である。 実施例２３で基板を化学エッチングした後の厚さ方向断面のＳＥＭ写真である。 実施例２４で基板を化学エッチングした後の厚さ方向断面のＳＥＭ写真である。 実施例２５でパラジウム粒子を付着させた面方位（１００）を有するｐ型シリコン基板の表面のＳＥＭ写真である。 上記基板を化学エッチングした後の厚さ方向断面のＳＥＭ写真である。 上記基板における孔の途中部分のＳＥＭ写真である。 上記基板における孔の底付近の拡大写真である。 実施例２６で銀粒子を付着させた面方位（１００）を有するｐ型シリコン基板の表面のＳＥＭ写真である。 上記基板における銀粒子付着部分のＳＥＭ写真である。 上記基板を化学エッチングした後の厚さ方向断面のＳＥＭ写真である。 上記基板における孔の途中部分のＳＥＭ写真である。
直線孔を形成するための単結晶基板としては、例えば面方位（１００）を有するｐ型あるいはｎ型の単結晶シリコンウエハを用いることができ、この場合は＜１００＞方向に孔が成長し、面方位（１１１）を有する単結晶シリコンウエハを用いた場合には、表面に対して約３５度傾いた方向に孔が成長する。
金属粒子を基板表面に付着させる方法としては、真空蒸着、スパッタリングなどの膜作製技術や、無電解めっき、電気めっきなどのめっき技術が挙げられる。付着させる粒子の直径は、付着させる方法やその条件に依存する。また、リソグラフィー技術と組み合わせることにより、粒子の付着位置を決めたり、あるパターンで粒子を表面に付着させたりすることも可能である。また、粒子の集合体あるいは膜として付着させることにより、孔径を拡大させたり、溝状に孔を形成することも可能である。
−実施例１−
ホウ素ドープされた面方位（１００）を有する厚さ６２５μｍのｐ型単結晶シリコン基板であって、鏡面研磨されたものを用意した。比抵抗は９．００〜１１．０Ωｃｍであった。別途、下記の液を調製した。
洗浄液：３０％過酸化水素水と９６％濃硫酸との１：４（体積比）混合液
メッキ液：０．１ｍｍｏｌ／Ｌ過塩素酸銀と１ｍｍｏｌ／Ｌ水酸化ナトリウムとを含む水溶液
エッチング液：１０％フッ化水素酸と３０％過酸化水素水との１０：１（体積比）混合液（ＨＦ濃度９．１重量％、Ｈ２Ｏ２濃度２．７重量％）
前記基板を洗浄液に１０分間浸すことにより洗浄し、５％フッ化水素酸に５分間浸すことにより自然酸化膜を除去した。つぎに、基板をメッキ液に２０分間浸すことにより銀粒子を表面にランダムに付着させた。その基板表面の走査型電子顕微鏡（ＳＥＭ）による観察像を図２に示す。図２に見られるように銀粒子の直径は２０ｎｍ〜１００ｎｍ程度であった。
そして、銀粒子の付着した基板をエッチング液に３０分間浸した。エッチングした後の基板の厚さ方向断面のＳＥＭによる観察像を図３に示す。この断面像より表面から垂直方向すなわち＜１００＞方向に直径７５ｎｍ程度の孔が開いており、そして、その孔の先端部分に７５ｎｍ程度の直径をもつ銀粒子が存在していることが分かる。また、図４は低倍率の断面像であるが、図３で見られた孔の先端部分はこの図中の白い円で示した箇所に位置しており、その位置は表面から約４０μｍの深さにある。
−実施例２−
実施例１におけるｐ型単結晶基板に代えてリンドープされたｎ型単結晶シリコン基板であって、比抵抗が８．００〜１２．０Ωｃｍであるものを用意し、その他の条件を実施例１と同一にして基板の表面に銀粒子を付着させた。その基板表面のＳＥＭによる観察像を図５に示す。銀粒子の直径は２０ｎｍ〜１００ｎｍ程度であった。
そして、銀粒子の付着した基板をエッチング液に３０分間浸した。エッチングした後の基板の厚さ方向断面のＳＥＭによる観察像を図６に示す。この断面像より表面から垂直方向すなわち＜１００＞方向に直径６０ｎｍ程度の孔が開いており、そして、その孔の先端部分に５０ｎｍ程度の直径をもつ銀粒子が存在していることが分かる。また、図７は低倍率の断面像であるが、図６で見られた孔の先端部分はこの図中の白い円で示した箇所に位置しており、その位置は表面から約４０μｍの深さにある。
−実施例３−
実施例１と同一条件でｐ型単結晶シリコン基板に銀粒子を付着させた。そして、エッチング液に基板を浸す時間を１０時間とした以外は実施例１と同一条件でエッチングした。形成された孔の深さは最大で４８０μｍであった。
−実施例４−
ホウ素ドープされた面方位（１１１）を有する厚さ７２５μｍのｐ型単結晶シリコン基板であって、鏡面研磨されたものを用意した。比抵抗は１．０〜２．０Ωｃｍであった。この基板を実施例１で調製した洗浄液に１０分間浸すことにより洗浄し、５％フッ化水素酸に５分間浸すことにより自然酸化膜を除去した。つぎに、基板を実施例１で調製したメッキ液に２０分間浸すことにより銀粒子を表面にランダムに付着させた。その基板表面のＳＥＭによる観察像を図８に示す。銀粒子の直径は２０ｎｍ〜１００ｎｍ程度であった。
そして、銀粒子の付着した基板をエッチング液に５分間浸した。エッチングした後の基板の厚さ方向断面のＳＥＭによる観察像を図９に示す。この断面像より表面から約３５度傾いた方向すなわち＜１００＞方向に孔が開いていることが分かる。そして、図１０はその孔の先端部分を拡大した像であるが、孔の直径が７０ｎｍ程度であり、その孔の先端部分に５０ｎｍ程度の直径をもつ銀粒子が存在していることが分かる。
−実施例５−
ホウ素ドープされた面方位（１００）を有する厚さ６２５μｍのｐ型単結晶シリコン基板であって、鏡面研磨されたものを用意した。比抵抗は９．００〜１１．０Ωｃｍであった。別途、下記の液を調製した。
洗浄液：実施例１と同じ。
メッキ液：１ｍｍｏｌ／Ｌ塩化白金酸と１５ｍｍｏｌ／Ｌフッ化水素とを含む水溶液
エッチング液：５０％フッ化水素酸と３０％過酸化水素水との１０：１（体積比）混合液（ＨＦ濃度４５．５重量％、Ｈ２Ｏ２濃度２．７重量％）
前記基板を洗浄液に１０分間、超純水に１０分間、５％フッ化水素酸に１分間順に浸すことにより自然酸化膜を除去した。つぎに、基板を超純水に１０分間、メッキ液に２分間順に浸すことにより白金粒子を表面にランダムに付着させた。白金粒子の付着した基板を超純水で２分間洗い、エタノールに３分間、ペンタンに３分間浸した後、自然乾燥させた。その基板表面の走査型電子顕微鏡（ＳＥＭ）による観察像を図１１に示す。図１１に見られるように白金粒子の直径は５０ｎｍ〜２００ｎｍ程度であった。
次に基板を超純水に２分間浸した後、エッチング液に５分間浸した。前記と同様に超純水、エタノール及びペンタンに浸して自然乾燥させた後、基板を厚さ方向に切断した。断面をＳＥＭにより観察したところ、表面から内部に向かって螺旋状に多数の孔が開いており、そして、その孔の先端部分に１００ｎｍ程度の直径をもつ白金粒子が存在していた。孔の底の深さは浅いもので約１５μｍ、深いもので約２５μｍであった。ＳＥＭ像を図１２に示す。図１２のうち（ａ）は螺旋状の孔の一つの途中部分、（ｂ）は螺旋状の孔の底付近、（ｃ）は底付近（基板表面から約２５μｍの深さの位置）の拡大像である。尚、螺旋軸の方向は、孔によって様々であり、ピッチも孔によって１００ｎｍ程度のものから２０００ｎｍ程度のものまで広い範囲で分布していた。
−実施例６〜９−
実施例５と同一条件で白金粒子を基板表面に付けた。エッチング液における３０％過酸化水素と混合するフッ化水素酸の濃度を５０重量％から表１に示す値に代えたこと以外は実施例５と同一条件で化学エッチングした。そして、実施例５と同様に超純水、エタノール及びペンタンに浸して自然乾燥させた後、基板を厚さ方向に切断した。断面をＳＥＭにより観察したところ、実施例６では螺旋状の多数の孔が形成されていた。実施例７及び８では方向に規則性のない直線状あるいは曲線状の孔形成されていた。実施例９では図１３に示すように、表面から約３μｍの深さまで、直径数ｎｍの多数の孔からなる膜が形成されていた。
−実施例１０〜１４−
実施例５〜９におけるホウ素ドープされたｐ型単結晶シリコン基板に代えて、リンドープされたｎ型単結晶シリコン基板であって比抵抗が８．００〜１２．０Ωｃｍであるものを用いた。その他の条件は実施例５、６、７、８及び９と同一にして実施し、それぞれ実施例１０、１１、１２、１３及び１４とした。基板の断面をＳＥＭにより観察したところ、実施例１０及び１１では螺旋状の孔が形成されていた。実施例１２及び１３では方向に規則性のない直線状あるいは曲線状の孔が形成されていた。実施例１４では実施例９と同様に、多数の孔からなる膜が形成されていた。
−実施例１５−
ホウ素ドープされた面方位（１００）を有する厚さ６２５μｍのｐ型単結晶シリコン基板であって、鏡面研磨されたものを用意した。比抵抗は９．００〜１１．０Ωｃｍであった。別途、下記の液を調製した。
洗浄液：実施例１と同じ。
メッキ液：実施例１と同じ。
エッチング液：５０％フッ化水素酸と３０％過酸化水素水との１０：１（体積比）混合液（ＨＦ濃度４５．５重量％、Ｈ２Ｏ２濃度２．７重量％）
前記基板を洗浄液に１０分間、超純水に１０分間、１％フッ化水素酸に１分間順に浸すことにより自然酸化膜を除去した。つぎに、基板を超純水に１０分間、メッキ液に２０分間浸すことにより銀粒子を表面にランダムに付着させた。銀粒子の付着した基板を超純水で２分間洗い、エタノールに３分間、ペンタンに３分間浸した後、自然乾燥させた。
次に基板を超純水に２分間浸した後、エッチング液に５分間浸した。超純水に３分間、エタノールに３分間及びペンタンに３分間順に浸して自然乾燥させた後、基板を厚さ方向に切断した。断面をＳＥＭにより観察したところ、表面から内部に向かって最大４μｍの深さ位置まで螺旋状に多数の孔が開いており、そして、その孔の先端部分に銀粒子が存在していた。孔の一つのＳＥＭ像を図１４に示す。螺旋軸の方向は、孔によって様々であり、ピッチも孔によって５０ｎｍ程度のものから１０００ｎｍ程度のものまで広い範囲で分布していた。
−実施例１６〜１８−
実施例１５と同一条件で銀粒子を基板表面に付けた。エッチング液における３０％過酸化水素と混合するフッ化水素酸の濃度を５０重量％から表２に示す値に代えたこと以外は実施例１５と同一条件で化学エッチングした。そして、実施例１５と同様に超純水、エタノール及びペンタンに浸して自然乾燥させた後、基板を厚さ方向に切断した。断面をＳＥＭにより観察したところ、実施例１６では螺旋状の多数の孔が形成されていた。実施例１７及び１８では表面に対して垂直の直線的な多数の孔が形成されており、途中で曲がったものも見られた。
−実施例１９〜２２−
実施例１５〜１８におけるホウ素ドープされたｐ型単結晶シリコン基板に代えて、リンドープされたｎ型単結晶シリコン基板であって比抵抗が８．００〜１２．０Ωｃｍであるものを用いた。その他の条件は実施例１５、１６、１７及び１８と同一にして実施し、それぞれ実施例１９、２０、２１及び２２とした。基板の断面をＳＥＭにより観察したところ、実施例１９及び２０では螺旋状の孔が形成されていた。実施例２１及び２２では直線的な多数の孔が形成されており、途中で曲がったものも見られた。
表３は、実施例５〜１４の結果をＨＦ濃度及び基板の型によって整理したものである。
表４は、実施例１、２、１５〜２２の結果をＨＦ濃度及び基板の型によって整理したものである。
−実施例２３−
実施例５と同一条件で白金粒子を基板表面に付けた。エッチング液における５０％フッ化水素酸と混合する過酸化水素の濃度を３０重量％から６重量％に代えたこと（即ち、混合液中のＨ２Ｏ２濃度＝０．５４重量％）以外は実施例５と同一条件で化学エッチングした。そして、実施例５と同様に超純水、エタノール及びペンタンに浸して自然乾燥させた後、基板を厚さ方向に切断した。断面をＳＥＭにより観察したところ、図１５に示すような螺旋状の孔が多数形成されていた。孔の深さは最大約８μｍであった。
−実施例２４−
実施例２３におけるホウ素ドープされたｐ型単結晶シリコン基板に代えて、リンドープされたｎ型単結晶シリコン基板であって比抵抗が８．００〜１２．０Ωｃｍであるものを用いた。その他の条件は実施例２３と同一にして実施した。基板断面をＳＥＭにより観察したところ、図１６に示すような螺旋状の孔が多数形成されていた。孔の深さは最大約８μｍであった。
−実施例２５−
ホウ素ドープされた面方位（１００）を有する厚さ６２５μｍのｐ型単結晶基板であって、鏡面研磨されたものを用意した。比抵抗は９．００〜１１．０Ωｃｍであった。
別途、下記の液を調整した。
洗浄液：実施例１と同じ。
メッキ液：０．２５ ｍｍｏｌ／Ｌ塩化パラジウム、０．０１４ｍｏｌ／Ｌ塩酸、０．２６ｍｏｌ／Ｌアンモニア、０．６１ｍｏｌ／Ｌフッ化水素酸を含有する水溶液
エッチング液：５０％フッ化水素酸と３０％過酸化水素水と超純水との２：１：８（体積比）混合液（ＨＦ濃度９．１重量％、Ｈ２Ｏ２濃度２．７重量％）
前記基板を、洗浄液に１０分間、超純水に１０分間、１％フッ化水素酸に１分間、超純水に１０分間という順に浸すことにより、洗浄するとともに自然酸化膜を除去した。つぎに、基板をメッキ液に２分間浸すことにより、パラジウム粒子を表面にランダムに付着させた。パラジウム粒子の付着した基板を超純水で２分間洗い、エタノールで３分、ペンタンに３分間浸した後、自然乾燥させた。その基板表面を走査型電子顕微鏡（ＳＥＭ）で観察した像を図１７に示す。粒子は数十ｎｍの一次粒子が集合したような二次粒子形態であり、サイズは５０〜２００ｎｍ程度であった。
パラジウムを付着させた基板をエッチング液に３０分間浸した。続いて超純水で２分、エタノールで３分、ペンタンで３分間洗った後、自然乾燥させた。その基板を切断し、その断面をＳＥＭにて観察した。図１８に示すように、基板表面に対して垂直方向、すなわち＜１００＞方向に優先的に孔があいていることがわかった。また、その孔のひとつを拡大してみると（図１９）、孔の側壁から孔の径の数分の１程度の径の細孔が分岐していることがわかった。さらに、孔の底（深さ約５０μｍ）には図２０のようにパラジウムと思われる粒子が見られた。
−実施例２６−
下記の液を調整した。
メッキ液：５．９ ｍｍｏｌ／Ｌの硝酸銀を含有する０．２５ｗｔ．％フッ化水素酸水溶液
エッチング液：５０％フッ化水素酸と３０％過酸化水素水と超純水との１０：１：４４（体積比）混合液
フォトリソグラフィー技術を用いて、直径２０μｍの円形開口部が規則的に配列したレジストパターン（１．２μｍの厚さの耐酸性レジスト）を実施例２５と同形同質の基板表面に形成した。そのパターン基板を超純水で３分洗い、１％フッ化水素酸に１分間浸し自然酸化膜を除去し、超純水で３分間洗った。続いて、メッキ液に１０秒間浸すことにより、開口部のシリコン表面へ銀を付着させた。超純水で２分、エタノールで３分、ペンタンで３分間洗った後、自然乾燥させた。その表面をＳＥＭで観察すると、図２１のようにパターンに従って銀粒子が付いていた。さらに、銀粒子の付いた部分を拡大すると、図２２のように密集した一次粒子の群からなる二次粒子であることがわかった。
銀を付けたパターン基板をエッチング液に２１７分間浸した。そして、超純水で２分、エタノールで３分、ペンタンで３分洗った後、自然乾燥させた。その基板を切断して、断面を観察した。図２３のように銀のパターンに従って基板に対して垂直方向に孔が開いており、その深さは約１８０μｍに達していた。拡大像（図２４）から細い孔が密集して開いているということがわかる。このことから、フォトリソグラフィーを用いて銀の付着位置を制御することにより孔形成位置を制御できること、および金属を密集させて付着させることにより孔の集合体を得ることができることがわかった。
なお、上述した結晶基板に孔を形成する方法、および、その方法で孔が形成された結晶基板は、以下のようなものであってもよい。
（１）結晶基板を準備し、その基板の表面に銀、白金及びパラジウムのうちから選ばれる一種以上の金属の粒子を付着させた状態で化学エッチングすることを特徴とする、結晶基板に孔を形成する方法。
（２）準備する前記結晶基板が、形成すべき孔の深さ方向に対して（１００）面が直交するように加工された単結晶基板であって、前記金属が銀及びパラジウムのうちから選ばれる一種以上である、上記（１）に記載の方法。
（３）前記粒子の直径が、形成すべき孔の開口径の４０−９０％である上記（２）に記載の方法。
（４）前記単結晶基板の主成分がシリコンからなる上記（２）に記載の方法。
（５）＜１００＞方向に孔が形成されており、その孔の底に銀粒子及び／又はパラジウム粒子が存在し、孔径／粒子径の比が１以上２以下であることを特徴とする単結晶基板。
（６）主成分がシリコンからなる上記（５）に記載の単結晶基板。
（７）前記孔が、１００ｎｍ以下の直径及び３００以上のアスペクト比を有する上記（５）に記載の単結晶基板。
（８）前記化学エッチングを、フッ化水素酸微量以上１０．０重量％以下及び過酸化水素水微量以上を含む混合溶液で行うことを特徴とする、上記（１）に記載の方法。
（９）前記化学エッチングを、フッ化水素酸２８．０重量％以上及び過酸化水素水微量以上を含む混合溶液で行うことを特徴とする、上記（１）に記載の方法。
（１０）孔径１０〜２００ｎｍ、螺旋径１００〜６００ｎｍの螺旋状の孔が形成されており、その孔の底に銀、白金及びパラジウムのうちから選ばれる一種以上の金属の微粒子が存在することを特徴とする結晶基板。
（１１）前記粒子が化学エッチングする前にフォトリソグラフィー技術により基板表面における所定の位置に付着させられる、上記（１）に記載の方法。
上記の結晶基板に孔を形成する方法は、シリコン等の結晶基板を準備し、その基板の表面に銀、白金及びパラジウムのうちから選ばれる一種以上の金属の粒子を付着させた状態で化学エッチングすることを特徴とする。
この方法によれば、図１に模式的に示すように金属粒子２が化学エッチングの触媒となって結晶を酸化させ溶解させる。これにより基板１が穿孔され、底に金属粒子２が残る。触媒反応は金属粒子の外表面で起こるから、更に溶解が進むと金属粒子の直径と同程度の孔３が基板１内部へと成長する。エッチング液としては過酸化水素水やオゾンなどの酸化剤とフッ化水素酸の混合液が望ましい。この場合、金属粒子は酸化剤の還元反応の触媒として働く。この還元反応により生成した正孔あるいは酸素原子が金属粒子と接触した部分の結晶を酸化する。酸化された結晶はフッ化水素酸との反応により液中にイオンとして溶け出す。この溶解反応により金属粒子に接した部分の結晶が除去されて穴ができることになる。
高アスペクト比の直線的な孔を形成する場合は、形成すべき孔の深さ方向に対して（１００）面が直交するように加工された単結晶基板を準備し、その基板の表面に金属粒子を付着させた状態で化学エッチングする。すると、孔の成長には結晶方位依存性があり＜１００＞方向即ち（１００）面と直交する方向に選択的に反応が進行する。付着させた金属粒子が銀粒子又はパラジウム粒子の場合は、この現象が顕著に表れる。孔の深さは、エッチング時間に依存する。従って、１００ｎｍ以下の直径及び３００以上のアスペクト比を有する孔を形成することも可能である。
こうして得られる単結晶基板は、＜１００＞方向に孔が形成されており、その孔の底に銀粒子及び／又はパラジウム粒子が存在し、孔径／粒子径の比が１以上２以下であることを特徴とする。
また、前記のように直線的な孔を形成する方法によれば孔径が金属粒子径にほぼ比例するので、孔径を制御することも可能であり、前記粒子の直径を、形成すべき孔の開口径の４０−９０％とすることで所定径の孔を形成することができる。
直線孔を形成する場合は、好ましくは前記化学エッチングを、フッ化水素酸微量以上１０．０重量％以下及び過酸化水素水微量以上を含む混合溶液で行う。フッ化水素酸の濃度がこの範囲を出て濃くなるに伴って直線性が悪くなるからである。
一方、螺旋孔を形成する場合は、逆にフッ化水素酸の濃度を更に濃くしなければならず、好ましくは前記化学エッチングを、フッ化水素酸２８．０重量％以上及び過酸化水素水０．５％以上を含む混合溶液で行う。準備する基板は単結晶でも多結晶でもよい。
上記の方法によれば、外部電源が無くても直径、深さ及び形状が金属粒子径、エッチング液成分濃度及びエッチング時間に依存した孔を形成することができる。その結果、トレンチキャパシタ、貫通電極、ノズル穴などに適した深い孔を有する単結晶基板や導電性材料を充填すればコイルとして利用可能な螺旋孔を有する結晶基板が低コストで得られる。
1 シリコン基板
2 銀粒子
3 孔

Claims (3)

  1. 主成分がシリコンからなり、＜１００＞方向に孔が形成されており、その孔の底に銀粒子及び／又はパラジウム粒子が存在し、孔径／粒子径の比が１以上２以下であることを特徴とする単結晶基板。
  2. 前記孔が、１００ｎｍ以下の直径及び３００以上のアスペクト比を有する請求項１に記載の単結晶基板。
  3. 主成分がシリコンからなる単結晶基板であって、孔径１０〜２００ｎｍ、螺旋径１００〜６００ｎｍの螺旋状の孔が形成されており、その孔の底に銀及び白金のうちから選ばれる一種以上の金属の微粒子が存在することを特徴とする単結晶基板。
JP2010245334A 2004-11-09 2010-11-01 単結晶基板 Expired - Fee Related JP5270639B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010245334A JP5270639B2 (ja) 2004-11-09 2010-11-01 単結晶基板

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2004324879 2004-11-09
JP2004324879 2004-11-09
JP2005176696 2005-06-16
JP2005176696 2005-06-16
JP2010245334A JP5270639B2 (ja) 2004-11-09 2010-11-01 単結晶基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006544861A Division JP4807754B2 (ja) 2004-11-09 2005-11-01 結晶基板に孔を形成する方法

Publications (2)

Publication Number Publication Date
JP2011101009A JP2011101009A (ja) 2011-05-19
JP5270639B2 true JP5270639B2 (ja) 2013-08-21

Family

ID=36336409

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006544861A Expired - Fee Related JP4807754B2 (ja) 2004-11-09 2005-11-01 結晶基板に孔を形成する方法
JP2010245334A Expired - Fee Related JP5270639B2 (ja) 2004-11-09 2010-11-01 単結晶基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006544861A Expired - Fee Related JP4807754B2 (ja) 2004-11-09 2005-11-01 結晶基板に孔を形成する方法

Country Status (4)

Country Link
US (1) US7718254B2 (ja)
JP (2) JP4807754B2 (ja)
TW (1) TW200620451A (ja)
WO (1) WO2006051727A1 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4915858B2 (ja) * 2007-03-23 2012-04-11 シャープ株式会社 配線形成方法並びに半導体基板の製造方法
KR100971658B1 (ko) * 2008-01-03 2010-07-22 엘지전자 주식회사 실리콘 태양전지의 텍스처링 방법
EP2245655A4 (en) * 2008-02-01 2012-11-21 Newsouth Innovations Pty Ltd METHOD FOR STRUCTURED HEATING OF CHOSEN MATERIAL
JP5306670B2 (ja) * 2008-03-05 2013-10-02 独立行政法人科学技術振興機構 シリコンを母材とする複合材料及びその製造方法
EP2261396B1 (en) * 2008-03-07 2013-05-29 Japan Science and Technology Agency Compound material, method of producing the same and apparatus for producing the same
US20090236317A1 (en) * 2008-03-21 2009-09-24 Midwest Research Institute Anti-reflection etching of silicon surfaces catalyzed with ionic metal solutions
US8729798B2 (en) 2008-03-21 2014-05-20 Alliance For Sustainable Energy, Llc Anti-reflective nanoporous silicon for efficient hydrogen production
US8815104B2 (en) * 2008-03-21 2014-08-26 Alliance For Sustainable Energy, Llc Copper-assisted, anti-reflection etching of silicon surfaces
JP5281847B2 (ja) * 2008-08-19 2013-09-04 独立行政法人科学技術振興機構 複合材料及びその製造方法、並びにその製造装置
WO2010027962A2 (en) * 2008-09-04 2010-03-11 The Board Of Trustees Of The University Of Illinois Method of forming a nanoscale three-demensional pattern in a porous semiconductor
IT1399258B1 (it) * 2009-01-07 2013-04-11 Calmed S R L Procedimento di fabbricazione di un dispositivo di rilevazione ottica.
WO2010114887A1 (en) * 2009-03-31 2010-10-07 Georgia Tech Research Corporation Metal-assisted chemical etching of substrates
JP5322173B2 (ja) * 2009-09-07 2013-10-23 国立大学法人 宮崎大学 微細流路の形成方法
US9034216B2 (en) 2009-11-11 2015-05-19 Alliance For Sustainable Energy, Llc Wet-chemical systems and methods for producing black silicon substrates
US10472229B2 (en) 2010-03-05 2019-11-12 Cornell University—Cornell Center for Technology Monocrystalline epitaxially aligned nanostructures and related methods
GB201005979D0 (en) * 2010-04-09 2010-05-26 Nexeon Ltd A method of fabricating structured particles composed of silicon or a silicon-based material and their use in lithium rechargeable batteries
US8828765B2 (en) 2010-06-09 2014-09-09 Alliance For Sustainable Energy, Llc Forming high efficiency silicon solar cells using density-graded anti-reflection surfaces
TWI505348B (zh) 2010-10-08 2015-10-21 Wakom Semiconductor Corp And a method of forming a microporous structure or a groove structure on the surface of the silicon substrate
US11251318B2 (en) 2011-03-08 2022-02-15 Alliance For Sustainable Energy, Llc Efficient black silicon photovoltaic devices with enhanced blue response
GB201117279D0 (en) * 2011-10-06 2011-11-16 Nexeon Ltd Etched silicon structures, method of forming etched silicon structures and uses thereof
KR101569891B1 (ko) * 2012-02-13 2015-11-27 동국대학교 산학협력단 다공성 지지체를 이용한 저분자 포집용 졸-겔 칩 및 이를 이용한 저분자 특이적 물질의 스크리닝 방법
CA2866616A1 (en) * 2012-03-19 2013-09-26 Alliance For Sustainable Energy, Llc Copper-assisted, anti-reflection etching of silicon surfaces
GB201205178D0 (en) * 2012-03-23 2012-05-09 Nexeon Ltd Etched silicon structures, method of forming etched silicon structures and uses thereof
JP6028969B2 (ja) * 2012-08-24 2016-11-24 国立大学法人大阪大学 結晶基板に孔を形成する方法、並びに結晶基板内に配線や配管を有する機能性デバイス
RU2507630C1 (ru) * 2012-09-26 2014-02-20 Общество с ограниченной ответственностью научно-производственное предприятие "Солвэй" Способ очистки и получения пористой поверхности полупроводниковых пластин
US10086317B2 (en) 2013-10-30 2018-10-02 Hewlett-Packard Development Company, L.P. Island etched filter passages
JP6171097B2 (ja) 2013-10-30 2017-07-26 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 非平行アイランドエッチング
TWI671812B (zh) * 2013-11-13 2019-09-11 東芝股份有限公司 半導體晶片之製造方法、半導體晶片及半導體裝置
JP6441025B2 (ja) 2013-11-13 2018-12-19 株式会社東芝 半導体チップの製造方法
US9828677B2 (en) * 2014-01-16 2017-11-28 The United States Of America, As Represented By The Secretary Of Commerce Article and process for selective etching
US9950912B2 (en) 2014-05-26 2018-04-24 Xuzhou Heavy Machinery Co., Ltd. Combined counterweight hitching device and method thereof, and counterweight mounting structure
JP2016024838A (ja) 2014-07-24 2016-02-08 株式会社東芝 磁気記録媒体の製造方法
JP6121959B2 (ja) 2014-09-11 2017-04-26 株式会社東芝 エッチング方法、物品及び半導体装置の製造方法、並びにエッチング液
JP6193321B2 (ja) 2015-09-01 2017-09-06 株式会社東芝 エッチング方法、物品の製造方法、及びエッチング装置
JP6081647B1 (ja) 2016-07-28 2017-02-15 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
US10586751B2 (en) * 2017-08-03 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
GB201803983D0 (en) 2017-09-13 2018-04-25 Unifrax I Llc Materials
JP2019062039A (ja) 2017-09-26 2019-04-18 株式会社東芝 エッチング装置及び方法、処理システム、並びに、物品、半導体装置及び半導体チップの製造方法
JP7134778B2 (ja) 2018-08-09 2022-09-12 株式会社東芝 処理システム
JP7080781B2 (ja) * 2018-09-26 2022-06-06 株式会社東芝 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液
JP7391741B2 (ja) 2020-03-23 2023-12-05 株式会社東芝 構造体
JP2021197506A (ja) * 2020-06-17 2021-12-27 東京応化工業株式会社 半導体基板のエッチング方法及びエッチング液
JP2022144046A (ja) 2021-03-18 2022-10-03 株式会社東芝 エッチング方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4202454C1 (ja) 1992-01-29 1993-07-29 Siemens Ag, 8000 Muenchen, De
DE4310205C1 (de) 1993-03-29 1994-06-16 Siemens Ag Verfahren zur Herstellung einer Lochstruktur in einem Substrat aus Silizium
JP3570209B2 (ja) 1998-03-19 2004-09-29 セイコーエプソン株式会社 ノズルプレートの製造方法およびシリコン基板の加工方法
DE10055712B4 (de) 2000-11-10 2006-07-13 Infineon Technologies Ag Verfahren zur Herstellung von Grabenkondensatoren für hochintegrierte Halbleiterspeicher
JP3599325B2 (ja) * 2001-02-09 2004-12-08 株式会社フジクラ 基板の貫通電極形成方法および貫通電極を有する基板
US6743727B2 (en) 2001-06-05 2004-06-01 International Business Machines Corporation Method of etching high aspect ratio openings
AU2003242229A1 (en) * 2002-06-06 2003-12-22 Kansai Technology Licensing Organization Co., Ltd. Method for producing polycrystalline silicon substrate for solar cell
JP2004095849A (ja) 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
JP3925867B2 (ja) * 2003-12-17 2007-06-06 関西ティー・エル・オー株式会社 多孔質層付きシリコン基板を製造する方法

Also Published As

Publication number Publication date
JPWO2006051727A1 (ja) 2008-05-29
TW200620451A (en) 2006-06-16
US7718254B2 (en) 2010-05-18
US20080090074A1 (en) 2008-04-17
JP2011101009A (ja) 2011-05-19
WO2006051727A1 (ja) 2006-05-18
JP4807754B2 (ja) 2011-11-02

Similar Documents

Publication Publication Date Title
JP5270639B2 (ja) 単結晶基板
JP7142649B2 (ja) 多孔質固体材料及び製造方法
CN103189966B (zh) 硅基板的洗净方法和太阳能电池的制造方法
US20120088372A1 (en) Method of forming micro-pore structures or trench structures on surface of silicon wafer substrate
Lee et al. Strategies for controlling Si nanowire formation during Au-assisted electroless etching
CN101195917B (zh) 蚀刻铜或者铜合金的方法
Jung et al. Fabrication and characterization of porous silicon nanowires
US10662550B2 (en) Diamond nanostructures with large surface area and method of producing the same
EP2102900B1 (en) Self-constrained anisotropic germanium nanostructure from electroplating
US20060234079A1 (en) Smart-cut of a thin foil of poruous Ni from a Si wafer
US8668840B2 (en) Solution used in the fabrication of a porous semiconductor material, and a method of fabricating said material
Brito-Neto et al. Synthesis and characterization of porous platinum layers deposited on highly doped n-type porous silicon by immersion plating
Lin et al. Templated fabrication of nanostructured Ni brush for hydrogen evolution reaction
KR101548704B1 (ko) 실리콘 나노와이어 어레이, 리튬 이온전지용 음극 및 이의 제조방법
KR20220008007A (ko) 실리콘 기판의 금속촉매습식식각 방법
JP2020059632A (ja) 表面孔を有するシリコン微粒子の製造方法、及びシリコン微粒子
JP3908104B2 (ja) カーボンナノチューブ配線板及びその製造方法
TWI480426B (zh) 一種製造石墨烯之方法
JP4431564B2 (ja) カーボンナノチューブ配線板及びその製造方法
JP6028969B2 (ja) 結晶基板に孔を形成する方法、並びに結晶基板内に配線や配管を有する機能性デバイス
Xia et al. Effect of catalyst shape on etching orientation in metal-assisted chemical etching of silicon
JPH08109500A (ja) シリコンの微細加工
JP2020059631A (ja) 微細突起を有するシリコン微粒子の製造方法、及びシリコン微粒子
KR101677023B1 (ko) 실리콘 표면 에칭방법 및 시드층 형성방법
Matsumoto et al. Electrodeposition behavior of noble metals in ordered macroporous silicon

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5270639

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees