KR101677023B1 - 실리콘 표면 에칭방법 및 시드층 형성방법 - Google Patents
실리콘 표면 에칭방법 및 시드층 형성방법 Download PDFInfo
- Publication number
- KR101677023B1 KR101677023B1 KR1020140140637A KR20140140637A KR101677023B1 KR 101677023 B1 KR101677023 B1 KR 101677023B1 KR 1020140140637 A KR1020140140637 A KR 1020140140637A KR 20140140637 A KR20140140637 A KR 20140140637A KR 101677023 B1 KR101677023 B1 KR 101677023B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon substrate
- etching
- nanoparticles
- seed layer
- copper
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 85
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 85
- 239000010703 silicon Substances 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims abstract description 77
- 238000005530 etching Methods 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 239000010949 copper Substances 0.000 claims abstract description 40
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 35
- 239000003054 catalyst Substances 0.000 claims abstract description 35
- 229910052802 copper Inorganic materials 0.000 claims abstract description 35
- 239000002105 nanoparticle Substances 0.000 claims abstract description 30
- 239000002082 metal nanoparticle Substances 0.000 claims abstract description 29
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 20
- 239000000243 solution Substances 0.000 claims description 17
- 238000007772 electroless plating Methods 0.000 claims description 14
- 239000007800 oxidant agent Substances 0.000 claims description 10
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 claims description 6
- 229910001431 copper ion Inorganic materials 0.000 claims description 6
- 239000011259 mixed solution Substances 0.000 claims description 4
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 3
- 241000080590 Niso Species 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 2
- 239000002184 metal Substances 0.000 abstract description 17
- 229910052751 metal Inorganic materials 0.000 abstract description 17
- 238000003486 chemical etching Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 230000000052 comparative effect Effects 0.000 description 14
- 238000000635 electron micrograph Methods 0.000 description 13
- FOIXSVOLVBLSDH-UHFFFAOYSA-N Silver ion Chemical compound [Ag+] FOIXSVOLVBLSDH-UHFFFAOYSA-N 0.000 description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- 239000007864 aqueous solution Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 3
- -1 and in particular Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000008151 electrolyte solution Substances 0.000 description 2
- 101710134784 Agnoprotein Proteins 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Weting (AREA)
Abstract
본 발명은 금속 촉매를 제거하는 공정을 생략할 수 있는 실리콘 표면 에칭방법에 관한 것으로, 금속 나노입자를 실리콘 기판의 표면에 분산 위치시키는 제1단계; 및 상기 금속 나노입자를 촉매로 하여 화학적으로 에칭함으로써, 상기 실리콘 기판에서 상기 금속 나노입자가 접촉한 부분을 식각하여 표면에 크레이터 구조를 형성하는 제2단계로 구성되며, 상기 금속 나노입자가 상기 제2단계의 크레이터 구조를 형성하는 과정에서 용해되어, 소정 깊이 이하의 크레이터 구조를 형성하는 것을 특징으로 한다. 이때, 금속 나노입자가 구리 나노입자인 것이 좋다.
본 발명은, 금속 촉매를 이용한 화학적 에칭을 수행하면서도 금속 촉매를 제거하는 추가 공정을 생략할 수 있는 효과가 있으며, 다양한 제조공정의 기초 공정으로서 적용될 수 있다.
본 발명은, 금속 촉매를 이용한 화학적 에칭을 수행하면서도 금속 촉매를 제거하는 추가 공정을 생략할 수 있는 효과가 있으며, 다양한 제조공정의 기초 공정으로서 적용될 수 있다.
Description
본 발명은 실리콘의 표면을 에칭하는 방법에 관한 것이며, 더욱 자세하게는 금속 촉매를 제거하는 공정을 생략할 수 있는 실리콘 표면 에칭방법과 이를 이용한 전해증착용 시드층 형성방법에 관한 것이다.
일반적으로 태양전지는 광흡수층에서 빛을 전기적 에너지로 변환하며, 변환된 전기적 에너지를 외부로 배출하기 위한 전극을 형성한다. 현재 가장 많이 사용되고 있는 결정질 실리콘 태양전지는 상기한 전극을 형성하기 위하여, 은(Ag) 페이스트를 도포하는 방법을 사용하고 있으나, 높은 재료비와 낮은 순도 및 높은 접촉 저항 등이 문제가 되고 있다.
이러한 단점을 해결하기 위하여, 은보다 저렴한 가격의 구리와 같은 재료를 전해증착 공정으로 증착하여 전극을 형성하려는 연구가 진행되었다. 이와 관련, 제조 과정에서의 열처리에 의해서 전극 재료가 실리콘 기판으로 확산하는 것을 방지하고 전해증착 공정을 원활하기 수행하기 위하여 니켈을 시드층으로 증착하려는 연구가 진행되고 있으나, 니켈 시드층과 실리콘 기판 사이의 접착력이 낮은 것이 문제가 되고 있다.
한편, 결정질 실리콘 태양전지는 광포획 능력을 높이기 위하여 표면에 요철(텍스처)을 형성하는 텍스처링 공정을 수행하는 것이 일반적이다. 종래에 단결정 실리콘 태양전지에 대해서는 습식 에칭에 의해서 피라미드 형태의 텍스처를 형성하였지만, 다결정 실리콘 태양전지에는 적용할 수 없는 단점이 있다.
이에, 금속 촉매를 함유하는, 산화제와 불화수소산과의 혼합 수용액에 실리콘 기판을 침지함에 의해 실리콘 기판의 표면에 다공질 층을 형성한 뒤에, 실리콘 기판을 알칼리 용액에 침지하여 텍스처를 형성하는 방법이 제안되었다. 이 방법에 의하면, 실리콘 표면에 석출한 금속이 마치 드릴과 같이 실리콘 기판에 구멍을 뚫고 들어가기 때문에 표면에 요철을 형성할 수 있다. 하지만, 실리콘 기판에 형성된 구멍의 바닥에는 석출한 금속이 존재하고 있기 때문에 이를 제거하기 위한 세척공정을 추가로 수행해야 하는 단점이 있다.
"Low cost multilayer metallization system for silicon solar cells", Solar Energy Materials and Solar Cells, 44 (1996), 471-484.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서 금속 촉매를 제거하는 추가적인 공정이 필요 없는 실리콘 표면 에칭 방법 및 이를 이용한 전해증착용 시드층의 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 실리콘 표면 에칭 방법은, 금속 나노입자를 실리콘 기판의 표면에 분산 위치시키는 제1단계; 및 상기 금속 나노입자를 촉매로 하여 화학적으로 에칭함으로써, 상기 실리콘 기판에서 상기 금속 나노입자가 접촉한 부분을 식각하여 표면에 크레이터 구조를 형성하는 제2단계로 구성되며, 상기 금속 나노입자가 상기 제2단계의 크레이터 구조를 형성하는 과정에서 용해되어, 소정 깊이 이하의 크레이터 구조를 형성하는 것을 특징으로 한다. 이때, 금속 나노입자가 구리 나노입자인 것이 좋으며, 제1단계는 구리 이온을 함유하는 용액과 불산을 혼합한 용액에 상기 실리콘 기판을 침지하여 수행하되, 특히 Cu(NO3)2 용액을 사용하는 것이 바람직하다.
상기한 것과 같이, 촉매로 사용된 금속 나노입자가 제2단계의 에칭과정에서 용해되는 경우에, 금속 나노입자가 모두 용해되는 시점에서 에칭이 중단되기 때문에 실리콘 기판의 표면에 소정 깊이 이하의 크레이터를 형성할 수 있으며, 촉매로 사용된 금속 나노입자를 제거하는 추가 공정을 수행할 필요가 없다.
그리고 실리콘 표면을 식각하는 제2단계는 불산과 산화제를 포함하는 혼합 용액에 상기 실리콘 기판을 침지하여 수행되며, 산화제로는 H2O2를 사용하는 것이 바람직하다.
특히 상기한 실리콘 표면 에칭방법은 실리콘 표면에 분산되는 금속 나노입자의 크기를 조절함으로써, 크레이터의 깊이를 제어할 수 있는 것을 특징으로 한다.
상기한 목적을 달성하기 위한 전해증착용 시드층 형성방법은, 금속 나노입자를 실리콘 기판의 표면에 분산 위치시키는 제1단계; 상기 금속 나노입자를 촉매로 하여 화학적으로 에칭함으로써, 상기 실리콘 기판에서 상기 금속 나노입자가 접촉한 부분을 식각하여 표면에 크레이터 구조를 형성하는 제2단계; 및 상기 크레이터 구조가 형성된 표면에 무전해 도금 공정으로 시드층을 형성하는 제3단계로 구성되며, 상기 제2단계의 실리콘 기판 표면을 에칭하는 과정에서 상기 금속 나노입자가 용해되어, 금속 나노입자를 제거하는 공정 없이 제3단계를 수행할 수 있는 것을 특징으로 한다.
이때, 금속 나노입자가 구리 나노입자인 것이 좋으며, 제1단계는 구리 이온을 함유하는 용액과 불산을 혼합한 용액에 상기 실리콘 기판을 침지하여 수행하되, 특히 Cu(NO3)2 용액을 사용하는 것이 바람직하다.
상기한 것과 같이, 촉매로 사용된 금속 나노입자가 제2단계의 에칭과정에서 용해되는 경우에, 금속 나노입자가 모두 용해되는 시점에서 에칭이 중단되기 때문에 실리콘 기판의 표면에 소정 깊이 이하의 크레이터를 형성할 수 있으며, 촉매로 사용된 금속 나노입자를 제거하는 추가 공정을 수행할 필요 없이 시드층을 무전해도금하는 제3단계를 수행할 수 있다. 이때, 크레이터의 깊이는 50nm 이하로 조절되는 것이 바람직하다.
그리고 실리콘 표면을 식각하는 제2단계는 불산과 산화제를 포함하는 혼합 용액에 상기 실리콘 기판을 침지하여 수행되며, 산화제로는 H2O2를 사용하는 것이 바람직하다.
또한, 시드층이 Ni 합금재질인 경우에, 전해 증착으로 증착된 전극 재질이 이후의 공정에서 실리콘으로 확산되는 것을 방지할 수 있는 효과를 얻을 수 있으며, 이러한 Ni 합금 시드층을 무전해 도금하기 위한 무전해 도금액은 NiSO4-6H2O, Na3C6H5O7-2H2O, DMAB 및 H3BO3를 포함하여 구성되는 것이 바람직하다.
상술한 바와 같이 구성된 본 발명은, 금속 촉매를 이용한 화학적 에칭을 수행하면서도 금속 촉매를 제거하는 추가 공정을 생략할 수 있는 효과가 있다.
또한, 촉매 제거 공정이 생략된 금속 촉매 화학적 에칭법을 수행한 실리콘 기판의 표면에 전해증착용 시드층을 형성함으로써, 접착력이 매우 뛰어난 시드층을 쉽게 형성할 수 있으며, 최종적으로 전해증착법으로 전극을 형성할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 실리콘 기판의 표면 에칭방법이 진행되는 단면 모습을 나타내는 모식도이다.
도 2는 본 실시예의 에칭방법에 따라서 실리콘 기판의 표면에 구리 나노입자를 분산 형성한 모습을 촬영한 전자현미경 사진이다.
도 3은 본 실시예의 에칭방법에 따라서 실리콘 기판의 표면에 에칭을 수행한 모습을 촬영한 전자현미경 사진이다.
도 4는 본 실시예에 따라 표면이 에칭된 실리콘 기판의 단면을 촬영한 전자현미경 사진이다.
도 5는 비교예의 에칭방법에 따라서 실리콘 기판의 표면에 은 나노입자를 분산 형성한 모습을 촬영한 전자현미경 사진이다.
도 6은 비교예의 에칭방법에 따라서 실리콘 기판의 표면에 에칭을 수행한 모습을 촬영한 전자현미경 사진이다.
도 7은 비교예 1에 의해서 표면이 에칭된 실리콘 기판의 단면을 촬영한 전자현미경 사진이다.
도 8은 비교예 2에 의해서 표면이 에칭된 실리콘 기판의 단면을 촬영한 전자현미경 사진이다.
도 9는 본 발명의 실시예에 따른 실리콘 기판에 시드층을 형성하는 방법이 진행되는 단면 모습을 나타내는 모식도이다.
도 2는 본 실시예의 에칭방법에 따라서 실리콘 기판의 표면에 구리 나노입자를 분산 형성한 모습을 촬영한 전자현미경 사진이다.
도 3은 본 실시예의 에칭방법에 따라서 실리콘 기판의 표면에 에칭을 수행한 모습을 촬영한 전자현미경 사진이다.
도 4는 본 실시예에 따라 표면이 에칭된 실리콘 기판의 단면을 촬영한 전자현미경 사진이다.
도 5는 비교예의 에칭방법에 따라서 실리콘 기판의 표면에 은 나노입자를 분산 형성한 모습을 촬영한 전자현미경 사진이다.
도 6은 비교예의 에칭방법에 따라서 실리콘 기판의 표면에 에칭을 수행한 모습을 촬영한 전자현미경 사진이다.
도 7은 비교예 1에 의해서 표면이 에칭된 실리콘 기판의 단면을 촬영한 전자현미경 사진이다.
도 8은 비교예 2에 의해서 표면이 에칭된 실리콘 기판의 단면을 촬영한 전자현미경 사진이다.
도 9는 본 발명의 실시예에 따른 실리콘 기판에 시드층을 형성하는 방법이 진행되는 단면 모습을 나타내는 모식도이다.
첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 실리콘 기판의 표면 에칭방법이 진행되는 단면 모습을 나타내는 모식도이다.
본 실시예의 실리콘 기판 표면 에칭방법은, 실리콘 기판(100)의 표면에 구리 나노입자(200)를 분산 위치시키는 제1단계(도 1의 a)와 구리 나노입자(200)의 촉매 작용에 의한 화학적 에칭을 수행하여 표면에 크레이터(300) 구조를 형성하는 제2단계(도 1의 b 내지 c)로 구성된다.
먼저, 실리콘 기판의 표면에 구리 나노입자를 분산형성하기 위하여, 2mM의 Cu(NO3)2과 0.2M의 HF를 포함하는 25도씨의 수용액에 결정질 실리콘 기판을 1분 동안 침지하였다.
다음으로, 구리 나노입자가 표면에 분산된 실리콘 기판을, 5M의 HF와 4M의 H2O2를 포함하는 수용액에 2분 동안 침지하였다. H2O2를 산화제로서 사용한 불산 수용액에 실리콘 기판을 침지하는 경우, 구리 나노입자가 촉매로 작용하는 화학적 에칭이 발생하여 구리 나노입자가 접하는 부분에서 실리콘 기판이 침식되면서, 아래쪽으로 구멍이 형성된다.
도 2는 본 실시예의 에칭방법에 따라서 실리콘 기판의 표면에 구리 나노입자를 분산 형성한 모습을 촬영한 전자현미경 사진이고, 도 3은 실리콘 기판의 표면에 에칭을 수행한 모습을 촬영한 전자현미경 사진이다.
도시된 것과 같이, 구리 나노입자가 석출되어 실리콘 기판의 표면에 고르게 분산된 것을 확인할 수 있으며, 구리 나노입자가 위치하던 실리콘 기판의 표면에 수많은 구멍이 형성된 것을 확인할 수 있다.
한편, 종래에는 촉매 금속으로서 은을 사용하여 매우 깊은 홀을 형성하였으며, 은 재질의 메시를 촉매로 사용하여 실리콘 나노선을 제조하는 기술이 개발되기도 하였다.
반면에 본 실시예에서는 구리를 촉매로 사용하였으며, 구리는 에칭단계에서 자연적으로 용해되어 사라졌다. 이와 같이 촉매로 사용된 구리 나노입자가 실리콘 기판의 표면을 에칭하는 제2단계에서 함께 용해되었기 때문에, 다음과 같은 효과를 얻을 수 있다.
먼저, 촉매인 구리 나노입자가 전부 용해되면 촉매에 의한 화학적 에칭이 중단되기 때문에, 구리 나노입자의 크기를 조절하는 방법으로 에칭되는 깊이를 500nm 이하로 제어할 수 있다.
이와 같이, 본 실시예에서 구리 나노입자를 이용하여 형성한 표면의 구멍은, 깊이가 500nm 이하로 제한되고 깊이와 폭이 반비례하는 크레이터(crater) 구조이다.
나아가, 촉매인 구리 나노입자가 전부 용해되어 사라지기 때문에, 표면에 남아있는 촉매 입자를 제거하기 위한 추가 공정을 수행할 필요가 없다.
도 4는 본 실시예에 따라 표면이 에칭된 실리콘 기판의 단면을 촬영한 전자현미경 사진이다.
앞서 살펴본 것과 같이, 실리콘 기판의 표면에 수백나노미터 이하의 깊이로 제한된 요철이 형성된 것을 확인할 수 있으며, 촉매로 사용된 구리 나노입자가 모두 용해되어 사라진 것도 확인할 수 있다.
상기한 것과 같이 표면을 에칭하는 제2단계에서 용해되어 사라지는 구리 나노입자를 촉매로 사용한 본 실시예의 효과를 확인하기 위하여, 종래에 일반적으로 사용된 은 나노입자를 촉매로 사용하여 실리콘 기판의 표면을 에칭하였다.
먼저, 실리콘 기판의 표면에 은 나노입자를 분산형성하기 위하여, 2mM의 AgNO3과 0.2M의 HF를 포함하는 25도씨의 수용액에 결정질 실리콘 기판을 1분 동안 침지하였다.
다음으로, 은 나노입자가 표면에 분산된 실리콘 기판을, 5M의 HF와 4M의 H2O2를 포함하는 수용액에 침지하여 표면을 에칭하였으며, 침지 시간을 2분(비교예 1)과 5분(비교예 2)으로 달리하여 수행하였다.
도 5는 비교예의 에칭방법에 따라서 실리콘 기판의 표면에 은 나노입자를 분산 형성한 모습을 촬영한 전자현미경 사진이고, 도 6은 실리콘 기판의 표면에 에칭을 수행한 모습을 촬영한 전자현미경 사진이다.
도시된 것과 같이, 먼저 은 나노입자가 석출되어 실리콘 기판의 표면에 고르게 분산된 것을 확인할 수 있으며, 에칭 공정에 의해서 은 나노입자가 위치하던 실리콘 기판의 표면에 수많은 구멍이 형성된 것을 확인할 수 있다.
도 7은 비교예 1에 의해서 표면이 에칭된 실리콘 기판의 단면을 촬영한 전자현미경 사진이고, 도 8은 비교예 2에 의해서 표면이 에칭된 실리콘 기판의 단면을 촬영한 전자현미경 사진이다.
도 7에 도시된 것과 같이, 상기한 실시예와 동일한 2분 동안 에칭을 수행했음에도 형성된 홀의 깊이가 0.5㎛ 정도이고 이보다 깊이 에칭된 경우도 많았으며, 특히 촉매로 사용된 은 나노입자가 홀 내부에 위치하는 모습을 확인할 수 있다.
도 8에 도시된 것과 같이, 에칭 시간을 5분으로 늘린 경우에 잔존하는 은 나노입자에 의해서 홀의 깊이가 1.5㎛에 해당할 정도로 깊이 에칭된 것을 확인할 수 있다.
이상의 결과에서, 상기한 본 실시예에서 사용된 구리 나노입자는 에칭단계에서 모두 용해되어 크레이터 구조를 형성하였음을 확인할 수 있다. 또한, 에칭단계에서 전부 용해되어 없어지는 구리 나노입자를 촉매로 사용하는 본 실시예와 용해되지 않고 계속 남아있는 은 나노입자를 촉매로 사용하는 비교예의 기술은 분명히 구별되는 기술임을 확인할 수 있다.
그리고 본 발명은 다른 형태로서, 전해증착용 시드층을 형성하는 방법을 제공한다.
도 9는 본 발명의 실시예에 따른 실리콘 기판에 시드층을 형성하는 방법이 진행되는 단면 모습을 나타내는 모식도이다.
본 실시예의 전해증착용 시드층의 형성방법은, 실리콘 기판(100)의 표면에 구리 나노입자(200)를 분산 위치시키는 제1단계(도 9의 a)와 구리 나노입자(200)의 촉매 작용에 의한 화학적 에칭을 수행하여 표면에 크레이터(300) 구조를 형성하는 제2단계(도 9의 b) 및 크레이터(300) 구조가 형성된 표면에 Ni 시드층(400)을 무전해 도금하는 단계(도 9의 c)로 구성된다.
본 실시예에 따른 시드층 형성방법에서 제1단계와 제2단계는 상기한 에칭방법에 의해서 실리콘 기판의 표면에 크레이터 구조를 형성하는 것과 동일하므로 자세한 설명은 생략한다.
상기한 방법으로 표면에 나노 크레이터(300) 구조를 형성한 실리콘 기판(100)의 표면에 Ni 시드층(400)을 무전해 도금하면, 상기한 나노 크레이터 구조에 삽입된 부분(410)이 앵커와 같은 역할을 하여 시드층(400)과 실리콘 기판(100)의 접착력을 향상시킨다. 이러한 방법으로 Ni 시드층을 형성하면, 저렴한 무전해 도금법으로 고가의 PVD법에 의해서 형성된 시드층과 거의 유사한 정도의 접착력을 나타낼 수 있는 효과가 있다.
본 실시예의 시드층 형성방법의 효과를 확인하기 위하여, 상기한 본 발명의 에칭방법 및 비교예에 의해서 표면 에칭된 실리콘 기판에 Ni-B 시드층을 무전해 도금법으로 형성하였다. 다만, 비교예에 의해서 표면 에칭된 실리콘 기판에서는 홀 내부에 잔류하는 은 나노입자를 제거한 뒤에 무전해 도금을 수행하였다.
0.1 mol/dm3의 NiSO4-6H2O, 0.2 mol/dm3의 Na3C6H5O7-2H2O, 0.05 mol/dm3의 DMAB(분자량 58.9) 및 0.5 mol/dm3의 H3BO3를 포함하는 무전해 도금액을 사용하여, pH를 7.0으로 유지한 상태에서 70도씨의 온도로 600초 동안 무전해 도금을 수행하였다.
이러한 조건으로 무전해 도금된 Ni-B 시드층에 대하여 접착력을 시험(3M tape test)을 수행한 결과, 모든 경우에서 시드층이 벗겨지지 않았다.
이상의 결과에서, 본 실시예의 제1단계와 제2단계에 따라서 형성된 표면의 크레이터 구조는 상기한 비교예 1과 비교예 2에 의해서 형성된 표면 홀에 비하여 깊이 낮지만, 시드층의 접착력을 향상시키기에는 충분한 것을 확인할 수 있다.
이러한 시드층을 이용하여 전해증착법으로 구리 등을 증착할 수 있으며, 특히 결정질 실리콘 태양전지의 전극 형성에 적용할 수 있다. 상기한 방법으로 형성된 Ni-B 시드층을 이용하여 구리 전극을 전해증착하는 경우, 종래의 은 페이스트 전극에 비하여 재료비가 크게 감소하면서도 높은 순도와 낮은 접촉 저항을 나타내어 특성이 뛰어나다. 또한, 종래의 은 페이스트를 스크린 프린팅하여 핑거바 또는 메쉬 형태의 전극을 형성하는 경우, 페이스트의 점성에 의해서 전극의 폭이 제한되기 때문에 미세 피치(fine pitch)를 형성하기 힘들었지만, 본 실시예에 따라서 무전해 도금된 시드층을 이용하여 전해증착하는 경우에는 미세 피치를 형성할 수 있다.
이상에서, 본 발명에 따른 실리콘 기판의 표면 에칭방법 및 이러한 표면 에칭방법을 이용하여 무전해 도금법으로 시드층을 형성하는 방법에 대하여 설명하였다. 본 발명의 실리콘 기판 표면 에칭방법은 상기한 시드층 형성 방법에만 적용되는 것이 아니고, 이외의 다양한 용도로 적용될 수 있다. 특히, 금속 촉매를 제거하는 공정을 생략할 수 있기 때문에, 그 자체만으로 실리콘 태양전지의 표면 텍스처 형성 공정으로서 사용될 수 있으며, 종래에 금속 촉매 화학적 에칭 이후에 촉매를 제거하는 공정을 필수적으로 수행했던 것에 비하여 공정을 크게 간소화할 수 있는 효과가 있다.
이상 본 발명을 바람직한 실시예를 통하여 설명하였는데, 상술한 실시예는 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화가 가능함은 이 분야에서 통상의 지식을 가진 자라면 이해할 수 있을 것이다. 따라서 본 발명의 보호범위는 특정 실시예가 아니라 특허청구범위에 기재된 사항에 의해 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상도 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 실리콘 기판 200: 구리 나노입자
300: 크레이터 400: 시드층
300: 크레이터 400: 시드층
Claims (15)
- 금속 나노입자를 실리콘 기판의 표면에 분산 위치시키는 제1단계; 및
상기 금속 나노입자를 촉매로 하여 화학적으로 에칭함으로써, 상기 실리콘 기판에서 상기 금속 나노입자가 접촉한 부분을 식각하여 표면에 크레이터 구조를 형성하는 제2단계로 구성되며,
상기 금속 나노입자로서 구리 나노입자를 사용하여, 상기 제2단계의 크레이터 구조를 형성하는 과정에서 상기 구리 나노입자가 전부 용해됨으로써, 별도의 구리 나노입자 제거 공정을 수행하지 않는 것을 특징으로 하는 실리콘 표면 에칭방법.
- 삭제
- 청구항 1에 있어서,
상기 제1단계가 구리 이온을 함유하는 용액과 불산을 혼합한 용액에 상기 실리콘 기판을 침지하여 수행하는 것을 특징으로 하는 실리콘 표면 에칭방법.
- 청구항 3에 있어서,
상기 구리 이온을 함유하는 용액이 Cu(NO3)2 용액인 것을 특징으로 하는 실리콘 표면 에칭방법.
- 청구항 1에 있어서,
상기 제2단계가 불산과 산화제를 포함하는 혼합 용액에 상기 실리콘 기판을 침지하여 수행되는 것을 특징으로 하는 실리콘 표면 에칭방법.
- 청구항 5에 있어서,
상기 산화제가 H2O2인 것을 특징으로 하는 실리콘 표면 에칭방법.
- 청구항 1에 있어서,
상기 제1단계에서 상기 금속 나노입자의 크기를 조절하여, 상기 제2단계에서 생성되는 상기 크레이터의 깊이를 제어하는 것을 특징으로 하는 실리콘 표면 에칭방법.
- 금속 나노입자를 실리콘 기판의 표면에 분산 위치시키는 제1단계;
상기 금속 나노입자를 촉매로 하여 화학적으로 에칭함으로써, 상기 실리콘 기판에서 상기 금속 나노입자가 접촉한 부분을 식각하여 표면에 크레이터 구조를 형성하는 제2단계; 및
상기 크레이터 구조가 형성된 표면에 무전해 도금 공정으로 시드층을 형성하는 제3단계로 구성되며,
상기 금속 나노입자로서 구리 나노입자를 사용하여, 상기 제2단계의 실리콘 기판 표면을 에칭하는 과정에서 상기 구리 나노입자가 전부 용해됨으로써, 별도의 구리 나노입자를 제거하는 공정 없이 제3단계를 수행할 수 있는 것을 특징으로 하는 전해증착용 시드층 형성방법.
- 삭제
- 청구항 8에 있어서,
상기 제1단계는 구리 이온을 함유하는 용액과 불산을 혼합한 용액에 상기 실리콘 기판을 침지하여 수행하는 것을 특징으로 하는 전해증착용 시드층 형성방법.
- 청구항 10에 있어서,
상기 구리 이온을 함유하는 용액이 Cu(NO3)2 용액인 것을 특징으로 하는 전해증착용 시드층 형성방법.
- 청구항 8에 있어서,
상기 제2단계는 불산과 산화제를 포함하는 혼합 용액에 상기 실리콘 기판을 침지하여 수행되는 것을 특징으로 하는 전해증착용 시드층 형성방법.
- 청구항 12에 있어서,
상기 산화제가 H2O2인 것을 특징으로 하는 전해증착용 시드층 형성방법.
- 청구항 8에 있어서,
상기 시드층이 Ni 합금재질인 것을 특징으로 하는 전해증착용 시드층 형성방법.
- 청구항 14에 있어서,
상기 시드층을 형성하는 무전해 도금액이 NiSO4-6H2O, Na3C6H5O7-2H2O, DMAB 및 H3BO3를 포함하여 구성되는 것을 특징으로 하는 전해증착용 시드층 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140140637A KR101677023B1 (ko) | 2014-10-17 | 2014-10-17 | 실리콘 표면 에칭방법 및 시드층 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140140637A KR101677023B1 (ko) | 2014-10-17 | 2014-10-17 | 실리콘 표면 에칭방법 및 시드층 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160045306A KR20160045306A (ko) | 2016-04-27 |
| KR101677023B1 true KR101677023B1 (ko) | 2016-11-17 |
Family
ID=55914616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140140637A KR101677023B1 (ko) | 2014-10-17 | 2014-10-17 | 실리콘 표면 에칭방법 및 시드층 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101677023B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102481446B1 (ko) | 2019-08-01 | 2022-12-26 | 연세대학교 산학협력단 | 저반사 고전도성 표면을 가진 포토 다이오드, 포토 다이오드의 제조 방법 및 이를 포함하는 태양 전지 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012150627A1 (ja) | 2011-05-02 | 2012-11-08 | 三菱電機株式会社 | シリコン基板の洗浄方法および太陽電池の製造方法 |
| KR101264880B1 (ko) * | 2011-05-16 | 2013-05-15 | 재단법인대구경북과학기술원 | 실리콘 태양전지 및 그 제조방법 |
| GB201117279D0 (en) * | 2011-10-06 | 2011-11-16 | Nexeon Ltd | Etched silicon structures, method of forming etched silicon structures and uses thereof |
-
2014
- 2014-10-17 KR KR1020140140637A patent/KR101677023B1/ko active IP Right Grant
Non-Patent Citations (1)
| Title |
|---|
| 한국진공학회(2012)* |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160045306A (ko) | 2016-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI461347B (zh) | 微結構材料及其製造方法 | |
| KR101175232B1 (ko) | 집전체-전극 일체형 소자 및 그의 제조 방법 | |
| Qiu et al. | Intergrowth mechanism of silicon nanowires and silver dendrites | |
| PH12015500543B1 (en) | Method for metallization of solar cell substrates | |
| CN102543437B (zh) | 层叠型电子部件及其制造方法 | |
| TW201101947A (en) | Substrate for printed wiring board, printed wiring board and method for manufacturing the same | |
| JP2011101009A (ja) | 単結晶基板 | |
| EP2331727A2 (en) | Metal nanowire thin-films | |
| JP3641632B1 (ja) | 導電性シート、それを用いた製品およびその製造方法 | |
| KR101599103B1 (ko) | 코어-쉘 금속 입자의 제조방법 | |
| Milazzo et al. | Ag-assisted chemical etching of (100) and (111) n-type silicon substrates by varying the amount of deposited metal | |
| TWI547600B (zh) | 電解銅合金箔及具備承載箔之電解銅合金箔 | |
| TWI291382B (en) | Method of forming a metal thin film with micro holes by ink-jet printing | |
| KR101677023B1 (ko) | 실리콘 표면 에칭방법 및 시드층 형성방법 | |
| KR100964030B1 (ko) | 알루미늄 호일을 이용한 관통형 전극 형성방법 | |
| US20100230146A1 (en) | Circuit layer comprising cnts and method of manufacturing the same | |
| WO2017104652A1 (ja) | 導電性細線の形成方法 | |
| DE4311173A1 (de) | Verfahren zur stromlosen Abscheidung eines Metalls über einer Halbleiteroberfläche | |
| WO2019208077A1 (ja) | プリント配線板用基材及びプリント配線板用基材の製造方法 | |
| US11756847B2 (en) | Method of manufacturing a glass article to provide increased bonding of metal to a glass substrate via the generation of a metal oxide layer, and glass articles such as glass interposers including the metal oxide layer | |
| KR100788310B1 (ko) | 인듐-틴-옥사이드 전극 위에 은을 무전해 도금하는 방법 | |
| Li et al. | Activation of non-metallic substrates for metal deposition using organic solutions | |
| TWI461552B (zh) | 製備奈米柱之氧化鋁模板、氧化鋁模板之製備方法及奈米柱之製備方法 | |
| KR101493358B1 (ko) | 무전해 구리도금액을 이용한 구리 도금층 형성방법 | |
| JP2006342402A (ja) | 構造体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 4 |