CN102270600B - 通孔的形成方法 - Google Patents
通孔的形成方法 Download PDFInfo
- Publication number
- CN102270600B CN102270600B CN 201010192346 CN201010192346A CN102270600B CN 102270600 B CN102270600 B CN 102270600B CN 201010192346 CN201010192346 CN 201010192346 CN 201010192346 A CN201010192346 A CN 201010192346A CN 102270600 B CN102270600 B CN 102270600B
- Authority
- CN
- China
- Prior art keywords
- hole
- etching
- insulating medium
- medium layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提出一种在半导体衬底上依次形成绝缘介质层和图案化光刻胶层；以光刻胶层为掩膜，刻蚀绝缘介质层，形成通孔，所述刻蚀过程中，向刻蚀腔室内通入氧气的流量随时间的变化不断减小，使通孔的尺寸达到目标尺寸。本发明通孔的临界尺寸能达到目标尺寸，提高了通孔的质量。
Description
技术领域
本发明涉及半导体器件的制造领域，尤其涉及通孔的形成方法。
背景技术
近年来，随着半导体集成电路制造技术的发展，集成电路中所含器件的数量不断增加，器件的尺寸也因集成度的提升而不断地缩小，因此对于良好线路连接的需求也越来越大。为了满足元件高密度分布的要求，只能采用多层布线技术，在各层布线之间需要用导电通孔进行电连接。
现有制作通孔的工艺参考图1至图3。如图1所示，在半导体衬底101上形成布线层102，所述半导体衬底101内还包含有驱动电路等结构，所述布线层102的材料可以为铝或铝铜合金或多晶硅；在布线层102上形成绝缘介质层103，用于膜层间的隔离；在绝缘介质层103表面形成阻挡层104，用以后续曝光工艺中保护下面的膜层免受光的影响；在阻挡层104上旋涂光刻胶层106。
如图2所示，将光掩模版上的通孔图案通过光刻技术转移至光刻胶层106上，形成通孔开口图形；以光刻胶层106为掩膜，用干法刻蚀法沿通孔开口图形刻蚀阻挡层104至露出绝缘介质层103，形成通孔开口105。
如图3所示，用灰化法去除光刻胶层106，然后再用湿法蚀刻法去除残留的光刻胶层106；以阻挡层104为掩膜，沿通孔开口105刻蚀绝缘介质层103至露出布线层102，形成通孔107。
随着工艺节点的下降，通孔的尺寸也越来越小，但是由于工艺条件(光刻工艺分辨率，刻蚀工艺的精度及刻蚀腔室的条件等)的限制，导致最后形成的通孔尺寸(图3中的L)达不到目标尺寸。
因此，需要一种通孔的形成方法，使得在集成度不断提高的情况下，通过改变刻蚀腔室的条件，解决由于工艺条件的限制而导致的实际获得的通孔临界尺寸与目标尺寸不一致的问题。
发明内容
本发明解决的问题是提供一种形成接触孔的方法，使通孔的临界尺寸达到目标尺寸。
本发明提供一种通孔的形成方法，包括：在半导体衬底上依次形成绝缘介质层和图案化光刻胶层；以光刻胶层为掩膜，刻蚀绝缘介质层，形成通孔，所述刻蚀过程中，向刻蚀腔室内通入氧气的流量随时间的变化不断减小，使通孔的尺寸达到目标尺寸。
可选的，所述氧气流量随时间变化的趋势为0.05SCCM/S～0.5SCCM/S。
可选的，所述刻蚀腔室内压力为10mt(毫托)～50mt，射频功率为1000W～3000W，偏压为1000V～4000V。
可选的，绝缘介质层的材料是含硅氧化物，厚度为2500埃～4000埃。
与现有技术相比，本发明具有以下优点：在刻蚀过程中，向刻蚀腔室内通入氧气的流量随时间的变化不断减小，使腔室内壁保留特定厚度的聚合物，用于减缓后续刻蚀绝缘介质层形成通孔时气体在各方向上的刻蚀速率，使通孔的临界尺寸不断减小，以达到目标尺寸，提高了器件的质量。
附图说明
图1至图3是现有工艺形成通孔的示意图；
图4是本发明形成通孔的实施方式流程图；
图5至图8是本发明形成通孔的实施例示意图。
具体实施方式
本发明形成通孔的流程如图4所示，步骤S11，在半导体衬底上依次形成绝缘介质层和图案化光刻胶层；步骤S12，以光刻胶层为掩膜，刻蚀绝缘介质层，形成通孔，所述刻蚀过程中，向刻蚀腔室内通入氧气的流量随时间的变化不断减小，使通孔的尺寸达到目标尺寸。
本发明在刻蚀过程中，向刻蚀腔室内通入氧气的流量随时间的变化不断减小，使腔室内壁保留特定厚度的聚合物，用于减缓后续刻蚀绝缘介质层形成通孔时气体在各方向上的刻蚀速率，使通孔的临界尺寸不断减小，以达到目标尺寸。
下面结合附图对本发明的具体实施方式做详细的说明。
图5至图8是本发明形成通孔的实施例示意图。如图5所示，在包含驱动电路等结构的半导体衬底200上形成布线层202；用化学气相沉积法或物理气相沉积法在布线层202上形成绝缘介质层204，用于膜层间的绝缘隔离；用化学气相沉积法或物理气相沉积法在绝缘介质层204表面形成阻挡层206，用以在后续刻蚀过程保护下面的膜层以及在后续刻蚀绝缘介质层204形成通孔工艺中作为刻蚀掩膜；在阻挡层206上旋涂光刻胶层207。
本实施例中，布线层202的材料可以为铝或铝铜合金或多晶硅，如果布线层202的材料为铝、铜或铝铜合金等号，则形成方法为溅镀法或电镀法等；如果布线层202的材料为多晶硅，则形成方法为化学气相沉积法或等离子体增强化学气相沉积法等。
本实施例中，所述绝缘介质层204的材料是含硅氧化物，例如氧化硅。厚度为2500埃～4000埃。
本实施例中，所述阻挡层206的材料可以是氮化硅、氮氧化硅或多晶硅等。
本实施例中，在阻挡层206和光刻胶层207之间还可以形成抗反射层，用以在后续曝光工艺中保护下面的膜层免受光的影响。
如图6所示，对光刻胶层207进行曝光显影，将光掩模版上的通孔图案转移至光刻胶层207上，形成通孔开口图形。接着，以光刻胶层207为掩膜，沿通孔开口图形，用干法刻蚀法刻蚀阻挡层206，形成通孔开口205。
本实施例中，由于光刻工艺条件的限制，所述通孔开口205的临界尺寸大于通孔目标尺寸。
如图7所示，用灰化法去除光刻胶层207；然后，将带有各膜层的半导体衬底200放入刻蚀腔室300内，注入刻蚀气体308，以阻挡层206为掩膜，沿通孔开口205刻蚀绝缘介质层204至露出布线层202，形成通孔208。
本实施例中，刻蚀绝缘介质层204的气体包括氧气，而氧气具有清洗刻蚀腔室300内壁聚合物304的作用，因此如果氧气流量过大的话，会将刻蚀腔室300内壁的聚合物304迅速去除干净；没有聚合物304的保护，导致续刻蚀绝缘介质层形成通孔时气体在各方向上的刻蚀速率会增大，进而使通孔的临界尺寸大于目标尺寸。
本实施例，随着刻蚀时间的增加不断减小刻蚀气体308中氧气的流量，使刻蚀腔室300内壁的聚合物304保留特定的厚度，减缓刻蚀绝缘介质层204形成通孔208时气体在各方向上的刻蚀速率，使形成的通孔208的临界尺寸为目标尺寸。
其中，开始刻蚀绝缘介质层204时的最初氧气流量(最大流量)为6SCCM～8SCCM，当最终形成目标尺寸的通孔208时，氧气流量减小至0SCCM(最小流量)。
由临界尺寸大于通孔目标尺寸变化至通孔目标的过程中，具体变化趋势不止减小氧气的流量，还应配合刻蚀气体中其余气体的流量及其他参数，使通孔在特定的时间内达到目标尺寸。具体如何组合使用可通过实验得出，在此不再详细描述。
如图8所示，用湿法刻蚀法移除阻挡层206，其中通孔208的目标尺寸为L’，小于刻蚀绝缘介质层204之前的通孔开口的临界尺寸L。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (4)
1.一种通孔的形成方法，包括：
在半导体衬底上依次形成绝缘介质层和图案化光刻胶层；
以光刻胶层为掩膜，刻蚀绝缘介质层，形成通孔；
其特征在于，刻蚀绝缘介质层过程中，向刻蚀腔室内通入氧气的流量随时间的变化不断减小，以减缓刻蚀所述绝缘介质层形成所述通孔时气体在各方向上的刻蚀速率，使通孔的尺寸达到目标尺寸。
2.根据权利要求1所述通孔的形成方法，其特征在于，所述氧气流量随时间变化的趋势为0.05SCCM/S～0.5SCCM/S。
3.根据权利要求1所述通孔的形成方法，其特征在于，所述刻蚀腔室内压力为10mt～50mt，射频功率为1000W～3000W，偏压为1000V～4000V。
4.根据权利要求1所述通孔的形成方法，其特征在于，绝缘介质层的材料是含硅氧化物，厚度为2500埃～4000埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010192346 CN102270600B (zh) | 2010-06-04 | 2010-06-04 | 通孔的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010192346 CN102270600B (zh) | 2010-06-04 | 2010-06-04 | 通孔的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102270600A CN102270600A (zh) | 2011-12-07 |
| CN102270600B true CN102270600B (zh) | 2013-09-25 |
Family
ID=45052842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010192346 Active CN102270600B (zh) | 2010-06-04 | 2010-06-04 | 通孔的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102270600B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104701165B (zh) * | 2013-12-04 | 2017-12-01 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6025255A (en) * | 1998-06-25 | 2000-02-15 | Vanguard International Semiconductor Corporation | Two-step etching process for forming self-aligned contacts |
| CN1574242A (zh) * | 2003-06-20 | 2005-02-02 | 东京毅力科创株式会社 | 处理方法和处理系统 |
| CN101110361A (zh) * | 2006-07-19 | 2008-01-23 | 东京毅力科创株式会社 | 等离子体蚀刻方法及计算机可读取的存储介质 |
| CN101441407A (zh) * | 2007-11-19 | 2009-05-27 | 上海华虹Nec电子有限公司 | 光刻尺寸超规格的修正刻蚀方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680232B2 (en) * | 2000-09-22 | 2004-01-20 | Fairchild Semiconductor Corporation | Trench etch with incremental oxygen flow |
| JP2003017467A (ja) * | 2001-06-28 | 2003-01-17 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| US7540971B2 (en) * | 2006-04-28 | 2009-06-02 | Applied Materials, Inc. | Plasma etch process using polymerizing etch gases across a wafer surface and additional polymer managing or controlling gases in independently fed gas zones with time and spatial modulation of gas content |
-
2010
- 2010-06-04 CN CN 201010192346 patent/CN102270600B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6025255A (en) * | 1998-06-25 | 2000-02-15 | Vanguard International Semiconductor Corporation | Two-step etching process for forming self-aligned contacts |
| CN1574242A (zh) * | 2003-06-20 | 2005-02-02 | 东京毅力科创株式会社 | 处理方法和处理系统 |
| CN101110361A (zh) * | 2006-07-19 | 2008-01-23 | 东京毅力科创株式会社 | 等离子体蚀刻方法及计算机可读取的存储介质 |
| CN101441407A (zh) * | 2007-11-19 | 2009-05-27 | 上海华虹Nec电子有限公司 | 光刻尺寸超规格的修正刻蚀方法 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开2003-017467A 2003.01.17 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102270600A (zh) | 2011-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109119330B (zh) | 一种半导体器件的形成方法 | |
| JP3669681B2 (ja) | 半導体装置の製造方法 | |
| CN102478763A (zh) | 光刻方法 | |
| CN102054745B (zh) | 形成接触孔的方法 | |
| WO1998021745A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur | |
| KR100593769B1 (ko) | 에칭 방법 | |
| WO2007116964A1 (ja) | 半導体装置及びその製造方法、ドライエッチング方法、配線材料の作製方法、並びにエッチング装置 | |
| US20080079083A1 (en) | Semiconductor device and a method of manufacture therefor | |
| CN102270600B (zh) | 通孔的形成方法 | |
| TW200828433A (en) | Method of manufacturing gate dielectric layer | |
| KR100649872B1 (ko) | 반도체소자의 트랜치 소자분리막 형성방법 | |
| JP2008198990A (ja) | 半導体素子の金属配線形成方法 | |
| US7648924B2 (en) | Method of manufacturing spacer | |
| US20090108359A1 (en) | A semiconductor device and method of manufacture therefor | |
| CN102446812A (zh) | 一种金属互连方法 | |
| US6596625B2 (en) | Method and device for producing a metal/metal contact in a multilayer metallization of an integrated circuit | |
| KR20090045754A (ko) | 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법 | |
| KR20020027503A (ko) | 반도체 디바이스 제조 방법 | |
| WO2013064023A1 (zh) | 一种形成金属回路的方法 | |
| KR100414866B1 (ko) | 반도체 소자의 이너 캐패시터 형성방법 | |
| KR100280445B1 (ko) | 캐패시터 제조방법 | |
| KR100785862B1 (ko) | 다마신법을 이용한 게이트 전극 및 측벽 스페이서 형성방법 | |
| KR20030000950A (ko) | 반도체소자의 제조방법 | |
| JPH0778805A (ja) | 半導体装置の製造方法 | |
| KR20060113288A (ko) | 반도체장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Free format text: FORMER OWNER: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) CORPORATION Effective date: 20130620 Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA Effective date: 20130620 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 100176 DAXING, BEIJING |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20130620 Address after: 100176 No. 18 Wenchang Avenue, Beijing economic and Technological Development Zone Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 No. 18 Zhangjiang Road, Shanghai Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |