JP2010199126A - プラズマ処理方法およびプラズマ処理装置 - Google Patents

プラズマ処理方法およびプラズマ処理装置 Download PDF

Info

Publication number
JP2010199126A
JP2010199126A JP2009039158A JP2009039158A JP2010199126A JP 2010199126 A JP2010199126 A JP 2010199126A JP 2009039158 A JP2009039158 A JP 2009039158A JP 2009039158 A JP2009039158 A JP 2009039158A JP 2010199126 A JP2010199126 A JP 2010199126A
Authority
JP
Japan
Prior art keywords
plasma
etching
processed
processing chamber
vacuum processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009039158A
Other languages
English (en)
Inventor
Miki Shima
美希 島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009039158A priority Critical patent/JP2010199126A/ja
Priority to PCT/JP2009/006226 priority patent/WO2010095196A1/ja
Publication of JP2010199126A publication Critical patent/JP2010199126A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】多層レジストや、メタルゲート／Ｈｉｇｈ−ｋ等の積層膜のドライエッチング加工において、高精度の加工精度が要求される。
【解決手段】複数層の連続エッチング加工において、エッチング後の寸法測定することなく、加工の形状または寸法を、真空処理室１の内壁または半導体基板４と、真空処理室１内に生成されたプラズマとの間の電荷量に応じて変動するバイアス電位を計測し、また、プラズマ中の波長の異なる各イオン種の発光強度を測定し、これらから予め設定したモデル式にて、各膜種のエッチング処理毎に、エッチング後の各膜種の加工寸法を予測し、次の膜のエッチング後寸法が、所定の寸法値になるよう処理条件を変更し、連続して次の膜種のエッチング処理を行うことで、寸法や形状を補正するドライエッチング方法および装置を提供する。
【選択図】図１

Description

本発明は、多層膜構造を有する半導体装置の製造方法に関し、特にメタルゲート／Ｈｉｇｈ−ｋ膜の多層膜構造を有した、半導体装置の加工において、寸法精度の極めて高い微細構造、またエッチングされる被エッチング膜はマスクとなる上層の膜に対し高い選択性が要求されるとともに、垂直形状が要求される工程においてゲート電極形成を行うプラズマ処理方法およびプラズマ処理装置と、その処理シーケンスの制御プログラムに関する。
近年、プラズマ処理は、微細加工、薄膜形成等の用途として、特に半導体分野での超高集積回路装置を製造する上で必要不可欠な技術となっている。特に、現代の半導体の微細化に伴い、レジストの膜厚がより薄くなってきている。またＭＯＳトランジスタの微細化により、酸化絶縁膜から高誘電率材料膜、ゲート電極がポリシリコンのみからメタルゲート膜を用いた、多層膜積層構造を有した、トランジスタへ構造が変わってきており、今後はより複雑な、多層膜エッチング技術が必要とされると考えられる。
本発明はこのような半導体装置の製造方法におけるプラズマドライエッチングに関し、特に複数の層から形成される、例えばメタルゲート／Ｈｉｇｈ−ｋ構造のような積層構造の半導体膜を形成する場合において、下地膜と、マスク層に対する高選択性が要求されつつ、形成パターンの垂直形状が要求されるような、特にゲート電極形成工程等のプラズマエッチング処理方法およびプラズマエッチング処理装置が求められている。
このようなドライエッチング処理の加工原理は、電磁波で反応性ガスをプラズマ化し、生じたイオンと中性ラジカルを用いたイオンアシスト反応が用いられる。
具現化するプラズマ処理装置としては、プラズマ発生機構、反応性ガス導入機構、圧力制御機構とＳｉ半導体基板を設置するための下部電極機構と、それらの動作制御機構で構成される。
以上のような機構を持つプラズマ処理装置を用いて、イオンエネルギー分布（Ion Energy Distribution Function；ＩＥＤＦ）を把握する方法として、すなわちセルフバイアス電圧の測定および制御する方法として、印加するバイアスの電力または周波数を制御する方法がある。
図５は、従来のプラズマ処理装置の一例を示す概略構成図である。
例えば、後掲の特許文献１では、図５に示すように、プラズマ処理装置は、減圧可能に構成された真空処理室１０１を備える。被処理物（半導体基板）１０４は、真空処理室１０１内に設けられた下部電極１０３上に載置される。下部電極１０３と対向する位置には、上部電極１０６が配置されている。本プラズマ処理装置がドライエッチング装置である場合、真空処理室１０１内にガス導入部１０５からエッチングガス（プロセスガス）が導入される。このとき、真空処理室１０１内の圧力は、真空排気手段１０２により所定の圧力に維持される。当該状態で、例えば、高周波電源１０７が整合器１０８を介して上部電極１０６に高周波電力を印加すると、下部電極１０３と上部電極１０６との間に発生する電界によりプラズマが発生する。そして、高周波電源１１１が整合器１１５を介して下部電極１０３に高周波電力を印加すると、当該プラズマに曝された被処理物１０４は、プラズマの作用によりエッチングされる。このときのバイアス電力のセルフバイアス電圧をモニター１２６で測定を行い、その値から次の被処理物１０４の処理条件の演算を行う処理条件演算部１２５と印加電力制御部１２８により、前記高周波電力により被処理物１０４に入射する前記プラズマ中のイオンのエネルギーの分布を調節する。この調節を行うことで、被処理物１０４の処理中に得られたデータから、エッチング後の形状を予測し、被処理物１０４の処理時のバイアス印加装置への印加電力および印加の周波数の最適値を決定し、次の被処理物１０４の処理条件を変更する。本ドライエッチング方法によれば、このような段差を有する膜構造を高精度にエッチングするプラズマ処理装置またはドライエッチング方法を提供するとされている。
特開２００８−２４４４２９号公報
従来の技術によればセルフバイアス電圧の情報により、被エッチング物（半導体基板）１０４へ衝突するイオンの量を間接的に把握することができる。しかし、被エッチング物（半導体基板）１０４がメタルゲート／Ｈｉｇｈ−ｋ構造のような積層構造の半導体膜を形成する場合においては、エッチング時に、異なる膜種の処理を行うため、メタルや有機物、Siポリマー等の様々な副生成物１１４が、チャンバー壁面に付着することになる。このため、上述特許文献１にて開示された方法では、これら副生成物１１４によるチャンバーのインピーダンス変化および、副生成物１１４からのデガス等により、チャンバー内へ供給されるガス種（酸素やフッ素成分）の変化によってプラズマ中の各イオン種の密度が変化することが想定されるが、前述のセルフバイアス電圧の情報のみでは、これらを把握することが困難である。つまりセルフバイアス電圧の情報のみでは、被エッチング物（半導体基板）１０４へ衝突するイオンの量を間接的に把握することができるが、エッチング中のチャンバー内での各イオン種の密度を、正確には把握できないと考えられる。このため加工半導体基板の寸法の予測および制御を正確に行うことは困難であると推測できる。
従来の技術では、一枚の半導体基板処理時に得られたセルフバイアス電圧の情報を元に、次に処理を行う半導体基板１０４の処理条件を変更する。このため、最初（一枚目）に処理される半導体基板１０４については、フィードバックすべき情報がないため、予め設定された補正情報のない処理条件で加工を行わなければならず、エッチング加工されたものの寸法および形状が、所定の寸法および形状と異なり、すそ引き形状等に仕上がる可能性があるという課題があった。
本発明は、上記従来の事情を鑑みて提案されたものであって、金属材料やＨｉｇｈ−ｋ材料を含む複数層の膜から構成されるゲート電極材料をドライエッチング加工する際、下地膜選択性が高く垂直な形状への加工を安定に制御できるプラズマ処理方法またはプラズマ処理装置を提供することにある。
上記課題を解決するために、本発明は以下の技術的手段を採用している。
まず本発明は、プラズマ励起電極に高周波電力を印加することにより真空処理室内に生成したプラズマを用いて、真空処理室内に収容された被処理物のプラズマ処理を行うプラズマ処理方法およびプラズマ処理装置を前提としている。
そして、本発明に係るプラズマ処理方法およびプラズマ処理装置では、測定回路が、真空処理室内壁と真空処理室内に生成されたプラズマとの間の電荷量に応じて変動する物理量を取得する。また、プラズマ中で発生している各イオン種に応じて変動する、各イオン種特有の波長の発光強度を物理量として取得する。得られた物理量(セルフバイアス電圧かプラズマ中の各イオン種の発光強度、又は発光強度比)を平均値や中央値等の統計値として算出し、統計値からメタルやHigh-Kおよび酸化膜やポリシリコン等の各膜種のエッチング処理毎に、エッチング後のパターン寸法を予め設定されたモデルにより計算し予測する。予測された寸法値を元に、予め設定されているモデルにて、被処理物が予め設定されている加工寸法となるように、同一チャンバーで連続して行う次の層のエッチング条件(ガス流量の混合比、バイアス印加電力)を算出する。前述の方法にて算出されたエッチング条件を元に、次の層加工時のエッチングを行う。
さらに他の観点では、本発明は、上述のプラズマ処理方法の手順をコンピュータに実行させるプログラムとして提供することもできる。
本発明によれば、多層レジストや、メタルゲート／Ｈｉｇｈ−ｋ複数の層の膜を、一つの加工設備で、連続エッチング加工する場合において、エッチング後の寸法を測定することなく、複数の膜種の積層膜を有する被処理物の加工の形状または加工寸法を、予め設定されたモデルに従い各膜種毎に推定し、また同様のモデルを用いて次の積層膜処理条件を算出する。算出された処理条件を次の膜種のエッチング処理時に、プラズマエッチング装置の制御部へフィードバックを行い、エッチング加工を行うことが可能となる。これにより、積層膜を有する被処理物の加工時に、その各膜種のエッチング毎に、加工寸法や形状の補正を行い、常に同じ加工精度でエッチング処理を行うことが可能となる。
また、真空処理室壁へデポ物を多く付着させるガス種(HBr、CHF3)やエッチングするガス種（Cl）等が混在するエッチング条件により、真空処理室内のパーツおよび側壁デポ物の変化による、側壁部からのエッチャントの変化で、被処理物の加工の形状制御が経時変化するような場合であっても、各層の寸法等の変動を最小限に抑えることができる。
以下、本発明の実施形態について、図面を参照して詳細に説明する。以下の実施形態では、ＥＣＲ（電子サイクロトロン共鳴）型のドライエッチング装置により、本発明を具体化している。
以下、本発明に係る実施形態を、図１〜４を用いて詳細に説明する。
図１は、本実施形態のプラズマ処理装置を示す概略構成図である。図１に示すように、プラズマ処理装置は、減圧可能に構成された真空処理室１を備える。半導体基板等の被処理物（以下、半導体基板という）４は、真空処理室１内に設けられた下部電極３上に載置される。本実施形態では、下部電極３上に、１枚の半導体基板４が載置される構成になっている。
下部電極３と対向する位置には、上部電極６が配置されている。真空処理室１へは、真空処理室１の側壁に接続された複数の反応ガスの流量を変更して供給するガス導入手段５からエッチングガスであるプロセスガスが導入される。このとき、真空処理室１の内部は、真空排気手段２により所定の圧力に維持される。当該状態で、高周波電源７がインピーダンス整合器８を介して上部電極（プラズマ励起電極）６へＵＨＦ帯やＶＨＦ帯の高周波電力を供給する。当該高周波電力と真空処理室１の外周に配設されたコイル１２の作用により、下部電極３と上部電極６との間にプラズマ１３が励起される。プラズマ１３に半導体基板４の表面が曝されることにより、エッチング処理が行われる。また、半導体基板４を載置した下部電極３に基板バイアス電位を発生させるため、プラズマ処理中に、高周波電源１１がインピーダンス整合器１５を介してＵＨＦ帯やＶＨＦ帯の高周波電力を下部電極３へ供給している。
また、プラズマ処理装置は、整合器１５と下部電極３との間に、プラズマ処理中に下部電極３のバイアス電位（以下、下部バイアス電位という。）を計測する測定回路２６を備えている。測定回路２６は、プラズマ処理中の下部電極３に印加されている高周波信号を計測することにより、下部バイアス電位を計測する。同様に、プラズマ処理装置は、整合器８と上部電極６との間に、プラズマ処理中に上部電極６のバイアス電位（以下、アンテナバイアス電位という。）を計測する測定回路９を備えている。測定回路９は、プラズマ処理中の上部電極６に印加されている高周波信号を計測することにより、アンテナバイアス電位を計測する。
例えば、測定回路２６は、下部電極３に印加されている高周波電圧を少なくとも１周期分取得し、当該高周波電圧の直流成分を求めることにより、下部バイアス電位を取得する。測定回路２６は、下部バイアス電位の取得を所定のサンプリング周期（例えば、１Ｈｚ）で、リアルタイムに行う。なお、下部バイアス電位は、プラズマ処理中の半導体基板４に対する電位を示し、半導体基板４に入射する前記プラズマ中のイオンエネルギーを簡易的に測定していることになる。同様に測定回路９では真空処理室１の内壁に対する上部電極６の電位を示すことになる。
また本実施形態のプラズマ処理装置は、波長の異なるプラズマの発光強度を同時に測定することができる発光分光強度測定器３０を備え、イオン種毎に異なる波長の強度を同時に測定することができ、プラズマ中の各イオン種密度を簡易的に測定することができる。なお、本実施形態のプラズマ処理装置の、演算部２５と、上部電力制御部２８と、下部電力制御部２９と、ガス導入量制御装置３３と、予め測定された半導体基板４上のレジストのパターン寸法の測定値データ情報を演算部２５に与える情報処理装置３１と、半導体基板４の処理開始の指示信号と処理条件の情報を演算部２５に与える生産システム３２の機能については後述する。
以上の構成を有するプラズマ処理装置において、半導体基板４のエッチング処理が行われる過程では、プラズマ１３中のラジカルやイオン等の活性種毎に異なる波長の発光強度を示し、これはプラズマ中の各イオン種密度を簡易的に測定できていることを示す。
また、前述のように、セルフバイアス電圧はプラズマ処理中の半導体基板４に対する電位を示し、半導体基板４に入射する前記プラズマ中のイオンエネルギーを簡易的に測定していることになる。本願発明者らは、これらの設備パラメータの変動に着目し、プラズマによる半導体基板加工時に、これらの情報から加工寸法または加工寸法を予測することができるという知見を得た。
例えば、プラズマ中で、イオンエッチングに働くイオン種としてCl+、F-の密度をArなどの不活性ガスとの発光強度比として測定し、半導体基板４上へ入射する前記プラズマ中のイオン種の量をセルフバイアス電圧で把握する。また半導体基板４上でなくとも、真空処理室１内の側壁や上部へのセルフバイアス電圧であっても同様にプラズマから、チャンバー壁面等に入射するイオン種の量を示しており、半導体基板４上に入射するイオン種の量と比例関係で推測することが可能である。
また同様に測定された発光強度比として、化学反応エッチングに働く元素のラジカルの密度を測定することで、イオンエッチングと化学反応エッチングの作用について簡易的に把握することができるので、半導体基板４に対して、等方性エッチングか、異方性エッチングの何れかが、支配的になっているかについて把握することが可能となる。また、発光強度比によりプラズマ中に発生しているラジカルの密度からは、さらにCF3やSiCOx、SiOと炭化物のポリマーの生成を予測することができる。よって、これらの情報から、半導体基板４上のパターンのエッチング処理時に、パターンの側壁保護に働くと考えられている、側壁デポ物の生成と、エッチング速度へ影響を及ぼすイオン種のプラズマ中の密度を、簡易的に把握することができる。
すなわちエッチング後のパターンの形状に影響を与える、等方性エッチングか、異方性エッチングの何れかが支配的になっているか、またパターンの側壁保護による異方性エッチングとして働く度合いを、これら設備パラメータから間接的に情報として入手し、把握することが可能となる。
図２は、酸化膜エッチング時のCDシフト量（半導体基板４上に予め形成されたレジストパターンの寸法と、プラズマエッチング加工された各膜種の寸法の差分値）の平均値と、下部電極３とCFの発光強度との関係を示す図である。
ここで、セルフバイアス電位の平均値および発光強度（Arの発光強度比として、各イオン種毎に規格化）は、１回のプラズマ処理中に取得した、各イオン種毎の発光強度および、下部電極３へのバイアス電位の平均値である。ここでは、その１回のプラズマ処理中のセルフバイアス電位、発光強度比を代表する値として平均値を使用しているが、メジアン値等を用いても構わない。またCDシフト量は半導体基板面内の複数ポイント（ここでは面内１３ポイント）の平均値といった統計値を用いている。
図２（ａ）は酸化膜エッチング後の半導体基板４上のパターン寸法、図２（ｂ）、図２（ｃ）、図２（d）において、横軸が半導体基板４の処理日付に対し、縦軸がそれぞれCO、O、CFの各イオン種のプラズマ中の発光強度をArの発光強度で規格化した値、図２（ｅ）は下部電極３のセルフバイアス電圧を示す。
各イオン種の発光強度の比および下部電極３のセルフバイアス電圧が寸法値のトレンドと同様に変化していることがわかる。
またこれらのデータは計５回の真空処理室１のメンテナンスによる真空容器の内部洗浄毎にシフトしている。したがって、真空処理室１の内壁に反応生成物が付着等の発生によるチャンバー内の状態変化、およびこれら副生成物１４からのデガスによるプラズマ雰囲気の変化を発光強度比および下部電極３のセルフバイアス電圧の変化として示していることがわかる。
図２（ａ）の寸法を期間Ａのデータを用いて、各イオン種の発光強度比および下部電極３のセルフバイアス電圧、全波長の発光強度、エッチング時間で重回帰式を作成すると以下の式（１）で示される。
ｙ＝ａ＋V＋ｂ×X1＋ｃ×X２＋ｄ×X３＋e×X4＋f×Z1＋g×T・・・（１）
ここで、ｙは酸化膜エッチング後寸法値、Vはレジスト寸法値、X１はCO発光強度/Ar発光強度、X２はO発光強度/Ar発光強度、X３はCF発光強度/Ar発光強度、X4は全波長の発光強度、Z1はVpp(セルフバイアス電圧)、Tはエッチング処理時間を示す。
ここで期間Aのこれらのパラメータを用いて重回帰を行い、定数a〜ｇを算出し、寸法予測モデルを作成した。
予測モデルを元に、期間Bの寸法を予測し、図２(ａ)の寸法値の期間Ｂに重ねてプロットしたところ、相関係数が、モデル作成時で＝0.8、期間Ｂの予測時にはＲ=0.６で、全期間を通してはR=0.77と、実測値のパターン寸法と計算値および予測値がほぼ一致しており、寸法の予測ができていることを確認した。
さて、寸法の予測モデルとして、酸化膜エッチングを元に説明したが、エッチングする膜種である、ポリシリコン、Ｈｉｇｈ−ｋ膜、メタル等のエッチングを行う場合においても同様に、エッチングガスおよび、被エッチング材に応じたプラズマ中で発生するイオン種の各波長の発光強度比毎に測定し、それらを用いた重回帰モデルを作成することで、寸法の予測をすることができる。今回のモデルでは平均値を使用したが、使用する各パラメータの統計値は、１回のプラズマ処理中に計測された各パラメータの代表値を算出し用いれば良い。例えば、平均値に代えて、中央値を算出してもよい。
なお、プラズマの発光強度はイオン種毎に特有の波長を有する。例として、本実施形態のモデル作成に用いた各イオン種の発光強度は、各イオン種毎にそれぞれ、CFでは260〜265nm、COでは515〜520nm、Oでは775〜780 nm、Arでは415〜420nmの波長の発光強度を用いて算出している。
なお、各イオン種がプラズマ中で発生する発光は複数の波長を有し、例えはArでは415.8、451.1、484.8、549.5、603.2、696.5、706.7、750.4(nm)等が知られている。このため、複数のイオン種が同時に発光するような、エッチング中のプラズマでは、計測が必要な幾つかのイオン種毎に、特有の波長が重ならないように、予め測定波長を設定して、発光強度データを入手し、それぞれのイオン種のプラズマ中の密度を示す代表値として用いている。
次に本実施形態における寸法の制御について説明する。この制御が、前述の演算部２５と、上部電力制御部２８と、下部電力制御部２９と、情報処理装置３１と、生産システム３２と、ガス導入量制御装置３３の機能に相当する。
図３（a）〜(g)は本実施形態のメタルゲート／Ｈｉｇｈ−ｋ構造のような積層構造の半導体膜を形成する場合における、各エッチング膜のパターン形状を示す。また図４に本実施形態におけるフローを示す。
図３（ａ）では、半導体基板４７上にＨｉｇｈ−ｋ膜４６、チタン窒化物等のメタル材４５、ポリシリコン等のゲート電極材４４、下層レジスト材４３、酸化珪素または窒化珪素等のハードマスクとしての中間層４２、ArF等リソグラフィ技術によってパターン形成された有機レジスト材４１の積層構造の被エッチング材の例を示す。
ArFレジスト材４１は、予め寸法測定器等により、レジストの寸法を測定しておく（Ｓ５１，６１）。この寸法値により予め設定された値に対する寸法差を算出する。
ArFレジスト材４１のエッチングは0〜10ｍTorr程度の低圧で、上部電極６のみ0〜500W程度の電力を印加し、下部電極３への電力印加を行わず、Cl2またはCHF3等のハロゲンガスか有機ハロゲン化物ガスとO2のガスを導入して行う。また、レジストの寸法が所定の値になるように、エッチング時間およびCl2等のハロゲンガスとO2ガス流量の比率を変更し、プラズマ放電を行う。このとき、ArFレジスト材４１は、エッチング時間が長くなると、または真空処理室１内のO2ガス流量増加により、Oイオン濃度が高くなると、分解されレジストの寸法が縮小する。逆に、Cl2等のハロゲンガスに変わり、CHF3等の有機ハロゲン化物のガスを用いて、真空処理室１内のCおよびH濃度が高くなることで、反応副生成物として、有機ポリマーが生成され、レジストパターンの側壁に付着することで、ArFレジスト材４１の寸法を見かけ上、太くできるので、ArFレジストパターンの寸法制御を行うことができる。なお、真空処理室１内への導入ガスの比率および上部、下部電極３，６への印加電力条件は、直前に処理された半導体基板４のArFレジスト材４１処理中のセルフバイアス電圧、Clイオンおよび酸素イオン、COイオンの発光強度と、今処理を行う半導体基板４に対する処理時間と予め測定されているレジスト寸法値のデータから、前述のモデル式（１）のように予め設定したモデル式を用いて決定する（Ｓ６２）。なお、APC(Advanced Process Control)とは、モニタリンク゛による設備のハ゜ラメータの変化から、ウェーハの処理状態を把握(推測)し、装置のレシヒ゜(処理条件を制御することで)、ウェーハの状態を常に一定に調整し保たれた状態をコントロールし生産することである。
このArFレジスト材４１処理中のセルフバイアス電圧、Clイオンおよび酸素イオン、COイオンの発光強度を測定し、処理時間と予め測定されているレジスト寸法値のデータから、前述のモデル式（１）のように予め設定したモデル式で、プラズマ放電を行い、エッチング加工を行なう（Ｓ５２）。なおプラズマ放電中の、セルフバイアス電圧、Clイオンおよび酸素イオン、COイオンの発光強度を測定し（Ｓ６３）、処理時間と予め測定されているレジスト寸法値のデータから、前述のモデル式（１）のように予め設定したモデル式でエッチング処理後のArFレジスト寸法を予測する（Ｓ６４）。
次に図３（ｂ）では、酸化珪素または窒化珪素等のハードマスクとしての中間層４２のエッチングを行なう。ここでは例として、酸化珪素膜を例に挙げ説明する。CF4またはCHF3などの有機ハロゲン化物とO2ガス等を真空処理室１内へ導入し、0〜10ｍTorr程度の低圧で、上部電極６へ0〜500W程度の電力を印加しプラズマ放電させ、下部電極３へも電力印加を行い、イオンと中性ラジカルを用いたイオンアシスト反応にてエッチングを行う。このとき、前述のArFレジストエッチング時に算出したレジスト寸法予測値と予め設定された中間層４２の寸法値と比較し、その寸法差を算出する。算出された寸法差が、予め設定された寸法となるように、直前に行なった半導体基板エッチング処理時の中間層４２処理中のセルフバイアス電圧、Clイオンおよび酸素イオン、COイオンの発光強度の値と、今処理を行う半導体基板４に対する処理時間と、ArFレジスト寸法予測値のデータから、前述のモデル式（１）のように予め設定したモデル式を用いて、真空処理室１に導入するガス流量および下部または上部電極３，６に印加する高周波の電力を決定する（Ｓ６５）。
具体的には中間層４２の寸法が所定の値になるように、エッチング時間およびCF4等の有機ハロゲンガスとO2ガス流量の比率を変更する。これによりエッチング後の中間層４２のパターン形状変動や、エッチング後の寸法を細らせる制御が可能となる。あるいは中間層エッチング後に、下部電極３へのバイアス電圧を印加せず、CHF3等の有機ハロゲン化物よびO2ガスまたはH2やN2、He等の不活性ガスを真空処理室１に導入し、プラズマ放電を行うことで、発生する有機ポリマー材などによる副生成物をArFレジスト材４１および中間層４２の側壁部へ付着させる処理を行い、エッチング寸法が見かけ上、太くなるなどの手法を用いた処理を行う。その後、中間層４２の寸法が所定の値になるように、エッチング時間およびCF4等の有機ハロゲンガスとO2ガス流量の比率を変更し、所定の寸法でかつ垂直形状となるようにエッチング処理を行う（Ｓ５３）。
この中間層４２処理中のセルフバイアス電圧、FおよびCFxイオンおよびOイオン、COイオン等の発光強度を測定し（Ｓ６６）、処理時間と前述手法にて算出したArFレジスト寸法予測値のデータから、前述のモデル式（１）のように予め設定したモデル式で、中間層プラズマ放電後の中間層４２の加工寸法を予測する（Ｓ６７）。
次に図３（ｃ）では、下層レジスト材４３として、前述のArFレジスト材４１の加工同様のガス種、あるいはCO2とAr等の不活性ガスを真空処理室１内へ導入し、0〜10ｍTorr程度の低圧で、上部電極６へ0〜500W程度の電力を印加しプラズマ放電させ、下部電極３へも電力印加を行い、イオンと中性ラジカルを用いたイオンアシスト反応にてエッチングを行う。このとき、前述の中間層４２エッチング時に算出した中間層４２の寸法予測値と予め設定された中間層４２の寸法値と比較し、その寸法差を算出する。算出された寸法差が、予め設定された寸法となるように、直前に行なった半導体基板エッチング処理時の下層レジスト材４３処理中のセルフバイアス電圧、ClイオンおよびOイオン、COイオンの発光強度の値と、次に処理を行う半導体基板４に対する処理時間と、中間層寸法予測値のデータから、前述のモデル式（１）のように予め設定したモデル式を用いて、真空処理室１に導入するガス流量および下部または上部電極３，６に印加する高周波の電力を決定する（Ｓ６８）。
具体的には下層レジスト材４３のエッチング加工後の寸法が所定の値になるように、エッチング時間およびCO2または有機ハロゲンガスとO2ガス流量の比率を変更することで、エッチング加工後の寸法を細らせる制御を行うことが可能である。あるいは、下層レジスト材エッチング後に、下部電極３へのバイアス電圧を印加せず、CHF3等の有機ハロゲン化物よびO2ガスまたはH2やN2、He等の不活性ガスを真空処理室１に導入し、プラズマ放電を行うことで、発生する有機ポリマー材などによる副生成物を下層レジスト材４３および中間層４２の側壁部へ付着させる処理を行い、エッチング寸法が見かけ上、太くなるなどの手法を用いた処理を行う。その後、下層レジスト材４３が所定の寸法でかつ垂直形状となるようにエッチング条件を変更させて、エッチング処理を行う（Ｓ５４）。
この下層レジスト材４３処理中のセルフバイアス電圧、F(ハロゲン)、CF(有機ハロゲン化物)、CO、OおよびArのイオン種の発光強度を測定し（Ｓ６９）、処理時間と前述の手法にて算出した中間層４２の可能寸法予測値のデータから、前述のモデル式（１）のように予め設定したモデル式で、下層レジスト材プラズマ放電後の下層レジスト材４３の加工寸法を予測する（Ｓ７０）。
次に図３（ｄ）では、ポリシリコン等のゲート電極材４４を、前述の中間層４２の加工同様に、Cl2とHBr又はCF4やO2等のガス種を真空処理室１内へ導入し、0〜10ｍTorr程度の低圧で、上部電極６へ0〜500W程度の電力を印加しプラズマ放電させ、下部電極３へも電力印加を行い、イオンと中性ラジカルを用いたイオンアシスト反応にてエッチングを行う。このとき、ポリシリコン膜厚の８０％程度までエッチング処理を行う。前述の下層レジスト材４３エッチング時に算出した下層レジスト材４３の寸法予測値と予め設定された下層レジスト材４３の寸法値と比較し、その寸法差を算出する。算出された寸法差が、予め設定された寸法となるように、直前に行なった半導体基板エッチング処理時のポリシリコン膜４４処理中のセルフバイアス電圧、H、Br、CF(有機ハロゲン化物)、Fハロゲン化物、O、CO等の各イオン種の発光強度の値と、次に処理を行う半導体基板４に対する処理時間と、下層レジスト材寸法予測値のデータから、前述のモデル式（１）のように予め設定したモデル式を用いて、真空処理室１に導入するHBr又はCF4やO2等の各ガス種のガス流量および下部または上部電極３，６に印加する高周波の電力を決定する（Ｓ７１）。
具体的にはポリシリコン膜４４のエッチング後の寸法が所定の値になるように、エッチング時間およびCl2とHBｒ又はCF4とO2等の各ガス種の流量の比率と下部電極３に印加するバイアス電力を変更し、エッチング加工後の寸法を細らせる制御を行うことが可能である。あるいは、下層レジスト材エッチング後に、下部電極３へのバイアス電圧を印加せず、CHF3等の有機ハロゲン化物よびO2ガスまたはH2やN2、He等の不活性ガスを真空処理室１に導入し、プラズマ放電を行うことで、発生する有機ポリマー材などによる副生成物を下層レジスト材４３および中間層４２の側壁部へ付着させる処理を行い、エッチング寸法が見かけ上、太くなるなどの手法を用いた処理を行う。その後、ポリシリコン膜４４が所定の寸法でかつ垂直形状となるようにエッチング条件を変更させて、エッチング処理を行う（Ｓ５５）。
このポリシリコン膜４４処理中のセルフバイアス電圧、H、Br、CF(有機ハロゲン化物)、F(ハロゲン化物)、O、CO等の各イオン種の発光強度の値を測定し（Ｓ７２）、処理時間と前述の手段にて算出した下層レジスト材４３の寸法予測値のデータから、前述のモデル式（１）のように予め設定したモデル式で、ポリシリコン膜プラズマ放電後のポリシリコン膜４４のエッチング後の加工寸法を予測する（Ｓ７３）。
次に図３（e）では、ポリシリコン膜４４等において、前述のポリシリコン膜エッチング後に残っている残膜厚の２０％程度のポリシリコン膜４４を、前述のポリシリコン膜４４の加工に比べ、より低圧、上部または下部電極３，６への低印加電力を低電力に設定し、Cl2とHBr又はCF4やO2等のガス種を真空処理室１内へ導入し、0〜10ｍTorr程度の低圧で、上部電極６へ0〜500W程度の電力を印加しプラズマ放電させ、下部電極３へも電力印加を行い、イオンと中性ラジカルを用いたイオンアシスト反応にてエッチングを行う。前述のポリシリコン膜４４のエッチングに比べ、低圧、低バイアス電力の条件にてエッチング後行なうことにより、ポリシリコン膜４４より下層のTi窒化物等が、ポリシリコンエッチング時に、ポリシリコン側壁部へポリマーとして飛散し付着することによる、ポリシリコン膜４４のパターン寸法の変動を抑えることができる。前述のポリシリコン膜４４エッチング時に算出したポリシリコン膜４４の寸法予測値と予め設定されたポリシリコン膜４４の寸法値と比較し、その寸法差を算出する。算出された寸法差が、予め設定された寸法となるように、直前に行なった半導体基板エッチング処理時のポリシリコン膜４４処理中のセルフバイアス電圧、H、Br、CF(有機ハロゲン化物)、Fハロゲン化物、O、CO等の各イオン種の発光強度の値と、次に処理を行う半導体基板４に対する処理時間と、ポリシリコン膜寸法予測値のデータから、前述のモデル式（１）のように予め設定したモデル式を用いて、真空処理室１に導入するHBr又はCF4やO2等の各ガス種のガス流量および下部または上部電極３，６に印加する高周波の電力を決定する（Ｓ７４）。
具体的にはポリシリコン膜４４のエッチング後の寸法が所定の値になるように、エッチング時間およびCl2とHBr又はCF4とO2等の各ガス種の流量の比率と下部電極６に印加するバイアス電力を変更し、エッチング加工後の寸法を細らせる制御を行うことが可能である。あるいは、下層レジスト材エッチング後に、下部電極６へのバイアス電圧を印加せず、CHF3等の有機ハロゲン化物およびO2ガスまたはH2やN2、He等の不活性ガスを真空処理室１に導入し、プラズマ放電を行うことで、発生する有機ポリマー材などによる副生成物を下層レジスト材４３および中間層４２の側壁部へ付着させる処理を行い、エッチング寸法が見かけ上、太くなるなどの手法を用いた処理を行う。その後、ポリシリコン膜４４が所定の寸法でかつ垂直形状となるようにエッチング条件を変更させて、エッチング処理を行う（Ｓ５６）。
このポリシリコン膜４４処理中のセルフバイアス電圧、H、Br、CF(有機ハロゲン化物)、F(ハロゲン化物)、O、CO等の各イオン種の発光強度の値を測定し（Ｓ７５）、処理時間と前述の手段にて算出したポリシリコン加工寸法予測値のデータから、前述のモデル式（１）のように予め設定したモデル式で、ポリシリコン膜プラズマ放電後のポリシリコン膜４４のエッチング後の加工寸法を予測する（Ｓ７６）。
次に図３（f）では、Ti窒化物などのメタル材膜４５を、Cl2等のハロゲンガスや、有機ハロゲン化物のガス種を真空処理室１内へ導入し、0〜10ｍTorr程度の低圧で、上部電極６へ0〜150W程度の電力を印加しプラズマ放電させ、下部電極３へも電力印加を行い、イオンと中性ラジカルを用いたイオンアシスト反応にてエッチングを行う（Ｓ５７）。
前述のポリシリコン膜４４エッチング時に算出したポリシリコン膜４４の寸法予測値と、このメタル材膜４５処理中のセルフバイアス電圧、Cl、O、CO等の発光強度を測定し、処理時間とポリシリコン４４の寸法予測値のデータから、前述のモデル式（１）のように予め設定したモデル式で、メタル材膜プラズマ放電後のメタル材膜４５の加工寸法を予測する（Ｓ７７）。
具体的にはメタル材膜４５の寸法が所定の値になるように、メタル材膜４５エッチング後に、下部電極３へのバイアス電圧を印加せず、CHF3等の有機ハロゲン化物よびO2ガスまたはH2やN2、He等の不活性ガスを真空処理室１に導入し、プラズマ放電を行うことで、発生する有機ポリマー材などによる副生成物をメタル材膜４５の側壁部へ付着させる処理を行い、エッチング寸法が見かけ上、太くなるなどの手法を用いて、所定の寸法となるようにエッチング条件を変更させる。
このメタル材膜４５処理中のセルフバイアス電圧、Cl、O、CO等の発光強度を測定し（Ｓ７８）、処理時間と予め測定されているレジスト寸法値のデータから、前述のモデル式（１）のように予め設定したモデル式で、メタル材膜４５プラズマ放電後のメタル材膜４５の加工寸法を予測する（Ｓ７９）。
次に図３（ｇ）では、Ｈｉｇｈ−ｋ材膜４６として、Hf酸化物を例に挙げるとBCl3等のハロゲン化物のガス種を真空処理室１内へ導入し、0〜100ｍTorr程度の低圧で、上部電極６へ0〜1500W程度の電力を印加しプラズマ放電させ、下部電極３へも電力印加を行い、イオンと中性ラジカルを用いたイオンアシスト反応にてエッチングを行う（Ｓ５８）。
Ｈｉｇｈ−ｋ材膜４６処理中のセルフバイアス電圧、BおよびClイオン、COイオン等の発光強度を測定し（Ｓ８０）、処理時間と前述手法にて算出したメタル材膜４５の寸法予測値のデータから、前述のモデル式（１）のように予め設定したモデル式で、Ｈｉｇｈ−ｋ材膜プラズマ放電後のＨｉｇｈ−ｋ材膜４６の加工寸法を予測する（Ｓ８１）。
以上により、複数層の連続エッチング加工において、エッチング後の寸法測定することなく、加工の形状または寸法を、真空処理室１の内壁または半導体基板４と、真空処理室１内に生成されたプラズマ１３との間の電荷量に応じて変動するバイアス電位を計測し、また、プラズマ中の波長の異なる各イオン種の発光強度を測定し、これらから予め設定したモデル式にて、各膜種のエッチング処理毎に、エッチング後の各膜種の加工寸法を予測し、次の膜のエッチング後寸法が、所定の寸法値になるよう処理条件を変更し、連続して次の膜種のエッチング処理を行う。これにより、各膜種毎にエッチング後寸法や形状を補正することができ、金属材料やＨｉｇｈ−ｋ材料を含む複数層の膜から構成されるゲート電極材料をドライエッチング加工する際、下地膜選択性が高く垂直な形状への加工が可能となる。
なおＨｉｇｈ−ｋ材膜加工寸法予測値が、予め設定されているＨｉｇｈ−ｋ材膜寸法値と比較し、その寸法差を算出する。算出された寸法差が予め設定されたＨｉｇｈ−ｋ材膜４６の寸法値となるように、情報を、ArFレジスト材４１の寸法制御のためのレジストのプラズマ放電による寸法制御方法へフィードバックすることで、Ｈｉｇｈ−ｋ材膜４６の加工寸法を、制御値になるよう制御することができる（図４の矢印Ａ参照）。
なお、上記実施形態では、ゲート電極材４４としてポリシリコンを挙げたが、これに限るものではなく、例えば、TiSi、CoSi、PtSi、NiSi、WSi等があげられる。
また、メタル材膜４５としてTi窒化物を挙げたが、これに限るものではなく、例えば、W、Ta、Pt,、Ni、Co、Al等の金属または合金等が上げられる。
さらに演算部２５、上部電力制御部２８、下部電力制御部２９、ガス導入量制御装置３３が実施する上述の手順の一部あるいは全部をコンピュータに実行させるためのプログラムを、インターネットなどの電気通信回線を用いたり、コンピュータ読み取り可能な記録媒体に格納したりすることで、関係者や第三者に提供することができる。例えばプログラムの指令を電気信号や光信号、磁気信号などで表現し、その信号を搬送波に載せて送信することで、同軸ケーブルや銅線、光ファイバのような伝送媒体でそのプログラムを提供することができる。またコンピュータ読み取り可能な記録媒体としては、ＣＤ−ＲＯＭやＤＶＤ−ＲＯＭなどの光学メディアや、フレキシブルディスクのような磁気メディア、フラッシュメモリやＲＡＭのような半導体メモリを利用することができる。
本発明は、金属材料やＨｉｇｈ−ｋ材料を含む複数層の膜から構成されるゲート電極材料をドライエッチング加工する際、下地膜選択性が高く垂直な形状への加工を安定に制御するプラズマ処理方法として有用である。
本発明の実施形態におけるプラズマ処理装置を示す概略構成図 本発明の実施形態におけるエッチング後の寸法と、エッチング時のバイアス電位および発光強度の平均値との関係を示す図 本発明の実施形態におけるパターンのエッチング形状を示す概略図 本発明の実施形態における寸法制御のフローチャート 従来のプラズマ処理装置を示す概略構成図
１ 真空処理室
２ 真空排気手段
３ 下部電極
４ 半導体基板（被処理物）
５ ガス導入手段
６ 上部電極（プラズマ励起電極）
７、１１ 高周波電源
８、１５ インピーダンス整合器
９、２６ 測定回路
１２ コイル
１３ プラズマ
１４ 副生成物
２５ 演算部
２８ 上部電力制御部
２９ 下部電力制御部
３０ 発光分光強度測定器
３１ 情報処理装置
３２ 生産システム
３３ ガス導入量制御装置
４１ ArFレジスト材
４２ 中間層
４３ 下層レジスト材
４４ ポリシリコン膜（ゲート電極材(poly-Si等)）
４５ メタル材膜(TiN等)
４６ Ｈｉｇｈ−ｋ材膜
４７ 半導体基板（Si基板）

Claims (8)

  1. プラズマ励起電極に高周波電力を印加することにより真空処理室内に生成したプラズマを用いて、前記真空処理室内に収容された被処理物のプラズマ処理を行うプラズマ処理方法において、
    前記被処理物は表面にＨｉｇｈ−ｋ材料または酸化膜上に金属材料を含む複数層の膜から構成された膜構造を備え、当該被処理物を前記真空処理室内の下部電極上に載置し、前記真空処理室内にエッチングガスを導入する工程と、
    前記エッチングガス流量の混合比を変更させて、前記被処理物上に形成された積層膜構造をプラズマ処理する工程と、
    処理圧力を調整する工程と、
    前記真空処理室内にプラズマを生成する工程と、
    前記被処理物上にバイアス電位を形成するためのバイアス電力を供給する工程と、
    前記バイアス電力の出力を異ならせ、前記被処理物上に形成された積層膜構造をプラズマ処理する工程とを有するプラズマ処理方法であって、
    複数膜種のエッチング処理毎に、前記プラズマの状態の時間変化を検知する工程と、
    前記被処理物上に入射するイオンエネルギー分布およびプラズマ中の各イオン種の密度から、前記真空処理室内で加工される被処理物の加工形状を予測し、その予測結果に応じて、前記真空処理室へ印加するバイアス出力ならびに、エッチングガス流量の混合比を変化させることにより独立に制御してエッチングを行なう工程とをさらに有する
    ことを特徴とするプラズマ処理方法。
  2. プラズマ励起電極に高周波電力を印加することにより真空処理室内に生成したプラズマを用いて、前記真空処理室内に収容された被処理物のプラズマ処理を行うプラズマ処理方法において、
    前記被処理物は表面にＨｉｇｈ−ｋ材料または酸化膜上に金属材料を含む複数層の膜から構成された膜構造を備え、当該被処理物を前記真空処理室内の下部電極上に載置し、前記真空処理室内にエッチングガスを導入する工程と、
    プラズマエッチング処理前に、前記エッチングガスの種類を変更させて、前記被処理物上に形成された積層膜構造をプラズマ処理する工程と、
    処理圧力を調整する工程と、
    前記真空処理室内にプラズマを生成する工程と、
    前記被処理物上にバイアス電位を形成するためのバイアス電力を供給する工程と、
    前記バイアス電力の出力を異ならせ、前記被処理物上に形成された積層膜構造をプラズマ処理する工程とを有するプラズマ処理方法であって、
    複数膜種のエッチング処理毎に、前記プラズマの状態の時間変化を検知する工程と、
    前記被処理物上に入射するイオンエネルギー分布およびプラズマ中の各イオン種の密度から、前記真空処理室内で加工される被処理物の加工形状を予測し、その予測結果に応じて、まず前記真空処理室内の被処理物を積載している下部電極へ印加するバイアス印加電力を０Ｗとし、被処理物上にバイアス電位を形成するためのバイアス電力を供給することで、被処理物上にプラズマ放電を発生させ、有機ハロゲン化物とO2ガス雰囲気内での分解反応にて生成される、有機ポリマー等の副成分物を発生させて、被処理物上のパターンへ堆積させ、見かけ上被処理物上に形成されており、下層膜のエッチング処理時にマスクとして働く上層膜の寸法を見かけ上、制御し太くする工程と、
    その後、エッチングガスを導入し下部電極へバイアス電力を印加してエッチングを行なうことで、エッチング後に形成されるパターン寸法を制御する工程とをさらに有する
    ことを特徴とするプラズマ処理方法。
  3. 請求項１または請求項２記載のプラズマ処理方法において、
    真空処理室内壁と真空処理室内に生成されたプラズマとの間の電荷量に応じて変動する物理量をセルフバイアス電圧として取得し、またプラズマ中の各イオン種の密度を、複数の周波数の発光強度として取得する工程と、
    取得されたこれらプラズマエッチング処理中の設備パラメータとしての物理量と、あらかじめ設定したモデルにて、これら物理量から被処理物の寸法を計算し予測する工程とをさらに有し、
    予め設定された規格値に、被処理物の寸法を制御するように、次の膜のエッチング条件を算出設定し、その条件にてエッチング加工を行う
    ことを特徴とするプラズマ処理方法。
  4. 請求項３記載のプラズマ処理方法において、
    各被エッチング膜種毎に、エッチング加工寸法を予測し、予め設定された規格値に被処理物の寸法がなるように、次の膜のエッチング条件を算出設定し、その条件にてエッチング加工を、複数膜種間で繰り返し行うことにより、各膜種毎に加工寸法を設定値に保つ工程をさらに有する
    ことを特徴とするプラズマ処理方法。
  5. 請求項１または請求項２記載のプラズマ処理方法において、
    各被エッチング膜処理毎にプラズマ処理中に取得される設備パラメータを元に算出および予測されたエッチング形状と、予め設定しているエッチング形状とを、エッチング後寸法として比較することにより、加工形状の要否を判定する工程をさらに有する
    ことを特徴とするプラズマ処理方法。
  6. プラズマ励起電極に高周波電力を印加することにより真空処理室内に生成したプラズマを用いて、前記真空処理室内に収容された被処理物のプラズマ処理を行うプラズマ処理装置において、
    前記真空処理室内に設置された下部電極と、
    前記下部電極にバイアス電力を供給する高周波電源と、
    前記真空処理室内にエッチングガスを供給するガス導入手段と、
    前記下部電極のバイアス電位を計測する測定回路と、
    前記プラズマの発光分光強度を測定する測定器と、
    前記バイアス電力を制御する下部電力制御部と、
    前記エッチングガスのガス種およびその流量を制御するガス導入量制御装置と、
    前記バイアス電位および前記発光分光強度の測定値を用いて、前記下部電力制御部および前記ガス導入量制御装置を制御する演算部とを備えた
    ことを特徴とするプラズマ処理装置。
  7. 請求項６記載のプラズマ処理装置において、
    前記演算部が、前記下部電極のバイアス電位および前記プラズマ中の各イオン種の発光強度を取得し、あらかじめ設定したモデルにて、被処理物の加工寸法を予測する
    ことを特徴とするプラズマ処理装置。
  8. プラズマ励起電極に高周波電力を印加することにより真空処理室内に生成したプラズマを用いて、前記真空処理室内に収容された被処理物のプラズマ処理を行うプラズマ処理方法において、
    前記被処理物は表面にＨｉｇｈ−ｋ材料または酸化膜上に金属材料を含む複数層の膜から構成された膜構造を備え、当該被処理物を前記真空処理室内の下部電極上に載置し、前記真空処理室内にエッチングガスを導入する工程と、
    前記エッチングガス流量の混合比を変更させて、前記被処理物上に形成された積層膜構造をプラズマ処理する工程と、
    処理圧力を調整する工程と、
    前記真空処理室内にプラズマを生成する工程と、
    前記被処理物上にバイアス電位を形成するためのバイアス電力を供給する工程と、
    前記バイアス電力の出力を異ならせ、前記被処理物上に形成された積層膜構造をプラズマ処理する工程とを有するプラズマ処理方法であって、
    複数膜種のエッチング処理毎に、前記プラズマの状態の時間変化を検知する工程と、
    前記被処理物上に入射するイオンエネルギー分布およびプラズマ中の各イオン種の密度から、前記真空処理室内で加工される被処理物の加工形状を予測し、その予測結果に応じて、前記真空処理室へ印加するバイアス出力ならびに、エッチングガス流量の混合比を変化させることにより独立に制御してエッチングを行なう工程とをさらに有するプラズマ処理方法を実行させる
    ことを特徴とする制御プログラム。
JP2009039158A 2009-02-23 2009-02-23 プラズマ処理方法およびプラズマ処理装置 Pending JP2010199126A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009039158A JP2010199126A (ja) 2009-02-23 2009-02-23 プラズマ処理方法およびプラズマ処理装置
PCT/JP2009/006226 WO2010095196A1 (ja) 2009-02-23 2009-11-19 プラズマ処理方法およびプラズマ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009039158A JP2010199126A (ja) 2009-02-23 2009-02-23 プラズマ処理方法およびプラズマ処理装置

Publications (1)

Publication Number Publication Date
JP2010199126A true JP2010199126A (ja) 2010-09-09

Family

ID=42633499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009039158A Pending JP2010199126A (ja) 2009-02-23 2009-02-23 プラズマ処理方法およびプラズマ処理装置

Country Status (2)

Country Link
JP (1) JP2010199126A (ja)
WO (1) WO2010095196A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263132A (ja) * 2009-05-11 2010-11-18 Hitachi High-Technologies Corp ドライエッチング方法
WO2013114870A1 (ja) * 2012-02-03 2013-08-08 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
KR20160038447A (ko) * 2014-09-30 2016-04-07 세메스 주식회사 플라즈마 공정 챔버의 셀프 바이어스 전압 측정 장치 및 방법
KR20180027311A (ko) * 2016-09-05 2018-03-14 가부시키가이샤 히다치 하이테크놀로지즈 플라스마 처리 장치 및 플라스마 처리 방법
KR20180058534A (ko) * 2016-11-24 2018-06-01 주식회사 원익아이피에스 기판처리장치의 제어방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9295148B2 (en) * 2012-12-14 2016-03-22 Lam Research Corporation Computation of statistics for statistical data decimation
CN112017931B (zh) * 2019-05-30 2022-03-22 北京北方华创微电子装备有限公司 应用于等离子体系统的方法及相关等离子体系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI259546B (en) * 2002-06-28 2006-08-01 Tokyo Electron Ltd Method and system for predicting process performance using material processing tool and sensor data
JP4365109B2 (ja) * 2003-01-29 2009-11-18 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP4317701B2 (ja) * 2003-03-12 2009-08-19 東京エレクトロン株式会社 処理結果の予測方法及び予測装置
JP4324545B2 (ja) * 2004-12-03 2009-09-02 株式会社日立製作所 エッチング処理装置及び処理方法
JP2007035777A (ja) * 2005-07-25 2007-02-08 Oki Electric Ind Co Ltd 半導体装置の製造方法及び半導体製造装置
US20080110569A1 (en) * 2006-11-09 2008-05-15 Go Miya Plasma etching apparatus and plasma etching method
JP5014166B2 (ja) * 2007-02-13 2012-08-29 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263132A (ja) * 2009-05-11 2010-11-18 Hitachi High-Technologies Corp ドライエッチング方法
WO2013114870A1 (ja) * 2012-02-03 2013-08-08 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US20150004721A1 (en) * 2012-02-03 2015-01-01 Tokyo Electron Limited Plasma processing apparatus and plasma processing method
KR20160038447A (ko) * 2014-09-30 2016-04-07 세메스 주식회사 플라즈마 공정 챔버의 셀프 바이어스 전압 측정 장치 및 방법
KR102156893B1 (ko) 2014-09-30 2020-09-17 세메스 주식회사 플라즈마 공정 챔버의 셀프 바이어스 전압 측정 장치 및 방법
KR20180027311A (ko) * 2016-09-05 2018-03-14 가부시키가이샤 히다치 하이테크놀로지즈 플라스마 처리 장치 및 플라스마 처리 방법
US10153217B2 (en) 2016-09-05 2018-12-11 Hitachi High-Technologies Corporation Plasma processing apparatus and plasma processing method
KR101995811B1 (ko) * 2016-09-05 2019-07-03 가부시키가이샤 히다치 하이테크놀로지즈 플라스마 처리 장치 및 플라스마 처리 방법
KR20180058534A (ko) * 2016-11-24 2018-06-01 주식회사 원익아이피에스 기판처리장치의 제어방법
KR102080115B1 (ko) 2016-11-24 2020-04-23 주식회사 원익아이피에스 기판처리장치의 제어방법

Also Published As

Publication number Publication date
WO2010095196A1 (ja) 2010-08-26

Similar Documents

Publication Publication Date Title
US9960031B2 (en) Plasma processing apparatus and plasma processing method
TW567555B (en) Etching system and etching method
US6893893B2 (en) Method of preventing short circuits in magnetic film stacks
JP5193604B2 (ja) フォトレジスト及びエッチング残渣の低圧除去方法
JP2010199126A (ja) プラズマ処理方法およびプラズマ処理装置
JP6630649B2 (ja) プラズマ処理方法
US10586710B2 (en) Etching method
JP2009246368A (ja) 多層／多入力／多出力（ｍｌｍｉｍｏ）モデル及び当該モデルの使用方法
JP3799314B2 (ja) エッチング処理装置およびエッチング処理方法
US20200126801A1 (en) Etching method and plasma processing apparatus
JP5815361B2 (ja) 基板処理制御装置および基板処理制御方法、制御プログラム、可読記憶媒体
US10529582B2 (en) Plasma etching method and method of fabricating semiconductor device
JP4324545B2 (ja) エッチング処理装置及び処理方法
JP2012521659A (ja) プラズマエッチング法
JP2007193036A (ja) フォトマスクの製造方法
JP4700922B2 (ja) 半導体装置の製造方法
JP5675195B2 (ja) プラズマ処理装置及びプラズマ処理方法
US20230230810A1 (en) Plasma processing gas, plasma processing method, and plasma processing apparatus
JP2007193037A (ja) フォトマスクの製造方法
JP3946467B2 (ja) ドライエッチング方法
US10403516B2 (en) Etching characteristic estimation method, program, information processing apparatus, processing apparatus, designing method, and production method
JP2019153771A (ja) エッチング方法
JP2013115354A (ja) シミュレーション方法、シミュレーションプログラム、半導体製造装置
JP2010010404A (ja) 半導体製造方法及び半導体製造装置
JP2005328001A (ja) エッチング処理装置および処理方法