TWI258165B - Method for selectively removing material from the surface of a substrate, masking material for a wafer, and wafer with masking material - Google Patents

Method for selectively removing material from the surface of a substrate, masking material for a wafer, and wafer with masking material Download PDF

Info

Publication number
TWI258165B
TWI258165B TW092122386A TW92122386A TWI258165B TW I258165 B TWI258165 B TW I258165B TW 092122386 A TW092122386 A TW 092122386A TW 92122386 A TW92122386 A TW 92122386A TW I258165 B TWI258165 B TW I258165B
Authority
TW
Taiwan
Prior art keywords
etching
substrate
weight
mask
etching process
Prior art date
Application number
TW092122386A
Other languages
English (en)
Other versions
TW200414276A (en
Inventor
Martin Hausner
Original Assignee
Perkinelmer Optoelectronics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Perkinelmer Optoelectronics filed Critical Perkinelmer Optoelectronics
Publication of TW200414276A publication Critical patent/TW200414276A/zh
Application granted granted Critical
Publication of TWI258165B publication Critical patent/TWI258165B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00626—Processes for achieving a desired geometry not provided for in groups B81C1/00563 - B81C1/00619
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/0142—Processes for controlling etch progression not provided for in B81C2201/0136 - B81C2201/014

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Geometry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Description

1258165 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係關於基材，例如晶圓，之移除方法和遮罩材 料，以及帶有根據獨立項之前言的遮罩材料之基材或晶圓 【先前技術】 材質可藉由以下的步驟自基材表面選擇性移除，遮蓋 Φ 不欲移除之材質的表面區域並使餘留的部分曝光，再以蝕 刻劑除去各區域。接著可以未經遮蓋的區域爲主，自基材 逐步地移除材質。然而，這可能會關係到各種不同的問題 - 蝕刻劑不僅蝕刻曝光的表面區域，也蝕刻遮蓋的材質 。取決於持續曝光的時間，可使遮罩薄化或完全移除，接 著自實際上已受到保護的基材表面移除材質。 - 可能導致底蝕刻（underetching)，亦即由該遮罩底下 鲁 已經產生的深凹部側壁沿側向發生蝕刻，使得該遮罩層下 的邊緣具有纓狀（fringed)且不明的外觀。再者，最終深凹 部的側壁並非平滑的。 * 在基材上之單一深凹部及/或數個深凹部內的不均勻 蝕刻速率會造成不明確的深度。 - 藉由蝕刻移除材質之非爲所欲的再沈積。經蝕刻移除 的基材及/或遮罩材料可能會以非爲所欲的方式或在基材 上不適之處及/或蝕刻裝置沈積並導致無法使用的結果或 -4 - (2) 1258165 飩刻裝置作業時間不長。 - 當產生深的深凹部（深度T > 200 μηι)時，蝕刻速率可 能太低而無法產生經濟有效的結果。 蝕刻製程可等方性（亦即所有方向的效果都相等）或異 方性（亦即在空間中某方向的效果並其他方向的效果更好） 。溼式蝕刻爲一般等方性蝕刻製程，然而，由於該方法較 慢而無法用於蝕刻，例如在矽晶圓中之深的深凹部。乾式 蝕刻有較高的蝕刻速率（每單位時間的移除量）。在此情況 之下，於是產生蝕刻電漿（例如，SF6)並設置於欲蝕之處 以達到曝光的目的。關於這一點，亦知術語「電漿」表示 物質經局度離子化的狀態（非完全離子化）。就必須產生之 深的深凹部而言，使用乾式蝕刻指的就是DRIE(深反應離 子蝕刻）。在此，對於蝕刻製程的同質性和遮罩材料的耐 性有特殊要求。藉由ICP蝕刻可達到另一蝕刻速率的增加 。此方法中，藉由感應式電力偶合（ICP =感應式偶合電 漿）產生高度離子化的電漿。由於蝕刻速率如此高，所以 在與基材一起蝕刻而移除遮罩層之前，使用習知聚合物或 氧化物之遮罩層僅可得不良加涂丨朱度。另一方面，咸知要 使用包含或全爲金屬性材料，特別是鋁，組成（> 9 8重量 %)的遮罩層。即使在薄遮罩層的例子中也具有這樣的性質 ，該薄遮罩層具有在移除遮罩材料之前可產生深的深凹部 之耐性，在I c P蝕刻的情況中也是一樣。然而材質也自遮 罩層移除。該材質特別會累積在蝕刻裝置中，在支撐感應 式偶合之管子內部或上面。結果管子變成可金屬性地傳導 -5- (3) 1258165 而感應偶合，進而蝕刻速率最初惡化並終至崩潰。這導致 裝置的淸潔花費昂貴且耗時。 由U S 5 5 5 0 1，8 9 3得知的方法可避免遮罩層之底蝕刻 。簡而言之，此方法選擇性地（具有數秒的周期性）供應蝕 刻氣體和鈍性氣體至欲蝕刻的表面。利用適當的設計鈍性 氣體沈積物中的鈍化劑會沈積在深凹部的側壁上，致使蝕 刻氣體僅會蝕刻到該深凹部的底部，藉以避免底蝕刻並產 生接近垂直的壁。 φ 【發明內容】 本發明之目的在提供能以高蝕刻速率形成深的深凹部 之蝕刻製程。 此目的係藉由獨立項之特徵達到。附屬項係關於發明 之較佳具體例。 本發明係特別關於矽或鍺中或通常在半導體或適合充 當半導體基材的材質中的縱深圖案。以乾式蝕刻製程用於 φ 此目的。移除用的遮罩也同樣完全地或部分地以金屬材料 產生效果，較佳爲鋁或指定的合金。最後，要採取數個步 驟以防止同樣爲鈾刻所移除之遮罩材料（金屬）之再沈積。 在蝕刻製程期間最好將感應式電力（ICP)連結到蝕刻介質 。在此例中，使該基材與感應式偶合保持適當距離可防止 再沈積於敏感性裝置零件上。此距離可爲至少8，較佳爲 至少10，更佳爲至少13 cm。該距離也可爲該電漿原子之 平均自由徑長度的至少2倍，較佳爲至少3倍。欲產生的 -6- (4) 1258165 深凹部深度較佳爲至少8 Ο μηι，更佳爲至少1 5 Ο μηι，最 佳爲至少3 00 μηι。該深凹部的深度也可藉由蝕刻完全地 穿過該晶圓（或蝕刻達該晶圓之另一側的蝕刻阻擋層）。 【實施方式】 第1圖顯示蝕刻製程的普遍情況。8標識真空容器， 在蝕刻製程期間將真空容器抽成真空。蝕刻步驟期間產生 的壓力較佳爲低於5 Pa，更佳爲低於3 Pa。提供開口 8a 以插置其上含遮罩1之晶圓1 0，然後再移除該晶圓。將 含遮罩1之晶圓10置於略圖所示充當電容器的極板2a之 檯子上，該極板2a之相反極板2b係裝設於反應室8的頂 部。蝕刻步驟期間對該電容器施加較佳爲20至1 00 V之 直流電壓5和交流電壓6(例如13.56 MHz之頻率）。1 1標 識一方面導引蝕刻氣體，另一方面也適於導引鈍態氣體之 氣體入口，該氣體入口位於該電容器的極板2a、2b之間 。爲達此目的，裝備能選擇性地將一種氣體或其他氣體自 相對應的貯槽1 3和1 4供應至出口 1 1之流量控制器1 2。 藉由含少圈數之線圈3(圈數n<6，較佳爲< 4)使該 感應式電力偶合產生作用。此線圈係裝設於例如管狀基# 4上，該管狀基材4可由氧化鋁、氮化鋁、石英、硬質ί皮 璃、石英玻璃或此等材料之一或多種的混合物等介電材料 組成，並供有頻率爲例如同樣地13.56 MHz或一般4 至41 MHz之範圍且電力爲2至5 KW之交流電壓。蝕刻 速半較佳爲大於1 μ m / m i η，較佳爲大於2 μ m / m i η。 -Ί - (5) 1258165 基材4可直接坐落於該電容器的電極2b上或底下。 可裝備數個成串排列而使北極和南極交錯的永久磁鐵。數 個永久磁鐵（未圖示）可依較佳爲規則的間隔裝設於周圍且 較佳也在基材4的外側。由永久磁鐵所產生之磁場的磁極 可依基材4的軸向隔開。該永久磁鐵可依基材4的軸向或 氣體流動方向拉長並延伸。在此例中，磁鐵可以選擇性地 反向平行（N-S，接著S-N，再N-S，·....）排列分布於周圍 。永久磁鐵的作用在於保持使對於離子和電子的感應效應 更爲均勻並降低晶圓上的電子溫度之絕對値。 9標識在真空容器內部的其他零件，例如自動處理機 等。以控制器1 5控制個別零件。在作業期間用以將容器 抽成真空的泵未圖示。 晶圓1 0的遮罩1包括金屬材料或合金，較佳爲含鋁 的合金，或完全由鋁組成的合金（> 9 8重量％)。欲蝕刻的 表面與線圈支架4的下緣或線圈3本身之間的距離A爲 至少8 c m，較佳爲至少1 〇 c m，更佳爲至少1 2 c m或蝕刻 微粒（etch atom)之平均自由徑長度之至少兩倍，較佳爲蝕 刻微粒之平均自由徑長度之至少三倍。這可確定同樣由蝕 刻移除的鋁不會再沈積在線圈支架4的內壁上。結果，該 線圈支架4不會變成傳導性且不會妨礙偶合磁場。 換成鋁或與鋁一起，該遮罩也可包含充當主要成分（〉 90重量％，較佳爲> 96重量％)的Cr或Ni或Pt或Au或 F e。也可使用鋁或鎳合金，例如A】C u、A】S i、A 1 丁 i、
NiFe、NiCr，或者也可使用鉻合金CuAu。特別是可將以 (6) 1258165 下的合金想成爲遮罩材料：
AlNiFe ’例如1 1至丨3 A：l、2 1至23 Ni、剩餘部分 Fe ， 「 AINi 090 !， AINiFe，例如1 3至1 5 A卜27至29 Νι、剩餘部分 Fe， 「AINi 1 20」，
AlNiCo，例如 13 至 15 Al、19 至 21 Ni、14 至 16 Co 、>lCuTi，剩餘部分較佳爲Fe, 「AlNiCol60」，
AlNiCo，例如 11 至 13 Al、18 至 20Ni、14 至 16 Co 、3至5Cu，剩餘部分較佳爲Fe， 「AlNiCol90」，
AlCii，例如0·5至2 Cu，剩餘部分爲A1， A1 S i，例如0 · 5至2 S i，剩餘部分爲A1， A1T i，例如最多爲3，較佳最多爲1 · 5 T i，剩餘部分 爲A1，
NiFe，例如35至37 Ni，剩餘部分爲Fe， 「Hyperm 3 6 Μ」，
NiFe，例如49至51 Ni，剩餘部分爲Fe， 「Hyperm 52」，
NiCr，例如78至82 Ni，剩餘部分爲Cr，
CrAu，例如45至55 Cr，剩餘部分爲Au 上述無因次値係以重量％或體積％表示。所指的範圍 之各別平均値皆爲特別的範圍。 第2圖藉由圖式及放大的方式顯示晶圓1 0的截面圖 示。以遮罩1覆蓋晶圓10。遮罩1包含金屬或合金或含 金屬或完全由金屬組成之複合材料。該合金可包含至少 -9 - (7) 1258165 90重量％金屬或鋁。25標識已經蝕刻至晶圓中達特定深 度之已成形的深凹部。該深度在此稱爲T。晶圓的厚度D 可爲數百μηι且分布於例如，150 μηι至600 μιη之範圍內 。遮罩層1之高度Η係小於1 μηι，較佳爲小於5 0 0 nm。 該側壁可製成大約垂直地。相對於底部，該側壁的角度α 或所有側壁的角度可介於8 5。至9 5。之間。必要時也可小 於90°。在此例中，深凹部會向下變得寬廣而使深凹部之 間留下向下漸薄的間隔壁。這可能有所助益，例如，無論 φ 何時材質要以蝕刻穿孔及感測器的熱絕緣支撐物用的薄膜 必須以深凹部2 5之間的分脊固定。 在ICP依要求深度蝕刻至晶圓內時，可輪流供應鈾刻 和鈍態氣體。這可藉由流量控制器1 2產生作用，視需要 以優異的控制器1 5進行。由蝕刻氣體貯槽1 3和鈍態氣體 貯槽1 4供應氣體。個別的相可分別進行數秒（特別是分別 少於1 0 s，較佳爲少於6 s)並直接切換。抽氣可持續地進 行。 · 第3圖以圖式的方法顯示晶圓截面的頂視圖。所示爲 深凹部的重覆圖案，個別圖案沿著行3 5和列34排列。虛 線僅作爲視覺化目的而非實際存在。各個圖案皆供有不同 的深凹部3 1、3 2和3 3。各深凹部對應至覆蓋晶圓其餘表 面之遮罩3 6中刪除的部分，而該遮罩3 6較佳爲完全地且 較佳又蓋滿晶圓1 0的（垂直）圓周側。以此方法，可以一 生產步驟同時在晶圓上產生多個相同種類的深凹部圖案， 形成深凹部之後各個深凹部各自分開。欲蝕刻的面積可爲 « 1G- (8) 1258165 基材表面之至少8 %，較佳爲至少2 Ο %，最佳爲多於3 5 % 。該基材本質上可爲，例如，實質上呈圓形的，且具有至 少1 0 cm直徑，較佳爲至少1 5 cm的盤狀晶圓。該晶圓本 質上可包含矽或完全由矽組成。較佳爲結晶矽。 第4圖顯示普遍當基材或晶圓1 0經由蝕刻穿孔時的 情況。此圖形顯示晶圓已經幾乎完全由下而下完全受到蝕 刻而穿透的情況。其他的基材表面（第4圖的底面）上，在 蝕刻步驟之前先在孔洞的區域供有蝕刻阻擋層4 8的具體 之物，將薄膜49施於該蝕刻阻擋層48，接著（或者也可 同時）可在薄膜49上形成欲保持熱絕緣的電子零件47。 上述蝕刻步驟的結果較可能爲在深凹部25的中間材質已 受到蝕刻而穿透到具有較平滑表面43的蝕刻阻擋層48， 而邊緣則仍然包含具基材材料的區域42，該區域42具有 較粗糙的表面。有時候由於遮罩粒子1 ’再沈積，可能會 形成針狀物4 4。 如第4圖所示的情況可由深度感測器45、46檢測。 可能爲例如光源，特別是較佳爲將射線射至深凹部2 5之 截面尺寸Q(直徑或邊緣長度）中間（離邊緣處距離> 20%， 較佳爲〉40%)之雷射光源45。感測器46可分析反射光。 該圖形中，將光徑長度劃成虛線。只要雷射光爲仍欲經由 蝕刻移除之基材的較粗糙表面（如圖示編號42)所反射，反 射光將較不具方向性而使感測器4 6接收到的反射光較弱 。然而，若蝕刻阻擋層4 8的曝光經常由深凹部2 5的中間 開始，來自接下來的較平滑表面4 3之反射光就更多且更 > 11 - 1258165 ⑼ 的 /L 4 到 器收 測接 感此 強由 增， 匕匕 兌 厶目 而來 性例 向舉 方 具 度 強 的 到 收 接 閾 與 可 度 強 之 線 光 的 射 反 値相比對。也可檢視相對於閾値的一次導數（接收訊號的 變化）。一次導數可以離散時間的方法生成。一般而言， 可藉由分析反射光而測量深度。 當蝕刻阻擋層48已經部分曝光時，就可使用另一蝕 刻製程，較佳用等方性蝕刻製程除去蝕刻阻擋層4 8，另 一方面，並藉由蝕刻邊緣部分42和針狀物44中的材質而 移除。這也可藉由ICP來進行。然而，也可提高氣體壓力 及/或降低施加的偏壓。當壓力升高時，自由徑長度會降 低且離子本身的移動方向不會全由施加的導向電壓場之場 線訂定方向，以蝕刻製程會變得更具等方性。降低所施加 的導向電壓也可產生相似的過程或更具等向性的蝕刻製程 〇 在此第二蝕刻步驟之後，最後也可使用第三蝕刻步驟 ，其中所施加的偏壓較佳爲零。此外可於乾式條件及/或 利用感應式電力偶合電漿再一次進行蝕刻。此第三鈾刻步 驟較佳爲等方性的。 蝕刻製程終結之後，遮罩1就被移除。這可藉由移除 遮罩上的鈍化劑殘餘物（聚合物殘餘物）而進行之溼式触刻 完成。追可耢由，例如，氧電發完成。遮罩本身可藉由 丁 M A Η (氫氧化四甲銨，較佳爲水溶液-T M A H W)而移除。 必須移除材質的基材較佳爲圓形的、結晶的晶圓，該 晶圓具有至少]0之直徑，較佳爲1 5 c m。 -12 - (10) 1258165 遮罩材料以包含鋁充當其主要成分（含量> 90重量％ ，較佳爲> 9 5重量％)爲佳。此外，可藉由合金化添加另 一元素，例如銅（含量介於0 · 5和2重量％之間，較佳爲低 於1重量％)及/或矽（含量介於0.5和2重量％之間）及/或 鈦（含量低於3重量％，較佳爲低於1 . 5重量％)。咸認爲此 遮罩材料係本發明獨立的部分。又認爲完全或部分爲此遮 罩材料所覆蓋的晶圓爲本發明的獨立部分。 本發明通常可用於微機械器中的基材之深圖案化，例 如以可移動之質譜儀或必須保持於熱絕緣狀態之IR感測 器製造加工感測器。 【圖式簡單說明】 本發明的個別具體例係參照各圖式加以說明如下，其 中： 第1圖顯示鈾刻製程中普遍情況的側面圖示， 第2圖顯示經部分蝕刻晶圓的截面圖， 第3圖顯示經遮蓋晶圓（截面）的頂視圖，以及 第4圖顯示該晶圓以蝕刻穿孔時普遍的情況。 元件對照表 α 側壁角度 A 距離 D 晶圓厚度 E 距離 -13— (11)1258165 Η 遮 罩 層 的 局 度 Q 截 面 尺 寸 τ 深 度 1 遮 罩 1 7 遮 罩 粒 子 2 a 極 板 2b 相 對 極 板 3 線 圈 4 線 圈 支 架 5 直 流 電 壓 6 交 流 電 壓 7 交 流 電 壓 8 真 空 容 器 8 a 開 □ 9 零 件 10 晶 圓 11 氣 體 入 □ 12 流 量 控 制 器 13 蝕 刻 氣 體 貯 槽 14 鈍 態 氣 體 貯 槽 15 控 制 器 2 1 材 質 22 間 隔 壁 2 5 深 凹 部
-14 - (12)1258165 26 側壁 27 底部 3 1 深凹 3 2 深凹 3 3 深凹 3 4 列 3 5 行 3 6 遮罩 4 1 鈍化 42 具基 43 較平 44 針狀 45 深度 46 深度 47 電子 48 蝕刻 49 薄膜 部 部 部
劑殘餘物 材材料的區域 滑的表面 物 感測器 感測器 零件 阻擋層
-15 -

Claims (1)

  1. (1) 1258165 拾、申請專利範圍 1. 一種自含矽基材表面選擇性移除材質以形成深凹部 之方法，其包含以下的步驟·· -根據所需的選擇性移除將遮罩施加於基材表面上， -對該基材進行乾式蝕刻，以及 -在乾式蝕刻期間將電力感應偶合至該蝕刻介質中， 其特徵爲使用金屬，較佳爲鋁，形成該遮罩，並使該 基材與感應式偶合之間保持電漿微粒的平均自由徑長度之 $ 至少兩倍，較佳爲至少三倍的距離，或至少8 cm的距離 〇 2 ·如申請專利範圍第1項之方法，其中該基材與感應 式偶合之間保持至少1 0 cm的距離。 3 ·如申請專利範圍第1項之方法，其中鈾刻期間該壓 力係低於5 Pa，較佳爲低於3 Pa。 4 ·如申請專利範圍第1項之方法，其中對於該深凹部 的側壁以蝕刻步驟與鈍化步驟輪流進行。 鲁 5 ·如申請專利範圍第1項之方法，其中材質係經移除 達到至少80 μηα之深度，較佳爲至少300 μιη。 6 ·如申請專利範圍第1項之方法，其中材質係經移除 邃到該基材另一側。 7.如申請專利範圍第i項之方法，其中所形成爲具有 小於1 .5 μηι之厚度的遮罩，較佳爲小於〇.6 μιη。 8 .如申請專利範圍第1項之方法，其中該基材係遮蓋 到邊緣。 -16- (2) 1258165 9 .如申請專利範圍第1項之方法，其中在施加該遮罩 時，將金屬，較佳爲鋁，氣相沈積或濺鍍在該遮罩上。 1 0 ·如申請專利範圍第1項之方法，其中在施加該遮 罩時，根據所需的選擇性移除對金屬層進行蝕刻。 1 1 ·如申請專利範圍第1項之方法，其中所用的金屬 包含至少9 0重量％的A1。 1 2 ·如申請專利範圍第1項之方法，其中依深度方向 反覆地測定蝕刻位置（T)，達到特定位置時，使蝕刻結束 | 或進行第二餓刻製程，該第二餘刻製程與前述蝕刻製程在 定性上不相同或利用與前述蝕刻製程不相同的操作參數繼 續進行。 1 3 .如申請專利範圍第1項之方法，其中該深度係藉 由雷射光測定’經底部反射之後分析該雷射光的性質，特 別是有關於檢測訊號的一次導數。 1 4 .如申請專利範圍第1 2或1 3項之方法，其中該第 二蝕刻製程係於乾式條件下利用感應式電力偶合電漿進行 鲁 ，氣壓較高及/或施加偏壓較低。 1 5 .如申請專利範圍第1 2或1 3項之方法，其中在第 二蝕刻製程之後使用第三蝕刻製程，該第三蝕刻製程與前 述蝕刻製程在定性上不相同或利用與前述蝕刻製程不相同 的操作參數繼續進行。 1 6 .如申請專利範圍第1 5項之方法，其中在第三蝕刻 製程中以乾式且等方的條件，且較佳爲利用感應式電力偶 合電漿進行蝕刻，其中所施加的偏壓可爲〇。 -17 - (3) 1258165 1 7 ·如申請專利範圍第1項之方法，其中在移除遮罩 之前，較佳爲藉由溼式蝕刻對該遮罩上的聚合物殘餘物進 行焚化步驟。 1 8 ·如申請專利範圍第1 7項之方法，其中藉由氧電漿 完成焚化。 1 9 ·如申請專利範圍第丨7或1 8項之方法，其中該焚 化接在氫氧化四甲銨處理之後進行。 2 0 ·如申請專利範圍第1項之方法，其具有以下之一 或多個特徵： -自多於8 %的基材表面，較佳爲多於2 0 %的基材表 面移除材質， •該基材爲具有至少10 cm之直徑，較佳爲至少15 cm之直徑的盤狀晶圓。 2 1 ·—種鋁或具有至少90重量％的A1之鋁合金或具有 至少9 0重量％的A1之複合材料之用途，鋁或具有至少9 〇 重:Μ %的A1之錦合金或具有至少90重量。/〇的A1之複合材 料係充當基材用的遮罩材料，該基材係以乾式條件用感應 式電力偶合電漿蝕刻得很深。 22·—種遮蓋欲蝕刻之晶圓用的遮罩材料，該遮罩材 料包含鋁，其特徵爲： 銘含厘係局於90重量％，較佳爲局於95重量％’以 及 摻有介於0.5和2重量％之間的銅含量，較佳爲低於 】重量％的銅含量，及/或介於0.5和2重量％之間的ί夕含 (4) 1258165 量及/或介於0.2重量％和3重量％之間的鈦含量，較佳爲 低於1 . 5重量％的鈦含量。 23. —種具有遮罩層之晶圓，該遮罩層含有如申請專 利範圍第22項之遮罩材料。
    -19-
TW092122386A 2002-08-14 2003-08-14 Method for selectively removing material from the surface of a substrate, masking material for a wafer, and wafer with masking material TWI258165B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10237249.7A DE10237249B4 (de) 2002-08-14 2002-08-14 Verfahren zum selektiven Abtragen von Material aus der Oberfläche eines Substrats

Publications (2)

Publication Number Publication Date
TW200414276A TW200414276A (en) 2004-08-01
TWI258165B true TWI258165B (en) 2006-07-11

Family

ID=31197012

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092122386A TWI258165B (en) 2002-08-14 2003-08-14 Method for selectively removing material from the surface of a substrate, masking material for a wafer, and wafer with masking material

Country Status (9)

Country Link
US (1) US8652343B2 (zh)
EP (1) EP1532671A2 (zh)
JP (1) JP4459053B2 (zh)
KR (1) KR100805993B1 (zh)
CN (1) CN100423209C (zh)
AU (1) AU2003258615A1 (zh)
DE (1) DE10237249B4 (zh)
TW (1) TWI258165B (zh)
WO (1) WO2004017361A2 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103550A (ja) * 2005-10-03 2007-04-19 Fuji Electric Fa Components & Systems Co Ltd プラズマエッチング加工方法
JP2010003915A (ja) * 2008-06-20 2010-01-07 Mitsubishi Electric Corp エッチング装置及び半導体装置の製造方法
US8772133B2 (en) * 2012-06-11 2014-07-08 Infineon Technologies Ag Utilization of a metallization scheme as an etching mask
JP2014045138A (ja) * 2012-08-28 2014-03-13 Toshiba Corp トレンチ形成方法及び半導体装置の製造方法
US9001463B2 (en) 2012-08-31 2015-04-07 International Business Machines Corporaton Magnetic recording head having protected reader sensors and near zero recessed write poles
US9349395B2 (en) 2012-08-31 2016-05-24 International Business Machines Corporation System and method for differential etching

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091047A (en) * 1986-09-11 1992-02-25 National Semiconductor Corp. Plasma etching using a bilayer mask
JPH0727890B2 (ja) * 1986-09-19 1995-03-29 日本電気株式会社 ドライエツチング方法
US5382315A (en) * 1991-02-11 1995-01-17 Microelectronics And Computer Technology Corporation Method of forming etch mask using particle beam deposition
JPH0521395A (ja) * 1991-07-10 1993-01-29 Fujitsu Ltd エツチング終点の検出方法
JP3178123B2 (ja) * 1992-02-25 2001-06-18 富士電機株式会社 櫛歯式アクチュエータの製造方法
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JP3351028B2 (ja) * 1993-06-22 2002-11-25 カシオ計算機株式会社 アルミ系金属膜のパターニング方法
JPH07115209A (ja) * 1993-10-18 1995-05-02 Omron Corp 半導体圧力センサ及びその製造方法並びに触覚センサ
US5599743A (en) * 1994-04-07 1997-02-04 Matsushita Electronics Corporation Method of manufacturing a semiconductor device
DE4420962C2 (de) * 1994-06-16 1998-09-17 Bosch Gmbh Robert Verfahren zur Bearbeitung von Silizium
JPH08148468A (ja) * 1994-11-18 1996-06-07 Matsushita Electric Ind Co Ltd エッチング方法
US6270617B1 (en) * 1995-02-15 2001-08-07 Applied Materials, Inc. RF plasma reactor with hybrid conductor and multi-radius dome ceiling
JP2924723B2 (ja) * 1995-08-16 1999-07-26 日本電気株式会社 ドライエッチング方法
TW279240B (en) * 1995-08-30 1996-06-21 Applied Materials Inc Parallel-plate icp source/rf bias electrode head
KR100205098B1 (ko) * 1996-04-25 1999-06-15 김영환 플라즈마 식각 장치
JP3755776B2 (ja) * 1996-07-11 2006-03-15 東京応化工業株式会社 リソグラフィー用リンス液組成物及びそれを用いた基板の処理方法
DE19641288A1 (de) * 1996-10-07 1998-04-09 Bosch Gmbh Robert Verfahren zum anisotropen Plasmaätzen verschiedener Substrate
CA2193905A1 (en) * 1996-12-24 1998-06-24 Luc Ouellet Integrated processing for an etch module
JPH10261713A (ja) 1997-03-19 1998-09-29 Sony Corp 半導体装置の製造方法
US6071372A (en) * 1997-06-05 2000-06-06 Applied Materials, Inc. RF plasma etch reactor with internal inductive coil antenna and electrically conductive chamber walls
US6010603A (en) * 1997-07-09 2000-01-04 Applied Materials, Inc. Patterned copper etch for micron and submicron features, using enhanced physical bombardment
DE19736370C2 (de) * 1997-08-21 2001-12-06 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silizium
US6023038A (en) * 1997-09-16 2000-02-08 Applied Materials, Inc. Resistive heating of powered coil to reduce transient heating/start up effects multiple loadlock system
US6273022B1 (en) * 1998-03-14 2001-08-14 Applied Materials, Inc. Distributed inductively-coupled plasma source
JP3066007B2 (ja) * 1998-06-24 2000-07-17 株式会社日立製作所 プラズマ処理装置およびプラズマ処理方法
US6492190B2 (en) * 1998-10-05 2002-12-10 Sony Corporation Method of producing electrooptical device and method of producing driving substrate for driving electrooptical device
JP2000124564A (ja) * 1998-10-12 2000-04-28 Matsushita Commun Ind Co Ltd 回路基板及びその作製方法
US6238528B1 (en) * 1998-10-13 2001-05-29 Applied Materials, Inc. Plasma density modulator for improved plasma density uniformity and thickness uniformity in an ionized metal plasma source
DE19900179C1 (de) * 1999-01-07 2000-02-24 Bosch Gmbh Robert Plasmaätzanlage
US6333263B1 (en) * 1999-04-02 2001-12-25 Advanced Micro Devices, Inc. Method of reducing stress corrosion induced voiding of patterned metal layers
DE19927806A1 (de) * 1999-06-18 2001-01-04 Bosch Gmbh Robert Vorrichtung und Verfahren zum Hochratenätzen eines Substrates mit einer Plasmaätzanlage und Vorrichtung und Verfahren zum Zünden eines Plasmas und Hochregeln oder Pulsen der Plasmaleistung
DE19933842A1 (de) * 1999-07-20 2001-02-01 Bosch Gmbh Robert Vorrichtung und Verfahren zum Ätzen eines Substrates mittels eines induktiv gekoppelten Plasmas
JP4567828B2 (ja) * 1999-09-14 2010-10-20 東京エレクトロン株式会社 終点検出方法
US6458615B1 (en) * 1999-09-30 2002-10-01 Carnegie Mellon University Method of fabricating micromachined structures and devices formed therefrom
US6491835B1 (en) * 1999-12-20 2002-12-10 Applied Materials, Inc. Metal mask etching of silicon
JP5047423B2 (ja) 2000-03-31 2012-10-10 ラム リサーチ コーポレーション 誘導結合型プラズマエッチング装置
US20030087488A1 (en) * 2001-11-07 2003-05-08 Tokyo Electron Limited Inductively coupled plasma source for improved process uniformity
US6821901B2 (en) * 2002-02-28 2004-11-23 Seung-Jin Song Method of through-etching substrate

Also Published As

Publication number Publication date
DE10237249A1 (de) 2004-03-04
CN1675749A (zh) 2005-09-28
AU2003258615A1 (en) 2004-03-03
AU2003258615A8 (en) 2004-03-03
TW200414276A (en) 2004-08-01
CN100423209C (zh) 2008-10-01
US20060027532A1 (en) 2006-02-09
EP1532671A2 (de) 2005-05-25
KR20050033071A (ko) 2005-04-08
JP4459053B2 (ja) 2010-04-28
KR100805993B1 (ko) 2008-02-26
JP2005536051A (ja) 2005-11-24
US8652343B2 (en) 2014-02-18
WO2004017361A3 (de) 2004-07-15
WO2004017361A2 (de) 2004-02-26
DE10237249B4 (de) 2014-12-18

Similar Documents

Publication Publication Date Title
JP5674663B2 (ja) スルー基板ビアの側壁及び他の深堀りエッチングされた構造を平滑化するためのポストエッチング反応性プラズマミーリング
JP4638499B2 (ja) インクジェットプリンタヘッド集積回路を製造する方法
US9224615B2 (en) Noble gas bombardment to reduce scallops in bosch etching
Tian et al. Comparison of Cl 2 and F-based dry etching for high aspect ratio Si microstructures etched with an inductively coupled plasma source
JPH06295886A (ja) 塩化水素、塩素含有エッチャントおよび窒素を使用するアルミニウムおよびその合金のエッチング方法
JPH0758079A (ja) キセノンを用いたプラズマエッチング
JPWO2009020129A1 (ja) プラズマ処理方法及びプラズマ処理装置
KR102326635B1 (ko) 플라즈마 처리 장치의 클리닝 방법
JP2002513207A (ja) 低ｋ誘電体層をエッチングする方法
US9576773B2 (en) Method for etching deep, high-aspect ratio features into glass, fused silica, and quartz materials
TWI258165B (en) Method for selectively removing material from the surface of a substrate, masking material for a wafer, and wafer with masking material
JP4961205B2 (ja) 放射線センサ、ウエハ、センサモジュールおよび放射線センサの製造方法
TW200824041A (en) Method and apparatus of forming film, and recording medium
TW201921489A (zh) 用於自對準多重圖案化之選擇性氧化物蝕刻方法
Kok et al. Investigation of in situ trench etching process and Bosch process for fabricating high-aspect-ratio beams for microelectromechanical systems
KR20090025518A (ko) 웨이퍼 식각 방법
Shul et al. Selective deep-Si-trench etching with dimensional control
Hu et al. Inductively coupled plasma etching of bulk molybdenum
JP4077939B2 (ja) 反応性イオンエッチング方法及び装置
TW201829835A (zh) 被處理體之處理方法
Subasinghe et al. High aspect ratio plasma etching of bulk lead zirconate titanate
JP2917993B1 (ja) ドライエッチング方法
JPH0458176B2 (zh)
Shank et al. Fabrication of high aspect ratio structures for microchannel plates
KR20180120118A (ko) 유황 및/또는 탄소계 화학물을 사용하는 유기막의 주기적 플라즈마 에칭 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees