JP4459053B2 - 基板表面から材料を選択的に除去する方法 - Google Patents

基板表面から材料を選択的に除去する方法 Download PDF

Info

Publication number
JP4459053B2
JP4459053B2 JP2004528502A JP2004528502A JP4459053B2 JP 4459053 B2 JP4459053 B2 JP 4459053B2 JP 2004528502 A JP2004528502 A JP 2004528502A JP 2004528502 A JP2004528502 A JP 2004528502A JP 4459053 B2 JP4459053 B2 JP 4459053B2
Authority
JP
Japan
Prior art keywords
etching
substrate
coating
etching process
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004528502A
Other languages
English (en)
Other versions
JP2005536051A (ja
Inventor
ハウスナー、マーティン
Original Assignee
ペルキンエルメル オプトエレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンデイトゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ペルキンエルメル オプトエレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンデイトゲゼルシャフト filed Critical ペルキンエルメル オプトエレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンデイトゲゼルシャフト
Publication of JP2005536051A publication Critical patent/JP2005536051A/ja
Application granted granted Critical
Publication of JP4459053B2 publication Critical patent/JP4459053B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00626Processes for achieving a desired geometry not provided for in groups B81C1/00563 - B81C1/00619
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0132Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0135Controlling etch progression
    • B81C2201/0142Processes for controlling etch progression not provided for in B81C2201/0136 - B81C2201/014

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Description

本発明は、除去方法および、例えばウエハーおよび基板または独立請求項の前段によるマスキング(被覆)材料のようなものを伴うウエハーなどの基板用のマスキング(被覆)材料に関する。
材料を取り除くべきでない表面領域を被覆し、残りの被覆されていない領域を腐蝕液に曝すことで基板表面から選択的に材料を除去できる。非被覆領域に基づき、材料は深さ方向に基板から除去できる。しかしながら、これには種々の問題を含んでいる:
−腐蝕液は露出表面領域のみならず被覆材料も腐蝕する。暴露期間により被覆は薄くなるか完全に除去され、本来は保護されねばならない基板表面からの材料除去が続いて起こる。
−不完全エッチングが起こりうる、即ち、マスク(被覆)の下の側面に既にできている溝の側壁から当該被覆下の側面に沿って起こるので、被覆層下の末端が縁を持ち不明確な外観を有する。更に、出来上がった溝の壁は滑らかではない。
−基板上の単一溝内および/または数個の溝に亘る非均一エッチング速度が不明確な深さを生じる。
−エッチングで除去した材料の望ましくない再堆積。エッチングで除去した基板および/または被覆材料が望ましくない様式または当該基板の望ましくない部位および/またはエッチング装置に沈着しがちで、使用に適さない結果を招くかエッチング装置がもう操作できないようになる。
−深溝(深さT>200μm)を作る際に、当該エッチング速度が遅すぎて経済的に効率的な結果が得られないことがありうる。
エッチングプロセスは等方性(即ち、全ての方向に同じ効果を有する)または異方性(即ち、空間のある方向で空間の他の方向より良い効果を有する)でありうる。湿式エッチングは通常等方性エッチングプロセスであるが、それは比較的遅く、例えばシリコンウエハーで深溝をエッチングする場合には使用できない。乾式エッチングはより高速のエッチング速度を有する(単位時間当たりの除去)。この場合、エッチングプラズマ(例えば、SF)を作成し、暴露のためにエッチングする部位の上に設置する。これに関し、用語“プラズマ”は高度に物質がイオン化された状態(完全にはイオン化されていない)を意味するとも理解される。これはまたRIE(反応性イオンエッチング)とも言われる。深溝を作らなければならない場合、乾式エッチングを採用するとこれはDRIE(深反応性イオンエッチング)と言われる。この際に、エッチングプロセスの均一性および被覆材料の抵抗性に関して特別に要求がなされる。当該エッチング速度についての他の促進はICPエッチング方法により達成できる。この方法では誘導電力結合(ICP=誘導結合プラズマ)で高度にイオン化したプラズマが作り出される。当該エッチング速度は相当早いので従来の被膜層の高分子類または酸化物類を使用すると、基板と共に当該被覆層をエッチングで除去する前では貧弱な溝深さだけが作成される。
一方では金属材料含有または全てが金属製(>98重量%)、特にアルミニウムでできた被覆層を使用することが知られている。これらは薄い被覆層を有する場合でさえも、またICPエッチングの場合でも、その抵抗性は当該被膜層を除去しなくても深溝が作成できるような性質である。それにもかかわらず、材料は同じように当該被膜層からエッチングで除去される。エッチングで除去されたものはとりわけエッチング装置に堆積しやすく、誘導結合を支える管の中または上に見出される。結果として、当該管は金属的導電性となり、誘導結合および当該エッチング速度は初期に低下し、最後には衰えを示す。これにより高くついて時間のかかる当該装置の洗浄が必要となる。
当該被覆層の不完全エッチングは米国特許第5,501,893号で知られるような方法で避けることができる。簡単に言うと、この方法ではエッチングされる表面に交互(数秒の周期で)にエッチング用ガスおよび不活性化ガスを供給する。適切なレイアウトにすると当該不活性化ガス中の不活性化剤が溝の側壁に堆積するので、当該エッチングガスは当該溝の底のエッチングのみを行い、不完全エッチングが避けられ殆ど垂直な壁面を作成する。
本発明の目的は高速エッチングで深溝の作成を可能とするエッチング方法を提供することである。
この目的は独立請求項の要点にて達成される。従属項は本発明の好ましい実施形態に関する。
本発明は特にシリコンまたはゲルマニウム或いは半導体或いは半導体基板として適切な材料における深さのパターン化に関する。この目的には乾式エッチング法が使用される。当該除去に対するマスキング(被覆)は金属材料、好ましくはアルミニウムまたは特定の合金によっても完全或いは部分的に達成される。最後に、エッチングにより同様に除去される被覆材料(金属)の、特にエッチング装置への再堆積を防ぐ工程が行われる。エッチングプロセスにおいてエッチング媒質に誘導電力を結合(ICP)させるのが好ましい。この場合、傷つきやすい装置構成部品への再沈積は、基板を誘導結合から適切な距離に保つことで防止できる。この距離は少なくとも8cm、好ましくは少なくとも10cm、より好ましくは少なくとも13cmであるのがよい。この距離は同様にプラズマ原子の平均自由行程の少なくとも2倍、好ましくは少なくとも3倍であるのがよい。作成する溝の深さは好ましくは少なくとも80μm、より好ましくは少なくとも150μm、最も好ましくは少なくとも300μmである。エッチングで当該ウエハーを完全に突き抜けることも可能である(または当該ウエハーの他の面上にあるエッチング停止層までエッチングする)。
本発明の個々の実施形態につき図を参照して下に記載した。
図1はエッチングプロセスにおいて最も一般的な状態を示す。8はエッチングプロセスの間、排気される真空容器を示している。当該エッチング工程における圧力は好ましくは5Paより低く、より好ましくは3Paより低い。開口部8aは、被覆1をその上に有するウエハー10を挿入したり、再度取り出したりすることができるように設けてある。当該被覆1を伴ったウエハー10はキャパシタのプレート2aとして図式で示した台の上に置かれていて、その反対側のプレート2bはチャンバー8の最上部分に備え付けられている。当該エッチング工程の間、好ましくは20〜100Vの直流電圧5および交流電圧6(周波数、例えば13.56MHz)が当該キャパシタに印加される。11はガス入口を示し、キャパシタのプレート2a、2bの間に一方ではエッチング用ガスを、他方ではしかるべき不活性化ガスも導入する。この目的のために、流量調節器12を設置し、これで1種のガスまたは他のガスにつき対応する貯蔵タンクから交互に出口11へ供給する。
当該誘導電力結合はある数の巻き(巻き数n<6、好ましくは<4)を有するコイル3によってもたらされる。このコイルは、酸化アルミニウム、窒化アルミニウム、石英、硬質ガラス、石英ガラスまたはこれら材料が1種以上混合したような誘電体材料からなるような環状基板4に取り付けられ、例えば同じように13.56MHz、または一般的に4MHzから41MHzの周波数で、2〜5Kwの電力を有する交流電圧が供給される。当該エッチング速度は好ましくは1μm/分より大で、好ましくは2μm/分より大である。
当該基板4は当該キャパシタのプレート2bの上または下に直接位置させるのがよい。幾つかの永久磁石を備え、それらは北極と南極が交互になるように直列に配置するのがよい。幾つかの永久磁石(示していない)は好ましくは規則的な間隔で円周に、好ましくは基板4の外側に備え付けるのがよい。当該永久磁石で生じる磁場の極は当該基板4の軸方向に間隔をあけることができる。当該永久磁石は引き伸ばすことができ、当該基板4の軸方向またはガス流の方向に伸びる。この場合、当該磁石は交互に逆行性配置(N−S、それからS−N、および再びN−S,・・・)で円周に分布させることができる。当該永久磁石の働きはイオン類および電子に誘導効果を与えてより均一とし、当該ウエハー上の電子温度の絶対値を低下させることである。
9は真空容器8の内部の部品、例えば自動処理器械などを更に示す。制御器15は個々の部品を制御する。操作において当該容器を脱気するポンプは示していない。
ウエハー10の被覆1は金属性材料または合金で、好ましくはアルミニウムを含有、または完全にそれからなる(>98重量%)。エッチングされる表面と当該コイル補強材4或いは当該コイル3それ自体の間隔Aは少なくとも8cm、好ましくは少なくとも10cm,より好ましくは12cmまたはエッチング用ガスの平均自由行程の少なくとも2倍、好ましくはその平均自由行程の少なくとも3倍である。これによりエッチングで同様に除去されるアルミニウムがコイル補強材4の内壁に再沈着しないことを確実にする。その結果、後者は導電性でなくなり、結合磁場を阻害することがない。
アルミニウムの代わりまたはアルミニウムと共に、当該被覆は主なる成分としてクロムまたニッケルまたは白金または金または鉄も含む(>90重量%、好ましくは>96重量%)。例えばAlCu、AlSi、AlTi、NiFe、NiCrのようなアルミニウムまたはニッケルの合金或いはクロム合金であるCrAuも使用できる。特に以下の合金は被覆材料として考えられる:
AlNiFe、例えば11から13 Al、21〜23 Ni、残り Fe、“AlNi090”、
AlNiFe、例えば13〜15 Al、27〜29 Ni、残り Fe、“AlNi 120”、
AlNiCo、例えば9〜11 Al、19〜21 Ni、14〜16 Co、>1 CuTi、残り 好ましくはFe、“AlNiCo 160”、
AlNiCo、例えば11〜13 Al、18〜20 Ni、14〜16 Co、3〜5 Cu、残り 好ましくはFe、“AlNiCo 190”、
AlCu、例えば0.5〜2 Cu、残り Al、
AlSi、例えば0.5〜2 Si、残り Al、
AlTi、例えば最大3、好ましく最大1.5 Ti、残り Al、
NiFe、例えば35〜37 Ni、残り Fe、“Hyperm 36 M”、
NiFe、例えば49〜51 Ni、残り Fe、“Hyperm 52”、
NiCr、例えば78〜82 Ni、残り Cr、
CrAu、例えば45〜55 Cr、残り Au。
上の次元なしの数字は重量%または容量%を示す。示した範囲の各平均値が特に好ましい。
図2はウエハーの断面を図および拡大した形で示す。ウエハー10は被覆1で覆われている。被覆1は金属または合金または金属を含有する複合材料を含有するか、それらで全部が成り立つ。好ましい材料はアルミニウムまたはアルミニウム合金である。当該合金は少なくとも90重量%の金属またはアルミニウムを含有している。25は既に形成された溝を示し、それはウエハーのある一定の深さまでエッチングされている。現行の深さはTとして現されている。当該ウエハーの厚みDは数百μmでよく、例えば150μmから600μmまでの範囲である。当該被覆層1の高さHは1.5μm未満、好ましくは0.6μm未満の厚さである。当該壁は殆ど垂直で作られるのがよい。壁または底面に関して全ての壁の角度αは85°から95°の範囲がよい。望ましくは、それは90°未満でもある。この場合、当該溝は下方へいくほど広がり、隔壁は下方になるほど薄くなりうるが溝の間に残る。これは例えばいつ当該材料がエッチングで穴が開いても有利であろうし、センサー(特に赤外検出器)の断熱支持体用の膜は当該溝25の間の尾根で保たねばならない。
当該ウエハー中での深さ方向のICPエッチングでは、エッチングガスおよび不活性化ガスが交互に供給される。これは流量制御器12で行うことができ、場合により上位制御器15に従って行われる。当該ガス類はエッチングガス用の貯蔵容器13および不活性化ガス用の貯蔵容器14から供給される。各々の相は各数秒(詳しくは各10秒未満、好ましくは各6秒未満)で、直ちに交代する。排気は連続的に行われるのがよい。
図3は図によりウエハー断面での俯瞰図を示した。溝の繰返しパターンが示されていて、当該パターンの個々の区画は列35および欄34に沿って配列されている。破線は単に見やすくする目的で、実際には存在しない。異なる溝31,32および33は個々のパターン毎に備えられている。これらは、好ましくは他のウエハー表面を完全に、そして好ましくは当該ウエハー10の周囲(縦方向)も覆っている被覆36の中の非被覆部に相当する。このようにして、多くの同じ種類の溝パターンを1つの製造工程にてウエハー上に同時に作成することができ、当該溝は作成した後に互いに分離される。エッチングされる領域は当該基板の少なくとも8%、好ましくは少なくとも20%、最も好ましくは35%より大である。当該基板それ自身は、例えば実質的に円形であるディスク様ウエハーでよく、少なくとも10cm、好ましくは少なくとも15cmの直径を有する。当該ウエハーそれ自体はシリコンを含むか、或いは完全にシリコンで構成されている。それは好ましくは結晶性シリコンである。
図4は基板またはウエハー10がエッチングにより穴が開いた最も一般的な状態を示す。この図では当該ウエハーが既にエッチングにより殆ど完全に上から下まで貫通してしまった状態を示す。他方の基板表面上(図4の底面)にはエッチング行程前に、本実施形態では当該穴の領域に薄膜49を塗布したエッチング停止層48が備わっていて、その上に断熱された電子構成要素47を次いで(または同時に)形成することができる。上で説明したエッチング行程の結果では、当該溝25の中央では当該材料が既にエッチングにより比較的滑らかな表面43を有する当該エッチング停止層48まで貫通していたが、端は依然として基板材料を伴い、比較的粗い表面を有する領域42を含んでいる可能性が高い。針状体44の形成は、被覆粒子1'の再堆積により時には生じうる。
図4に示した状態は深度検出器45,46で検出できる。それは例えば光源でよく、特に当該溝25の断面寸法Q(直径または末端距離)の好ましくは真中(端からの距離E>20%、好ましくは>40%)へ光線を放出するレーザ光源45がよい。検出器46は反射光を解析する。図では光路長は破線で示した。レーザ光線がエッチングで未除去の基板の比較的粗い表面(42にて図で示したように)で反射される限り、反射は比較的方向性がなく、そこで検出器46で受光する反射光は少ない。しかしながら、エッチング停止層48の露出が溝25の中央で通常始まれば、より滑らかな表面43からの反射がますます方向性を示すので、検知器46で受ける強度が増加する。
例えば、受光した反射光の強度は閾値に関して調べることが従ってできる。また閾値につき一次導関数(受信号における変化)を調べることもできる。一次導関数は離散時間様式で作成できる。一般的に当該深さは反射光を解析すれば判定できる。
当該エッチング停止層48が部分的に既に露出していれば、他のエッチング工程を利用してもよく、好ましくは等方性エッチング工程を使用してエッチング停止層48を残す一方、端部分42および針44の材料をエッチングして除去する。これはICPでもできる。また一方、当該ガス圧の増加および/または印加バイアスの低下によっても可能である。圧力を増加すると、自由行程長が低下し、イオン類の動きの方向が印加した直流電場の場曲線によりそれ自身の方向性の厳密さを低下させ、当該エッチングプロセスがより等方性になる。印加した直流電圧を低下させても、同様なプロセスまたはより等方性エッチングプロセスを生じさせることになる。
この二回目のエッチング工程の後に三回目のエッチング工程も最終的に使用することができ、そこでは印加バイアスは好ましくはゼロである。これとは別に乾式および/または誘導電力結合プラズマでエッチングを再度実施することができる。この三回目のエッチング工程は好ましくは等方性である。
エッチングプロセスを終えると、当該被覆1は除去される。これは前もって当該被覆上に沈着した不活性化剤残渣(重合体残渣)の除去を行い、その後に湿式エッチングで行うことができる。これは例えば酸素プラズマにより行うことができる。当該被覆それ自体はTMAH(水酸化テトラメチルアンモニウムで、好ましくは水溶液−TMAHW)により除去できる。
それから材料を除去しなければならない材料は、好ましくは環状の結晶性ウエハーで直径は少なくとも10、好ましくは少なくとも15cmである。
被覆材料は好ましくはアルミニウムをその主なる成分として含有する(>90重量%、好ましくは95重量%の量)。加えて、更なる元素、例えば銅(0.5と2重量%の間、好ましくは1重量%未満の量)および/またはシリコン(0.5と2重量%の間の量)および/またはチタン(3重量%未満、好ましくは1.5重量%未満の量)を合金にして加えることができる。この被覆材料は本発明の独立部分と見なされる。完全または部分的にそのような被覆材料で覆ったウエハーも本発明の独立部分とみなされる。
本発明は一般的には、例えば断熱条件を保持しなければならない可動の質量またはIRの検知器を伴う加速度検知器を製造するマイクロメカニックスにおける基板の深部パターン化に使用できる。
図1はエッチングプロセスで最も一般的な状態につき側面図を示す。 図2は部分的にエッチングされたウエハーの断面図を示す。 図3は被覆されたウエハー(部分)の平面図を示す。 図4は当該ウエハーがエッチングで穴が開けられた最も一般的な状態を示す。

Claims (19)

  1. 溝を形成するためにシリコン含有基板の表面から材料を選択的に除去する方法であって、
    当該基板表面上に金属材料を用いてマスク(被覆)を形成し、
    当該基板を乾式エッチングし、
    当該乾式エッチングにおいて、コイルによってエッチング媒体に誘導結合電力(inductively coupling power)をかける工程を含み、
    当該コイルが、当該乾式エッチングが行われる真空容器内に設置された環状コイル基板に取り付けられ、
    少なくとも150μmの深さの空洞を少なくとも2μm/分のエッチング速度で作成し、
    エッチング工程と不活性化工程を交互に含み
    当該基板は当該環状コイル基板の下端から当該プラズマの平均自由行程長の少なくとも2倍或いは当該環状コイル基板の下端からから少なくとも8cmの距離に保たれていることを特徴とする、方法。
  2. 当該基板を当該環状コイル基板の下端から少なくとも10cmの距離に保つことを特徴とする、請求項1記載の方法。
  3. 当該エッチングの間の当該容器内の圧力がPa未満であることを特徴とする、請求項1又は2に記載の方法。
  4. その材料は最大で基板の他の面まで除去されることを特徴とする、請求項1〜3のいずれかに記載の方法。
  5. 1.5μm未満の厚さを有するマスク(被覆)を形成することを特徴とする、請求項1〜4のいずれかに記載の方法。
  6. 当該基板は末端までマスク(被覆)されることを特徴とした、請求項1〜5のいずれかに記載の方法。
  7. 当該マスク(被覆)形成する際にアルミニウムを蒸着またはスパッターリングすることを特徴とする、請求項1〜6のいずれかに記載の方法。
  8. 当該マスク(被覆)が選択的にエッチングされることを特徴とする、請求項1〜7のいずれかに記載の方法。
  9. 当該金属材料が、少なくともアルミニウム90重量%を含有することを特徴とする、請求項1〜8のいずれかに記載の方法。
  10. エッチング位置(T)を深さ方向に繰返し測定し、一定の位置に達したときエッチングを終了するか或いは質的に異なる、または先行エッチングプロセスと異なる操作条件で行う二回目のエッチングプロセスを用いることを特徴とする、請求項1〜9のいずれかに記載の方法。
  11. 当該深さはレーザ光線により測定され、光の特性を底面により反射した後、特に検出した信号の一次導関数に関して解析することを特徴とする、請求項1〜10のいずれかに記載の方法。
  12. 当該二回目のエッチングプロセスにおいてエッチングは誘導電力結合プラズマにより、当該ガス圧は比較的高くおよび/または当該印加バイアスは比較的低い乾式条件で行うことを特徴とした、請求項10または11に記載の方法。
  13. 当該二回目のエッチングプロセスの後に、先行エッチングプロセスとは質的に異なるか先行エッチングプロセスとは異なる操作パラメータで行う第三回目のエッチングプロセスを適用することを特徴とする、請求項10から請求項12のいずれかに記載の方法。
  14. 当該三回目のエッチングプロセスにおいて、エッチングは乾式で等方性条件において好ましくは誘導電力結合プラズマにより実施し、印加バイアスは0であってもよいことを特徴とする、請求項13記載の方法。
  15. 当該被覆を除去する前に、当該被膜上の重合体に対する灰化工程を好ましくは湿式エッチングにより提供することを特徴とする、請求項1〜14のいずれかに記載の方法。
  16. 当該灰化は酸素プラズマにより行うことを特徴とする、請求項15記載の方法。
  17. 当該灰化に引き続いて水酸化テトラメチルアンモニウムで処理することを特徴とする、請求項15または16記載の方法。
  18. 以下の特徴:
    当該材料は当該基板表面の8%より多く除去され、
    当該基板は少なくとも10cmの直径を有する円盤状ウエハーである
    の1つ以上を特徴とする、請求項1〜17のいずれかに記載の方法。
  19. 当該金属材料が、アルミニウムの量が90重量%より多く
    銅の量を0.5と2重量%の間、および/またはシリコンの量を0.5と2重量%の間、および/またはチタンの量を0.2重量%と3重量%の間で混合している
    ことを特徴とする、請求項1〜18のいずれかに記載の方法
JP2004528502A 2002-08-14 2003-08-14 基板表面から材料を選択的に除去する方法 Expired - Fee Related JP4459053B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10237249.7A DE10237249B4 (de) 2002-08-14 2002-08-14 Verfahren zum selektiven Abtragen von Material aus der Oberfläche eines Substrats
PCT/EP2003/009052 WO2004017361A2 (de) 2002-08-14 2003-08-14 Verfahren zum selektiven abtragen von material aus der oberfläche eines substrats, maskierungsmaterial für einen wafer und wafer mit einem maskierungsmaterial

Publications (2)

Publication Number Publication Date
JP2005536051A JP2005536051A (ja) 2005-11-24
JP4459053B2 true JP4459053B2 (ja) 2010-04-28

Family

ID=31197012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004528502A Expired - Fee Related JP4459053B2 (ja) 2002-08-14 2003-08-14 基板表面から材料を選択的に除去する方法

Country Status (9)

Country Link
US (1) US8652343B2 (ja)
EP (1) EP1532671A2 (ja)
JP (1) JP4459053B2 (ja)
KR (1) KR100805993B1 (ja)
CN (1) CN100423209C (ja)
AU (1) AU2003258615A1 (ja)
DE (1) DE10237249B4 (ja)
TW (1) TWI258165B (ja)
WO (1) WO2004017361A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103550A (ja) * 2005-10-03 2007-04-19 Fuji Electric Fa Components & Systems Co Ltd プラズマエッチング加工方法
JP2010003915A (ja) * 2008-06-20 2010-01-07 Mitsubishi Electric Corp エッチング装置及び半導体装置の製造方法
US8772133B2 (en) * 2012-06-11 2014-07-08 Infineon Technologies Ag Utilization of a metallization scheme as an etching mask
JP2014045138A (ja) * 2012-08-28 2014-03-13 Toshiba Corp トレンチ形成方法及び半導体装置の製造方法
US9001463B2 (en) 2012-08-31 2015-04-07 International Business Machines Corporaton Magnetic recording head having protected reader sensors and near zero recessed write poles
US9349395B2 (en) 2012-08-31 2016-05-24 International Business Machines Corporation System and method for differential etching

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091047A (en) * 1986-09-11 1992-02-25 National Semiconductor Corp. Plasma etching using a bilayer mask
JPH0727890B2 (ja) * 1986-09-19 1995-03-29 日本電気株式会社 ドライエツチング方法
US5382315A (en) * 1991-02-11 1995-01-17 Microelectronics And Computer Technology Corporation Method of forming etch mask using particle beam deposition
JPH0521395A (ja) * 1991-07-10 1993-01-29 Fujitsu Ltd エツチング終点の検出方法
JP3178123B2 (ja) * 1992-02-25 2001-06-18 富士電機株式会社 櫛歯式アクチュエータの製造方法
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JP3351028B2 (ja) * 1993-06-22 2002-11-25 カシオ計算機株式会社 アルミ系金属膜のパターニング方法
JPH07115209A (ja) 1993-10-18 1995-05-02 Omron Corp 半導体圧力センサ及びその製造方法並びに触覚センサ
US5599743A (en) * 1994-04-07 1997-02-04 Matsushita Electronics Corporation Method of manufacturing a semiconductor device
DE4420962C2 (de) * 1994-06-16 1998-09-17 Bosch Gmbh Robert Verfahren zur Bearbeitung von Silizium
JPH08148468A (ja) 1994-11-18 1996-06-07 Matsushita Electric Ind Co Ltd エッチング方法
US6270617B1 (en) * 1995-02-15 2001-08-07 Applied Materials, Inc. RF plasma reactor with hybrid conductor and multi-radius dome ceiling
JP2924723B2 (ja) * 1995-08-16 1999-07-26 日本電気株式会社 ドライエッチング方法
TW279240B (en) * 1995-08-30 1996-06-21 Applied Materials Inc Parallel-plate icp source/rf bias electrode head
KR100205098B1 (ko) * 1996-04-25 1999-06-15 김영환 플라즈마 식각 장치
JP3755776B2 (ja) * 1996-07-11 2006-03-15 東京応化工業株式会社 リソグラフィー用リンス液組成物及びそれを用いた基板の処理方法
DE19641288A1 (de) * 1996-10-07 1998-04-09 Bosch Gmbh Robert Verfahren zum anisotropen Plasmaätzen verschiedener Substrate
CA2193905A1 (en) * 1996-12-24 1998-06-24 Luc Ouellet Integrated processing for an etch module
JPH10261713A (ja) * 1997-03-19 1998-09-29 Sony Corp 半導体装置の製造方法
US6071372A (en) * 1997-06-05 2000-06-06 Applied Materials, Inc. RF plasma etch reactor with internal inductive coil antenna and electrically conductive chamber walls
US6010603A (en) * 1997-07-09 2000-01-04 Applied Materials, Inc. Patterned copper etch for micron and submicron features, using enhanced physical bombardment
DE19736370C2 (de) * 1997-08-21 2001-12-06 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silizium
US6023038A (en) * 1997-09-16 2000-02-08 Applied Materials, Inc. Resistive heating of powered coil to reduce transient heating/start up effects multiple loadlock system
US6273022B1 (en) * 1998-03-14 2001-08-14 Applied Materials, Inc. Distributed inductively-coupled plasma source
JP3066007B2 (ja) 1998-06-24 2000-07-17 株式会社日立製作所 プラズマ処理装置およびプラズマ処理方法
US6492190B2 (en) * 1998-10-05 2002-12-10 Sony Corporation Method of producing electrooptical device and method of producing driving substrate for driving electrooptical device
JP2000124564A (ja) 1998-10-12 2000-04-28 Matsushita Commun Ind Co Ltd 回路基板及びその作製方法
US6238528B1 (en) * 1998-10-13 2001-05-29 Applied Materials, Inc. Plasma density modulator for improved plasma density uniformity and thickness uniformity in an ionized metal plasma source
DE19900179C1 (de) * 1999-01-07 2000-02-24 Bosch Gmbh Robert Plasmaätzanlage
US6333263B1 (en) * 1999-04-02 2001-12-25 Advanced Micro Devices, Inc. Method of reducing stress corrosion induced voiding of patterned metal layers
DE19927806A1 (de) * 1999-06-18 2001-01-04 Bosch Gmbh Robert Vorrichtung und Verfahren zum Hochratenätzen eines Substrates mit einer Plasmaätzanlage und Vorrichtung und Verfahren zum Zünden eines Plasmas und Hochregeln oder Pulsen der Plasmaleistung
DE19933842A1 (de) * 1999-07-20 2001-02-01 Bosch Gmbh Robert Vorrichtung und Verfahren zum Ätzen eines Substrates mittels eines induktiv gekoppelten Plasmas
JP4567828B2 (ja) 1999-09-14 2010-10-20 東京エレクトロン株式会社 終点検出方法
US6458615B1 (en) 1999-09-30 2002-10-01 Carnegie Mellon University Method of fabricating micromachined structures and devices formed therefrom
US6491835B1 (en) * 1999-12-20 2002-12-10 Applied Materials, Inc. Metal mask etching of silicon
JP5047423B2 (ja) * 2000-03-31 2012-10-10 ラム リサーチ コーポレーション 誘導結合型プラズマエッチング装置
US20030087488A1 (en) * 2001-11-07 2003-05-08 Tokyo Electron Limited Inductively coupled plasma source for improved process uniformity
US6821901B2 (en) * 2002-02-28 2004-11-23 Seung-Jin Song Method of through-etching substrate

Also Published As

Publication number Publication date
CN100423209C (zh) 2008-10-01
KR100805993B1 (ko) 2008-02-26
US8652343B2 (en) 2014-02-18
AU2003258615A8 (en) 2004-03-03
EP1532671A2 (de) 2005-05-25
AU2003258615A1 (en) 2004-03-03
US20060027532A1 (en) 2006-02-09
CN1675749A (zh) 2005-09-28
JP2005536051A (ja) 2005-11-24
TW200414276A (en) 2004-08-01
DE10237249B4 (de) 2014-12-18
WO2004017361A2 (de) 2004-02-26
TWI258165B (en) 2006-07-11
KR20050033071A (ko) 2005-04-08
WO2004017361A3 (de) 2004-07-15
DE10237249A1 (de) 2004-03-04

Similar Documents

Publication Publication Date Title
JP5207406B2 (ja) プラズマ処理方法
US5354386A (en) Method for plasma etching tapered and stepped vias
US6464842B1 (en) Control of solid state dimensional features
KR20010014142A (ko) 바이어스 스퍼터링 방법
KR20010040638A (ko) 플라즈마 에칭 중 마스크 부식을 감소시키는 방법
WO2000078668A1 (en) Control of solid state dimensional features
US9576773B2 (en) Method for etching deep, high-aspect ratio features into glass, fused silica, and quartz materials
JP4961205B2 (ja) 放射線センサ、ウエハ、センサモジュールおよび放射線センサの製造方法
JP4459053B2 (ja) 基板表面から材料を選択的に除去する方法
US5810932A (en) Plasma generating apparatus used for fabrication of semiconductor device
JPH104081A (ja) ドライエッチング装置およびドライエッチング方法
KR100925054B1 (ko) 웨이퍼 식각 방법
JP4654811B2 (ja) エッチングマスクおよびドライエッチング方法
Shul et al. Selective deep-Si-trench etching with dimensional control
JP2917993B1 (ja) ドライエッチング方法
GB2049560A (en) Plasma etching
JP2002343775A5 (ja)
JPH05206073A (ja) 層の構造化方法
JP3937272B2 (ja) スパッタ装置及びスパッタ方法
JPS62249420A (ja) プラズマ処理装置
JP5651484B2 (ja) プラズマ処理方法
JP2000012529A (ja) 表面加工装置
JPH11233488A (ja) 表面加工方法
JPH05347279A (ja) プラズマエッチング方法及び装置
JP2003086594A (ja) パターニング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090511

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090601

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090608

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090626

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140219

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140219

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees