-
Verschiedene Ausführungsformen beziehen sich im Allgemeinen auf ein Verfahren zur Bearbeitung eines Wafers und ein Verfahren zum Zertrennen eines Wafers.
-
Heute umfasst die Herstellung von Halbleiterplättchen oder -chips üblicherweise das sogenannte Zertrennen, d. h. die Trennung der individuellen Plättchen oder Chips von einem Substrat, typischerweise einem Wafersubstrat oder kurz einem Wafer. In den Produktionslinien wird das Zertrennen gegenwärtig mittels mechanischen Sägens des Substrats erreicht. In letzter Zeit ist Plasmazertrennen für die Trennung der Chips eines Wafers aufgekommen, insbesondere für das Zertrennen von sehr kleinen Chips auf einem Wafer. Das Plasmazertrennen beinhaltet jedoch im Allgemeinen das Ätzen des Wafers.
-
Während des Ätzprozesses können jedoch Metallisierungen, die auf dem Wafer vorgesehen sind, wie beispielsweise Rückseitenmetallisierungen der Chips, geringfügig geätzt werden oder Verunreinigungen können in die Metallisierungen diffundieren, Metallmaterial kann aus der Metallisierung während des Ätzens ”ausgestoßen” werden und die Ätzkammer verunreinigen oder eine unkontrollierte Polymerisation kann auftreten, was zu geänderten Ätzraten und/oder Stabilitätseigenschaften führen kann.
-
In verschiedenen Ausführungsformen kann ein Verfahren zum Bearbeiten eines Wafers Folgendes aufweisen: Bereitstellen eines Wafers mit mindestens einem Chipbereich und mindestens einer Metallisierung, die über dem mindestens einen Chipbereich angeordnet ist; Bedecken der mindestens einen Metallisierung mit einer Schutzschicht; Plasmaätzen des Wafers, um mindestens einen Chip auszubilden.
-
In einer Ausgestaltung kann die mindestens eine Metallisierung über einer Rückseite des Wafers angeordnet sein.
-
In noch einer Ausgestaltung kann das Bedecken der mindestens einen Metallisierung mit der Schutzschicht Folgendes aufweisen: Abscheiden der Schutzschicht über dem Wafer, und Strukturieren der Schutzschicht derart, dass die mindestens eine Metallisierung durch die strukturierte Schutzschicht eingekapselt ist.
-
In noch einer Ausgestaltung kann die Schutzschicht ein Resistmaterial aufweisen.
-
In noch einer Ausgestaltung kann die Schutzschicht ein Hartmaskenmaterial aufweisen.
-
In noch einer Ausgestaltung kann das Hartmaskenmaterial ein Oxidmaterial und/oder ein Nitridmaterial aufweisen.
-
In noch einer Ausgestaltung kann die Schutzschicht einen Schichtstapel mit einer Oxidschicht und einer Nitridschicht aufweisen.
-
In noch einer Ausgestaltung kann das Bedecken der mindestens einen Metallisierung mit einer Schutzschicht Folgendes aufweisen: Abscheiden einer ersten Schutzunterschicht, um eine Oberfläche der mindestens einen Metallisierung, die vom Wafer abgewandt ist, zu bedecken; Abscheiden einer zweiten Schutzunterschicht, um die erste Schutzunterschicht und mindestens eine Seitenwand der mindestens einen Metallisierung zu bedecken; Ätzen der zweiten Schutzunterschicht, um mindestens einen Abstandhalter auszubilden, der die mindestens eine Seitenwand der mindestens einen Metallisierung bedeckt.
-
In nach einer Ausgestaltung kann die erste Schutzunterschicht und/oder die zweite Schutzunterschicht ein Nitridmaterial oder ein Oxidmaterial aufweisen.
-
In noch einer Ausgestaltung kann das Plasmaätzen einen Bosch-Plasmaätzprozess aufweisen.
-
In noch einer Ausgestaltung kann das Strukturieren der Schutzschicht einen Photolithographieprozess aufweisen.
-
In noch einer Ausgestaltung kann das Verfahren ferner das Entfernen der Schutzschicht nach dem Plasmaätzen des Wafers aufweisen.
-
In noch einer Ausgestaltung kann das Plasmaätzen des Wafers das Plasmaätzen mindestens eines Schnittbereichs des Wafers aufweisen.
-
In noch einer Ausgestaltung kann das Plasmaätzen des Wafers das Zertrennen des Wafers aufweisen.
-
In verschiedenen Ausführungsformen wird ein Verfahren zum Bearbeiten eines Wafers bereitgestellt, das Folgendes aufweist: Bereitstellen eines Wafers mit mehreren Chipbereichen, mehreren Schnittbereichen und mehreren Metallisierungen, die über den mehreren Chipbereichen angeordnet sind; Abscheiden einer Schutzschicht über dem Wafer; Strukturieren der Schutzschicht, so dass die mehreren Metallisierungen durch die strukturierte Schutzschicht eingekapselt sind; Plasmaätzen der mehreren Schnittbereiche des Wafers, um mehrere Chips auszubilden; und Entfernen der Schutzschicht nach dem Plasmaätzen der mehreren Schnittbereiche des Wafers.
-
In einer Ausgestaltung können die mehreren Metallisierungen über einer Rückseite des Wafers angeordnet sein.
-
In noch einer Ausgestaltung kann die Schutzschicht ein Resistmaterial aufweisen.
-
In noch einer Ausgestaltung kann die Schutzschicht ein Hartmaskenmaterial aufweisen.
-
In noch einer Ausgestaltung kann das Hartmaskenmaterial ein Oxidmaterial und/oder ein Nitridmaterial aufweisen.
-
In noch einer Ausgestaltung kann das Plasmaätzen einen Bosch-Plasmaätzprozess aufweisen.
-
In einer Ausführungsform wird ein Verfahren zum Zertrennen eines Wafers bereitgestellt, das Folgendes aufweist: Einkapseln mindestens einer Rückseitenmetallisierung, die über mindestens einem Chipbereich eines Wafers angeordnet ist, mit einer Schutzschicht; und Zertrennen des Wafers mittels eines Plasmaätzprozesses, wobei die mindestens eine Rückseitenmetallisierung durch die Schutzschicht geschützt ist.
-
In einer Ausgestaltung kann das Einkapseln der mindestens einen Rückseitenmetallisierung Folgendes aufweisen: Abscheiden der Schutzschicht über der mindestens einen Rückseitenmetallisierung; und Strukturieren der Schutzschicht.
-
In noch einer Ausgestaltung kann die Schutzschicht ein Resistmaterial aufweisen.
-
In noch einer Ausgestaltung kann die Schutzschicht ein Oxidmaterial und/oder ein Nitridmaterial aufweisen.
-
In noch einer Ausgestaltung kann der Plasmaätzprozess einen Bosch-Plasmaätzprozess aufweisen.
-
In den Zeichnungen beziehen sich gleiche Bezugszeichen in den ganzen verschiedenen Ansichten im Allgemeinen auf dieselben Teile. Die Zeichnungen sind nicht notwendigerweise maßstäblich, wobei die Betonung stattdessen im Allgemeinen auf die Erläuterung der Prinzipien der Erfindung gelegt wird. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung mit Bezug auf die folgenden Zeichnungen beschrieben, in denen:
-
1 eine schematische Draufsicht eines Wafers zum Erläutern von verschiedenen Aspekten der Offenbarung zeigt;
-
2 ein Diagramm zeigt, das ein Verfahren zum Bearbeiten eines Wafers gemäß einer Ausführungsform darstellt;
-
3 ein Diagramm zeigt, das ein Verfahren zum Bearbeiten eines Wafers gemäß einer anderen Ausführungsform darstellt;
-
4 ein Diagramm zeigt, das ein Verfahren zum Zertrennen eines Wafers gemäß einer anderen Ausführungsform darstellt;
-
5A bis 5D schematische Querschnittsansichten zeigen, die ein Verfahren zum Bearbeiten eines Wafers gemäß einer Ausführungsform darstellen; und
-
6A bis 6F schematische Querschnittsansichten zeigen, die ein Verfahren zum Bearbeiten eines Wafers gemäß einer anderen Ausführungsform darstellen.
-
Die folgende ausführliche Beschreibung bezieht sich auf die begleitenden Zeichnungen, die zur Erläuterung spezifische Details und Ausführungsformen zeigen, in denen die Erfindung ausgeführt werden kann. Diese Ausführungsformen werden in ausreichendem Detail beschrieben, um dem Fachmann auf dem Gebiet zu ermöglichen, die Erfindung auszuführen. Andere Ausführungsformen können verwendet werden und strukturelle, logische und elektrische Änderungen können vorgenommen werden, ohne vom Schutzbereich der Erfindung abzuweichen. Die verschiedenen Ausführungsformen schließen sich nicht notwendigerweise gegenseitig aus, da einige Ausführungsformen mit einer oder mehreren anderen Ausführungsformen kombiniert werden können, um neue Ausführungsformen zu bilden.
-
Es ist zu beachten, dass in dieser Patentbeschreibung Bezugnahmen auf verschiedene Merkmale (z. B. Bereich, Schicht, Prozess, Schritte, Stapel, Eigenschaften, Material usw.), die in ”einem einzelnen Aspekt”, ”einer Ausführungsform”, einem ”Beispielaspekt”, ”einem Aspekt”, ”einem anderen Aspekt”, ”irgendeinem Aspekt”, ”verschiedenen Aspekten”, ”anderen Aspekten”, ”einem alternativen Aspekt” und dergleichen enthalten sind, bedeuten sollen, dass beliebige solche Merkmale in einem oder mehreren Aspekten der vorliegenden Offenbarung enthalten sind, aber in denselben Aspekten kombiniert oder nicht notwendigerweise kombiniert sein können. Verschiedene Aspekte der Offenbarung sind für Verfahren vorgesehen und verschiedene Aspekte der Offenbarung sind für Vorrichtungen oder Erzeugnisse vorgesehen. Selbstverständlich gelten die Basiseigenschaften der Verfahren auch für die Vorrichtungen oder Erzeugnisse und umgekehrt. Daher kann der Kürze halber auf eine doppelte Beschreibung von solchen Eigenschaften verzichtet werden.
-
Es ist zu beachten, dass in dieser Patentbeschreibung Bezugnahmen auf ”und/oder” irgendeine Kombination bedeuten können. Das Objekt A und/oder Objekt B kann beispielsweise das Objekt A, Objekt B oder beide Objekte A und B sein.
-
Das Wort ”über”, das hier verwendet wird, um das Ausbilden eines Merkmals, z. B. einer Schicht, ”über” einer Seite oder Oberfläche zu beschreiben, kann verwendet werden, um zu besagen, dass das Merkmal, z. B. die Schicht, ”direkt auf”, z. B. in direktem Kontakt mit der implizierten Seite oder Oberfläche ausgebildet werden kann. Das Wort ”über”, das hier verwendet wird, um das Ausbilden eines Merkmals, z. B. einer Schicht, ”über” einer Seite oder Oberfläche zu beschreiben, kann verwendet werden, um zu besagen, dass das Merkmal, z. B. die Schicht, ”indirekt auf” der implizierten Seite oder Oberfläche ausgebildet werden kann, wobei eine oder mehrere zusätzliche Schichten zwischen der implizierten Seite oder Oberfläche und der ausgebildeten Schicht angeordnet sind.
-
Obwohl die Beschreibung hier mit Bezug auf bestimmte Aspekte erläutert und beschrieben wird, soll die Beschreibung nicht auf die gezeigten Details begrenzt sein. Modifikationen können in den Details innerhalb des Schutzbereichs und Bereichs von Äquivalenten der Ansprüche vorgenommen werden.
-
Wafer können üblicherweise bei der Herstellung von integrierten Schaltungen (ICs) oder Chips verwendet werden. Ein Wafer kann mehrere Chipbereiche oder integral ausgebildete Chips umfassen. Die Chipbereiche oder Chips können durch einen Trennprozess wie z. B. Sägen getrennt werden. Die Trennung der Chips kann auch als Zertrennen bezeichnet werden.
-
Gewöhnlich kann das Zertrennen entlang sogenannter Zertrennstraßen (manchmal auch als Sägestraßen oder Ritzlinien bezeichnet), die zwischen den Chips verlaufen und zur Entfernung des Wafermaterials und/oder zur Zerstörung von beliebigen Strukturen, die in diesen Zertrennstraßen angeordnet sind, führen können, ausgeführt werden. Der Bereich eines Wafers, der durch das Zertrennen beeinflusst (z. B. zerstört) wird, kann auch als Schnittbereich des Wafers bezeichnet werden.
-
In letzter Zeit ist das Plasmazertrennen für die Trennung der Chips eines Wafers aufgekommen, insbesondere zum Zertrennen von sehr kleinen Chips auf einem Wafer. Das Plasmazertrennen beinhaltet im Allgemeinen das Ätzen des Wafers. Während des Ätzprozesses können jedoch Metallisierungen, die auf dem Wafer vorgesehen sind, wie beispielsweise Rückseitenmetallisierungen der Chips, geringfügig geätzt werden oder Verunreinigungen können in die Metallisierungen diffundieren, Metallmaterial kann von der Metallisierung während des Ätzens ”ausgestoßen” werden und die Ätzkammer verunreinigen oder eine unkontrollierte Polymerisation kann auftreten, was zu geänderten Ätzraten und/oder Stabilitätseigenschaften führen kann.
-
Verschiedene Ausführungsformen schaffen Verfahren zum Schützen einer Metallisierung (beispielsweise einer oder mehrerer Oberflächen der Metallisierung, z. B. einer oberen Oberfläche und/oder einer oder mehrerer Seitenwände der Metallisierung) eines Chips oder Wafers, beispielsweise einer Rückseitenmetallisierung eines Chips oder Wafers, während eines Plasmaätzprozesses, beispielsweise eines Plasmaätzprozesses, der zum Zertrennen eines Wafers verwendet wird.
-
1 zeigt eine schematische Draufsicht eines Wafers zum Erläutern von verschiedenen Aspekten dieser Offenbarung. Der Wafer 100 kann mehrere Chipbereiche 101 aufweisen, die durch Schnittbereiche 103 getrennt sind, die zwischen den Chipbereichen 101 angeordnet sind. Die Anzahl von Chipbereichen 101 kann beliebig sein. Wie in 1 gezeigt, können die Chipbereiche 101 eine quadratische Form aufweisen, die Chipbereiche 101 können jedoch auch eine rechteckige Form oder im Allgemeinen irgendeine andere Form aufweisen. Wie in 1 gezeigt, können die Chipbereiche 101 in einer rechteckigen Anordnung angeordnet sein, die Chipbereiche 101 können jedoch auch anders angeordnet sein. Wie in 1 gezeigt, kann der Wafer 100 eine kreisförmige Form aufweisen, der Wafer 100 kann jedoch auch eine rechteckige oder quadratische Form oder im Allgemeinen irgendeine andere Form aufweisen.
-
Der Begriff ”Schnittbereich”, wie hier verwendet, kann als sich auf einen Bereich eines Wafers beziehend verstanden werden, der zumindest teilweise in einem Chiptrenn- oder Chipzertrennprozess entfernt oder zerstört werden kann. Gemäß verschiedenen Aspekten kann der in 1 gezeigte Schnittbereich 103 beispielsweise erläuternd eine oder mehrere Zertrennstraßen oder Ritzlinien des Wafers 100 aufweisen oder diesen entsprechen (mit anderen Worten, eine Linie oder Linien, entlang derer der Wafer 100 zertrennt (z. B. geschnitten, z. B. mittels Sägen, Laserschneiden oder Plasmaätzen) werden kann). Gemäß einigen Aspekten kann der Schnittbereich 103 zumindest teilweise zwischen den Chipbereichen 101 des Wafers 100 angeordnet sein. Die Anzahl von Chipbereichen des Wafers 100 kann gemäß verschiedenen Aspekten beliebig sein.
-
Der Chipbereich 101 oder die mehreren Chipbereiche des Wafers 100 können eine beliebige Form aufweisen, beispielsweise gemäß einigen Aspekten eine quadratische oder rechteckige Form, irgendeine andere Form kann jedoch gemäß einigen Aspekten ebenso möglich sein.
-
Gemäß einigen Aspekten können die Chipbereiche in einer rechteckigen Anordnung, z. B. ähnlich der in 1 gezeigten Anordnung, angeordnet sein. Gemäß anderen Aspekten können jedoch die Chipbereiche anders angeordnet sein.
-
2 zeigt ein Verfahren 200 zum Bearbeiten eines Wafers gemäß verschiedenen Ausführungsformen. Wie bei 202 gezeigt, kann ein Wafer mit mindestens einem Chipbereich und mindestens einer Metallisierung, die über dem mindestens einen Chipbereich angeordnet ist, vorgesehen werden. Wie bei 204 gezeigt, kann die mindestens eine Metallisierung mit einer Schutzschicht bedeckt werden. Wie bei 206 gezeigt, kann der Wafer plasmageätzt werden, um mindestens einen Chip auszubilden.
-
Gemäß einer Ausführungsform kann der Wafer ein Halbleitermaterial wie beispielsweise Silizium aufweisen oder daraus bestehen, obwohl andere Halbleitermaterialien, einschließlich Verbundhalbleitermaterialien, ebenso möglich sein können, beispielsweise Germanium, Siliziumgermanium, ein III–V-Verbundhalbleitermaterial, ein II–VI-Verbundhalbleitermaterial, ein IV–IV-Verbundhalbleitermaterial oder andere. Alternativ oder zusätzlich kann der Wafer andere Materialien aufweisen.
-
Gemäß einer anderen Ausführungsform kann die mindestens eine Metallisierung durch Ausbilden einer Metallisierungsschicht über dem Wafer und Strukturieren der Metallisierungsschicht ausgebildet worden sein.
-
Gemäß einer anderen Ausführungsform kann die mindestens eine Metallisierung über einer Rückseite des Wafers angeordnet sein.
-
Gemäß einer anderen Ausführungsform kann die mindestens eine Metallisierung über einer Vorderseite des Wafers angeordnet sein.
-
Gemäß einer anderen Ausführungsform kann das Ausbilden der Metallisierungsschicht das Abscheiden der Metallisierungsschicht über dem Wafer aufweisen.
-
Gemäß einer anderen Ausführungsform kann das Strukturieren der Metallisierungsschicht das Ätzen der Metallisierungsschicht aufweisen.
-
Gemäß einer anderen Ausführungsform kann das Strukturiren der Metallisierungsschicht einen Abhebeprozess aufweisen.
-
Gemäß einer anderen Ausführungsform kann die mindestens eine Metallisierung Kupfer, Aluminium, Gold, Silber, Zinn, Palladium, Zink, Nickel, Eisen, Titan und/oder eine Legierung mit mindestens einem der vorstehend erwähnten Materialien aufweisen oder daraus bestehen. Gemäß einer anderen Ausführungsform können andere geeignete Materialien für die mindestens eine Metallisierung verwendet werden.
-
Gemäß einer anderen Ausführungsform kann die mindestens eine Metallisierung einen Schichtstapel mit einer oder mehreren Schichten aufweisen, die mindestens eines der vorstehend erwähnten Materialien aufweisen oder daraus bestehen.
-
Gemäß einer anderen Ausführungsform kann das Bedecken der mindestens einen Metallisierung mit der Schutzschicht das Abscheiden der Schutzschicht über dem Wafer und das Strukturieren der Schutzschicht derart, dass die mindestens eine Metallisierung durch die strukturierte Schutzschicht eingekapselt wird, aufweisen.
-
Gemäß einer anderen Ausführungsform kann die Schutzschicht ein Resistmaterial oder ein Imidmaterial (z. B. Polyimidmaterial) aufweisen oder daraus bestehen.
-
Gemäß einer anderen Ausführungsform kann das Resistmaterial beispielsweise einen Photoresist, z. B. einen organischen Photoresist, aufweisen oder ein solcher sein.
-
Gemäß einer anderen Ausführungsform kann die Schutzschicht ein Hartmaskenmaterial wie beispielsweise ein Oxidmaterial, beispielsweise Siliziumoxid, und/oder ein Nitridmaterial, wie z. B. Siliziumnitrid, und/oder andere geeignete Hartmaskenmaterialien aufweisen oder daraus bestehen.
-
Gemäß einer anderen Ausführungsform kann die Schutzschicht einen Schichtstapel mit einer Oxidschicht und einer Nitridschicht aufweisen.
-
Gemäß einer anderen Ausführungsform kann das Bedecken der mindestens einen Metallisierung mit einer Schutzschicht das Abscheiden einer ersten Schutzunterschicht, um eine Oberfläche der mindestens einen Metallisierung zu bedecken, die vom Wafer abgewandt ist, das Abscheiden einer zweiten Schutzunterschicht, um die erste Schutzunterschicht und mindestens eine Seitenwand der mindestens einen Metallisierung zu bedecken, das Ätzen der zweiten Schutzunterschicht, um mindestens einen Abstandhalter auszubilden, der die mindestens eine Seitenwand der mindestens einen Metallisierung bedeckt, aufweisen.
-
Gemäß einer anderen Ausführungsform kann das Bedecken der mindestens einen Metallisierung mit einer Schutzschicht das Abscheiden einer ersten Schutzunterschicht, um eine Oberfläche der mindestens einen Metallisierung zu bedecken, die vom Wafer abgewandt ist, das Abscheiden einer zweiten Schutzunterschicht, um die erste Schutzunterschicht und Seitenwände der mindestens einen Metallisierung zu bedecken, das Ätzen der zweiten Schutzunterschicht, um Abstandhalter auszubilden, die die Seitenwände der mindestens einen Metallisierung bedecken, aufweisen.
-
Gemäß einer anderen Ausführungsform können die erste Schutzunterschicht und/oder die zweite Schutzunterschicht ein Nitridmaterial oder ein Oxidmaterial aufweisen oder daraus bestehen.
-
Gemäß einer anderen Ausführungsform kann das Plasmaätzen einen sogenannten Bosch-Plasmaätzprozess umfassen oder durch diesen erreicht werden, der an sich beispielsweise in Laermer et al., ”Method of anisotropically etching silicon” (
US-Patent Nummer 5 501 893 ) beschrieben ist.
-
Gemäß einer Ausführungsform kann ein Bosch-Plasmaätzprozess Folgendes aufweisen: Ausbilden eines Lochs, z. B. eines Kanals, in einem Träger (beispielsweise einem Halbleiter oder Wafer) mit mindestens einem Chip, wobei das Ausbilden eines Lochs das selektive Entfernen von Trägermaterial aufweisen kann, wodurch ein Hohlraum im Träger durch Entfernen von Trägermaterial durch Ausbilden einer Maske, z. B. einer photostrukturierten Resistmaske, über dem Träger und Ätzen des Trägers unter Verwendung der Maske (z. B. der Resistmaske) als Ätzmaske ausgebildet wird; Ausbilden eines Passivierungsmaterials über einer oder mehreren Hohlraumwänden, die durch die selektive Entfernung des Trägermaterials freigelegt werden; selektives Entfernen eines Teils des Passivierungsmaterials und weiteren Trägermaterials durch Plasmaätzen, wobei während des Ätzens chemisch reaktive Spezies und/oder Ionen durch elektrische Entladung in einer reaktiven Gasatmosphäre erzeugt werden können; wiederholtes Abwechseln zwischen dem Prozess zum Ausbilden von Passivierungsmaterial und dem Prozess zum selektiven Ätzen des Passivierungsmaterials und weiteren Trägermaterials, bis eine gewünschte Lochtiefe im Träger ausgebildet ist.
-
Gemäß einer anderen Ausführungsform kann das Strukturieren der Schutzschicht einen Photolithographieprozess aufweisen oder durch einen solchen erreicht werden.
-
Gemäß einer anderen Ausführungsform kann das Verfahren 200 zum Bearbeiten eines Wafers das Entfernen der Schutzschicht nach dem Plasmaätzen des Wafers, beispielsweise mittels Resistätzen oder -veraschen (z. B. im Fall eines Resistmaterials) oder mittels Ätzen (z. B. im Fall eines Hartmaskenmaterials wie z. B. eines Nitrid- oder Oxidmaterials) oder mittels irgendeines anderen geeigneten Verfahrens aufweisen.
-
Gemäß einer anderen Ausführungsform kann das Plasmaätzen des Wafers Plasmaätzen von mindestens einem Schnittbereich des Wafers, beispielsweise mindestens einem Schnittbereich des Wafers nahe dem mindestens einen Chipbereich des Wafers, aufweisen.
-
Gemäß einer anderen Ausführungsform kann das Strukturieren der Metallisierungsschicht das Freilegen des mindestens einen Schnittbereichs (z. B. des mindestens einen Schnittbereichs nahe dem mindestens einen Chipbereich) aufweisen. Mit anderen Worten, das Strukturieren der Metallisierungsschicht kann das Entfernen der Metallisierungsschicht von über dem mindestens einen Schnittbereich aufweisen.
-
Gemäß einer anderen Ausführungsform kann das Plasmaätzen des Wafers das Zertrennen des Wafers aufweisen.
-
Gemäß einer anderen Ausführungsform kann das Verfahren 200 ferner das Schleifen des Wafers, beispielsweise vor dem Plasmaätzen des Wafers oder nach dem Plasmaätzen des Wafers, aufweisen.
-
3 zeigt ein Verfahren 300 zum Bearbeiten eines Wafers gemäß verschiedenen Ausführungsformen. Wie bei 302 gezeigt, kann ein Wafer mit mehreren Chipbereichen, mehreren Schnittbereichen und mehreren Metallisierungen, die über den mehreren Chipbereichen angeordnet sind, vorgesehen werden. Eine Schutzschicht kann über dem Wafer abgeschieden werden, wie bei 304 gezeigt. Wie bei 306 gezeigt, kann die Schutzschicht derart strukturiert werden, dass die mehreren Metallisierungen durch die strukturierte Schutzschicht eingekapselt werden. Die mehreren Schnittbereiche des Wafers können plasmageätzt werden, um mehrere Chips auszubilden, wie bei 308 gezeigt. Wie bei 310 gezeigt, kann die Schutzschicht nach dem Plasmaätzen der mehreren Schnittbereiche des Wafers entfernt werden.
-
Gemäß einer Ausführungsform kann der Wafer ein Halbleitermaterial wie beispielsweise Silizium aufweisen oder daraus bestehen, obwohl andere Halbleitermaterialien, einschließlich Verbundhalbleitermaterialien, ebenso möglich sein können, beispielsweise Germanium, Siliziumgermanium, ein III–V-Verbundhalbleitermaterial, ein II–VI-Verbundhalbleitermaterial, ein IV–IV-Verbundhalbleitermaterial oder andere. Alternativ oder zusätzlich kann der Wafer andere Materialien aufweisen.
-
Gemäß einer anderen Ausführungsform können die mehreren Metallisierungen durch Ausbilden einer Metallisierungsschicht über dem Wafer und Strukturieren der Metallisierungsschicht ausgebildet worden sein.
-
Gemäß einer anderen Ausführungsform können die mehreren Metallisierungen über einer Rückseite des Wafers angeordnet sein.
-
Gemäß einer anderen Ausführungsform können die mehreren Metallisierungen über einer Vorderseite des Wafers angeordnet sein.
-
Gemäß einer anderen Ausführungsform kann das Ausbilden der Metallisierungsschicht das Abscheiden der Metallisierungsschicht über dem Wafer aufweisen.
-
Gemäß einer anderen Ausführungsform kann das Strukturieren der Metallisierungsschicht das Ätzen der Metallisierungsschicht aufweisen.
-
Gemäß einer anderen Ausführungsform kann das Strukturieren der Metallisierungsschicht einen Abhebeprozess aufweisen.
-
Gemäß einer anderen Ausführungsform können die mehreren Metallisierungen Kupfer, Aluminium, Gold, Silber, Zinn, Palladium, Zink, Nickel, Eisen, Titan und/oder eine Legierung mit mindestens einem der vorstehend erwähnten Materialien aufweisen oder daraus bestehen. Gemäß einer anderen Ausführungsform können andere geeignete Materialien für die mehreren Metallisierungen verwendet werden.
-
Gemäß einer anderen Ausführungsform können die mehreren Metallisierungen einen Schichtstapel mit einer oder mehreren Schichten aufweisen, die mindestens eines der vorstehend erwähnten Materialien aufweisen oder daraus bestehen.
-
Gemäß einer anderen Ausführungsform kann das Strukturieren der Metallisierungsschicht das Freilegen der mehreren Schnittbereiche aufweisen. Mit anderen Worten, das Strukturieren der Metallisierungsschicht kann das Entfernen der Metallisierungsschicht von über den mehreren Schnittbereichen aufweisen.
-
Gemäß einer anderen Ausführungsform kann die Schutzschicht ein Resistmaterial oder ein Imidmaterial (z. B. ein Polyimidmaterial) aufweisen oder daraus bestehen.
-
Gemäß einer anderen Ausführungsform kann das Resistmaterial beispielsweise einen Photoresist, z. B. einen organischen Photoresist, aufweisen oder ein solcher sein.
-
Gemäß einer anderen Ausführungsform kann die Schutzschicht ein Hartmaskenmaterial, wie z. B. ein Oxidmaterial und/oder ein Nitridmaterial, aufweisen oder daraus bestehen.
-
Gemäß einer anderen Ausführungsform kann das Oxidmaterial z. B. Siliziumoxid aufweisen oder sein.
-
Gemäß einer anderen Ausführungsform kann das Nitridmaterial z. B. Siliziumnitrid aufweisen oder sein.
-
Gemäß einer anderen Ausführungsform kann die Schutzschicht einen Schichtstapel mit einer Oxidschicht und einer Nitridschicht aufweisen.
-
Gemäß einer anderen Ausführungsform kann das Abscheiden der Schutzschicht über dem Wafer das Abscheiden einer ersten Schutzunterschicht, um Oberflächen der mehreren Metallisierungen zu bedecken, die vom Wafer abgewandt sind, das Abscheiden einer zweiten Schutzunterschicht, um die erste Schutzunterschicht und Seitenwände der mehreren Metallisierungen zu bedecken, das Ätzen der zweiten Schutzunterschicht, um Abstandhalter auszubilden, die die Seitenwände der mehreren Metallisierungen bedecken, aufweisen.
-
Gemäß einer anderen Ausführungsform können die erste Schutzunterschicht und/oder die zweite Schutzunterschicht ein Hartmaskenmaterial wie z. B. ein Nitridmaterial oder ein Oxidmaterial aufweisen oder daraus bestehen.
-
Gemäß einer anderen Ausführungsform kann das Plasmaätzen einen Bosch-Plasmaätzprozess aufweisen oder durch diesen erreicht werden.
-
Gemäß einer anderen Ausführungsform kann das Strukturieren der Schutzschicht einen Photolithographieprozess aufweisen oder durch diesen erreicht werden.
-
Gemäß einer anderen Ausführungsform kann das Plasmaätzen der mehreren Schnittbereiche des Wafers das Zertrennen des Wafers aufweisen.
-
Gemäß einer anderen Ausführungsform kann das Verfahren 300 ferner das Schleifen des Wafers, beispielsweise vor dem Plasmaätzen der mehreren Schnittbereiche des Wafers oder nach dem Plasmaätzen der mehreren Schnittbereiche des Wafers, aufweisen.
-
4 zeigt ein Verfahren 400 zum Zertrennen eines Wafers gemäß verschiedenen Ausführungsformen. Wie bei 402 gezeigt, kann mindestens eine Rückseitenmetallisierung, die über mindestens einem Chipbereich eines Wafers angeordnet ist, mit einer Schutzschicht eingekapselt werden. Der Wafer kann mittels eines Plasmaätzprozesses zertrennt werden, wobei die mindestens eine Rückseitenmetallisierung durch die Schutzschicht geschützt werden kann, wie bei 404 gezeigt.
-
Gemäß einer Ausführungsform kann der Wafer ein Halbleitermaterial wie beispielsweise Silizium aufweisen oder daraus bestehen, obwohl andere Halbleitermaterialien, einschließlich Verbundhalbleitermaterialien, ebenso möglich sein können, beispielsweise Germanium, Siliziumgermanium, ein III–V-Verbundhalbleitermaterial, ein II–VI-Verbundhalbleitermaterial, ein IV–IV-Verbundhalbleitermaterial oder andere. Alternativ oder zusätzlich kann der Wafer andere Materialien aufweisen.
-
Gemäß einer anderen Ausführungsform kann die mindestens eine Rückseitenmetallisierung durch Abscheiden einer Metallisierungsschicht über dem Wafer und Strukturieren der Metallisierungsschicht z. B. durch Ätzen der Metallisierungsschicht oder mittels eines Abhebeprozesses ausgebildet worden sein.
-
Gemäß einer anderen Ausführungsform kann die mindestens eine Rückseitenmetallisierung Kupfer, Aluminium, Gold, Silber, Zinn, Palladium, Zink, Nickel, Eisen, Titan und/oder eine Legierung mit mindestens einem der vorstehend erwähnten Materialien aufweisen oder daraus bestehen. Gemäß einer anderen Ausführungsform können andere geeignete Materialien für die mindestens eine Rückseitenmetallisierung verwendet werden.
-
Gemäß einer anderen Ausführungsform kann die mindestens eine Rückseitenmetallisierung einen Schichtstapel mit einer oder mehreren Schichten aufweisen, die mindestens eines der vorstehend erwähnten Materialien aufweisen oder daraus bestehen.
-
Gemäß einer anderen Ausführungsform kann das Einkapseln der mindestens einen Rückseitenmetallisierung das Abscheiden der Schutzschicht über der mindestens einen Rückseitenmetallisierung und das Strukturieren der Schutzschicht aufweisen.
-
Gemäß einer anderen Ausführungsform kann die Schutzschicht ein Resistmaterial oder ein Imidmaterial (z. B. Polyimidmaterial) aufweisen oder daraus bestehen.
-
Gemäß einer anderen Ausführungsform kann das Resistmaterial beispielsweise einen Photoresist, z. B. einen organischen Photoresist, aufweisen oder ein solcher sein.
-
Gemäß einer anderen Ausführungsform kann die Schutzschicht ein Hartmaskenmaterial wie z. B. ein Oxidmaterial und/oder ein Nitridmaterial aufweisen oder daraus bestehen.
-
Gemäß einer anderen Ausführungsform kann das Oxidmaterial Siliziumoxid aufweisen oder sein.
-
Gemäß einer anderen Ausführungsform kann das Nitridmaterial Siliziumnitrid aufweisen oder sein.
-
Gemäß einer anderen Ausführungsform kann die Schutzschicht einen Schichtstapel mit einer Oxidschicht und einer Nitridschicht aufweisen.
-
Gemäß einer anderen Ausführungsform kann das Abscheiden der Schutzschicht über dem Wafer das Abscheiden einer ersten Schutzunterschicht, um eine Oberfläche der mindestens einen Rückseitenmetallisierung, die vom Wafer abgewandt ist, zu bedecken, das Abscheiden einer zweiten Schutzunterschicht, um die erste Schutzunterschicht und mindestens eine Seitenwand der mindestens einen Rückseitenmetallisierung zu bedecken, das Ätzen der zweiten Schutzunterschicht, um mindestens einen Abstandhalter auszubilden, der die mindestens eine Seitenwand der mindestens einen Rückseitenmetallisierung bedeckt, aufweisen.
-
Gemäß einer anderen Ausführungsform können die erste Schutzunterschicht und/oder die zweite Schutzunterschicht ein Hartmaskenmaterial wie z. B. ein Nitridmaterial oder ein Oxidmaterial aufweisen oder daraus bestehen.
-
Gemäß einer anderen Ausführungsform kann der Plasmaätzprozess einen Bosch-Plasmaätzprozess aufweisen oder ein solcher sein.
-
Gemäß einer anderen Ausführungsform kann das Strukturieren der Schutzschicht einen Photolithographieprozess aufweisen oder durch einen solchen erreicht werden.
-
Gemäß einer anderen Ausführungsform kann das Zertrennen des Wafers Plasmaätzen mindestens eines Schnittbereichs des Wafers, beispielsweise mindestens einen Schnittbereichs des Wafers nahe dem mindestens einen Chipbereich des Wafers, aufweisen.
-
Gemäß einer anderen Ausführungsform kann das Strukturieren der Metallisierungsschicht das Freilegen des mindestens einen Schnittbereichs des Wafers nahe dem mindestens einen Chipbereich aufweisen. Mit anderen Worten, das Strukturieren der Metallisierungsschicht kann das Entfernen der Metallisierungsschicht von über dem mindestens einen Schnittbereich aufweisen.
-
Gemäß einer weiteren Ausführungsform kann das Zertrennen des Wafers Plasmaätzen von mehreren Schnittbereichen des Wafers aufweisen, wobei jeder Schnittbereich der mehreren Schnittbereiche nahe einem oder mehreren Chipbereichen von mehreren Chipbereichen des Wafers liegt.
-
Gemäß einer anderen Ausführungsform kann das Verfahren 400 ferner das Schleifen des Wafers, beispielsweise vor dem Zertrennen des Wafers aufweisen.
-
5A bis 5D zeigen schematische Querschnittsansichten, die ein Verfahren zum Bearbeiten eines Wafers gemäß einer Ausführungsform darstellen.
-
Mit Bezug auf 5A kann ein Wafer 504 mit mindestens einem Chipbereich 506 und mindestens einem Schnittbereich 508 nahe dem mindestens einen Chipbereich 506 vorgesehen werden, z. B. auf einem Träger 502. Mindestens eine Metallisierung (oder Metallisierungsstruktur) 510 kann über dem mindestens einen Chipbereich 506 des Wafers 504 angeordnet werden. Die mindestens eine Metallisierung 510 kann beispielsweise durch Abscheiden eines Metallisierungsmaterials über einer Oberfläche 504a des Wafers 504, z. B. einer Oberfläche 504a, die vom Träger 502 abgewandt ist, und Strukturieren des Metallisierungsmaterials, so dass die mindestens eine Metallisierung 510 über dem mindestens einen Chipbereich 506 des Wafers 504 ausgebildet wird, ausgebildet worden sein. Mehrere Metallisierungen 510 können beispielsweise ausgebildet worden sein, wobei jede Metallisierung 510 über einem jeweiligen Chipbereich 506 von mehreren Chipbereichen 506 des Wafers 504 ausgebildet worden sein kann.
-
Wie in 5A gezeigt, kann eine Schutzschicht 512 durch Abscheiden eines Schutzmaterials über dem Wafer 504 mit der mindestens einen Metallisierung 510 über dem mindestens einen Chipbereich 506 des Wafers 504 ausgebildet werden, so dass die Schutzschicht 512 eine Oberfläche 510a der mindestens einen Metallisierung 510, die vom Wafer 504 abgewandt ist, Seitenwände 518 der Metallisierung 510 und mindestens einem Abschnitt 520 der Oberfläche 504a des Wafers 504 über dem mindestens einen Schnittbereich 508 bedeckt. Der Wafer 504 kann beispielsweise mehrere Schnittbereiche 508 aufweisen, wobei jeder Schnittbereich 508 nahe oder benachbart zu einem oder mehreren Chipbereichen 506 von mehreren Chipbereichen 506 des Wafers 504, beispielsweise zwischen zwei oder mehr benachbarten Chipbereichen 506 der mehreren Chipbereiche 506, angeordnet sein kann.
-
Mit Bezug auf 5B kann die Schutzschicht 512 derart strukturiert werden, dass restliches Material der Schutzschicht 512 die mindestens eine Metallisierung 510 über der Oberfläche 504a des Wafers 504 einkapselt, während das Material der Schutzschicht 512, das vorher den mindestens einen Abschnitt 520 der Oberfläche 504a des Wafers 504 über dem mindestens einen Schnittbereich 508 bedeckt hat, wieder von oberhalb des mindestens einen Schnittbereichs 508 entfernt werden kann, so dass der mindestens eine Schnittbereich 508 des Wafers 504 freigelegt werden kann.
-
Gemäß der in 5B gezeigten Ausführungsform kann die Schutzschicht 512 ein Resistmaterial, z. B. einen Photoresist, aufweisen oder daraus bestehen. Im Fall eines Photoresists kann das Strukturieren der Schutzschicht 512 beispielsweise einen Photolithographieprozess aufweisen oder durch diesen erreicht werden, der das Freilegen des Photoresists (z. B. unter Verwendung einer Photolithographiemaske) und Entwickeln des Photoresists, um die strukturierte Schutzschicht 512 zu erhalten, aufweisen kann.
-
Alternativ kann die Schutzschicht 512 unter Verwendung von anderen geeigneten Prozessen strukturiert werden, die an sich auf dem Fachgebiet bekannt sein können.
-
Gemäß einer anderen Ausführungsform kann die Schutzschicht 512 ein Hartmaskenmaterial wie beispielsweise ein Oxidmaterial, beispielsweise Siliziumoxid, und/oder ein Nitridmaterial, wie z. B. Siliziumnitrid, und/oder andere geeignete Hartmaskenmaterialien aufweisen oder daraus bestehen.
-
Mit Bezug auf 5C kann der Wafer 504 unter Verwendung eines Plasmaätzprozesses, z. B. eines Bosch-Plasmaätzprozesses (alternativ anderen Plasmaätzprozessen) geätzt werden, beispielsweise durch Ätzen des Wafermaterials in dem mindestens einen Schnittbereich 508, um mindestens ein Plättchen (oder einen Chip) 516 auszubilden. Wie gezeigt, kann der mindestens eine Chip 516 den mindestens einen Chipbereich 506 und die mindestens eine Metallisierung 510, die über dem mindestens einen Chipbereich 506 angeordnet ist und durch das restliche Material der Schutzschicht 512 eingekapselt ist, umfassen.
-
Mit Bezug auf 5D kann das restliche Material der Schutzschicht 512 von 5C, das die mindestens eine Metallisierung 510 über dem mindestens einen Chip 516 einkapselt, entfernt werden, um mindestens ein abgetrenntes einzelnes Plättchen oder mindestens einen abgetrennten einzelnen Chip 516 mit einer Metallisierung 510 auf dem Träger 502 zu belassen, beispielsweise durch Ätzen oder andere geeignete Verfahren.
-
Gemäß der in 5D gezeigten Ausführungsform kann nach dem Entfernen des restlichen Materials der Schutzschicht 512 die Metallisierung 510 vertieft sein oder kann eine Aussparung in Bezug auf das Plättchen oder den Chip 516 aufweisen, wobei beispielsweise eine Stufe 522 zwischen der Kante des Chips 516 und der Seitenwand 518 der Metallisierung 510 ersichtlich werden kann.
-
6A bis 6D zeigen schematische Querschnittsansichten, die ein Verfahren zum Bearbeiten eines Wafers gemäß einer Ausführungsform darstellen.
-
Mit Bezug auf 6A kann ein Wafer 604 mit mindestens einem Chipbereich 606 und mindestens einem Schnittbereich 608 nahe dem mindestens einen Chipbereich 606 vorgesehen werden, z. B. auf einem Träger 602. Mindestens eine Metallisierung (oder Metallisierungsstruktur) 610 kann über dem mindestens einen Chipbereich 606 des Wafers 604 angeordnet sein. Die mindestens eine Metallisierung 610 kann beispielsweise durch Abscheiden eines Metallisierungsmaterials über einer Oberfläche 604a des Wafers 604, z. B. einer Oberfläche 604a, die vom Träger 602 abgewandt ist, ausgebildet worden sein. Das Metallisierungsmaterial kann strukturiert worden sein, so dass die mindestens eine Metallisierung 610 über dem mindestens einen Chipbereich 606 des Wafers 604 ausgebildet ist. Mehrere Metallisierungen 610 können beispielsweise ausgebildet worden sein, wobei jede Metallisierung 610 über einem jeweiligen Chipbereich 606 von mehreren Chipbereichen 606 des Wafers 604 ausgebildet ist.
-
Wie in 6A gezeigt, kann eine Schutzschicht 612 durch Abscheiden eines Schutzmaterials über dem Wafer 604 mit der mindestens einen Metallisierung 610 über dem mindestens einen Chipbereich 606 des Wafers 604 ausgebildet werden, so dass die Schutzschicht 612 eine Oberfläche 610a der mindestens einen Metallisierung 610, die vom Wafer 604 abgewandt ist, Seitenwände 618 der mindestens einen Metallisierung 610 und mindestens einen Abschnitt 620 der Oberfläche 604a des Wafers 604 über dem mindestens einen Schnittbereich 608 bedeckt. Der Wafer 604 kann beispielsweise mehrere Schnittbereiche 608 aufweisen, wobei jeder Schnittbereich 608 nahe oder benachbart zu einem oder mehreren Chipbereichen 606 von mehreren Chipbereichen 606 des Wafers 604, beispielsweise zwischen zwei oder mehr benachbarten Chipbereichen 606 der mehreren Chipbereiche 606, angeordnet sein kann.
-
Gemäß der in 6A gezeigten Ausführungsform kann das zum Ausbilden der Schutzschicht 612 verwendete Schutzmaterial ein Hartmaskenmaterial aufweisen oder daraus bestehen, wie z. B. ein Nitridmaterial wie z. B. Siliziumnitrid und/oder ein Oxidmaterial wie z. B. Siliziumoxid.
-
Weiter mit Bezug auf 6A kann eine Maskenschicht 614 über dem Wafer 604 mit der Schutzschicht 612 über der mindestens einen Metallisierung 610 über dem mindestens einen Chipbereich 606 des Wafers 604 beispielsweise durch Abscheiden eines Resistmaterials (z. B. eines Photoresists) ausgebildet werden, so dass die Oberfläche der Schutzschicht 612, die über dem Wafer 604 abgeschieden ist, mit der Maskenschicht 614 bedeckt wird.
-
Mit Bezug auf 6B kann die Maskenschicht 614 derart strukturiert werden, dass restliches Material der Maskenschicht 614 zumindest einen Abschnitt der Schutzschicht 612, der die Oberfläche 610a der mindestens einen Metallisierung 610 bedeckt, die vom Wafer 604 abgewandt ist, und zumindest einen Abschnitt der Schutzschicht 612 bedeckt, der die Seitenwände 618 der mindestens einen Metallisierung 610 bedeckt, während das Material der Maskenschicht 614, das vorher zumindest einen Abschnitt der Schutzschicht 612 bedeckt hat, der den mindestens einen Abschnitt 620 der Oberfläche 604a des Wafers 604 über dem mindestens einen Schnittbereich 608 bedeckt, wieder von oberhalb der Schutzschicht 612 entfernt werden kann, so dass der mindestens eine Abschnitt der Schutzschicht 612, der den mindestens einen Abschnitt 620 der Oberfläche 604a des Wafers 604 über dem mindestens einen Schnittbereich 608 des Wafers 604 bedeckt, freigelegt werden kann.
-
Gemäß der in 6B gezeigten Ausführungsform kann die Maskenschicht 614 ein Resistmaterial, z. B. einen Photoresist, aufweisen oder daraus bestehen. Im Fall eines Photoresists kann das Strukturieren der Maskenschicht 614 beispielsweise einen Photolithographieprozess aufweisen oder durch diesen erreicht werden, der das Freilegen des Photoresists (z. B. unter Verwendung einer Photolithographiemaske) und das Entwickeln des Photoresists, um die strukturierte Maskenschicht 614 zu erhalten, aufweisen kann.
-
Alternativ kann die Maskenschicht 614 unter Verwendung von anderen geeigneten Prozessen, die an sich auf dem Fachgebiet bekannt sein können, strukturiert werden.
-
Mit Bezug auf 6C kann der mindestens eine Abschnitt der Schutzschicht 612, der den mindestens einen Abschnitt 620 der Oberfläche 604a des Wafers 604 über dem Schnittbereich 608 bedeckt, unter Verwendung der strukturierten Maskenschicht 614 entfernt werden, so dass der mindestens eine Abschnitt 620 der Oberfläche 604a des Wafers 604 über dem mindestens einen Schnittbereich 608 wieder freigelegt wird, beispielsweise zwischen mehreren Metallisierungen 610.
-
Gemäß der in 6C gezeigten Ausführungsform kann das Entfernen der Schutzschicht 612, die den mindestens einen Abschnitt 620 der Oberfläche 604a des Wafers 604 über dem Schnittbereich 608 bedeckt, Ätzen, alternativ die Verwendung von anderen geeigneten Verfahren aufweisen oder dadurch bewirkt werden.
-
Mit Bezug auf 6D kann die strukturierte Maskenschicht 614 beispielsweise durch Ätzen oder andere geeignete Verfahren entfernt werden, um die strukturierte Schutzschicht 612 über der mindestens einen Metallisierung 610 zu belassen.
-
Mit Bezug auf 6E kann der Wafer 604 unter Verwendung eines Plasmaätzprozesses, z. B. eines Bosch-Plasmaätzprozesses (alternativ anderer Plasmaätzprozesse), beispielsweise durch Ätzen des Wafermaterials in dem mindestens einen Schnittbereich 608 geätzt werden, um mindestens ein Plättchen (oder einen Chip) 616 auszubilden. Wie gezeigt, kann der mindestens eine Chip 616 den mindestens einen Chipbereich 606 und die mindestens eine Metallisierung 610, die über dem mindestens einen Chipbereich 606 angeordnet ist und durch das restliche Material der Schutzschicht 612 eingekapselt ist, umfassen.
-
Mit Bezug auf 6F kann die strukturierte Schutzschicht 612 von 6E, die die mindestens eine Metallisierung 610 über dem mindestens einen Plättchen oder Chip 616 einkapselt, entfernt werden, um mindestens ein abgetrenntes einzelnes Plättchen oder mindestens einen abgetrennten einzelnen Chip 616 mit einer Metallisierung 610 auf dem Träger 602 zu belassen, beispielsweise durch Ätzen oder andere geeignete Verfahren.
-
Gemäß der in 6F gezeigten Ausführungsform kann nach dem Entfernen des restlichen Materials der Schutzschicht 612 die Metallisierung 610 vertieft sein oder kann eine Aussparung in Bezug auf das Plättchen oder den Chip 616 aufweisen, wobei eine Stufe 622 zwischen der Kante des Chips 616 und der Seitenwand 618 der Metallisierung 610 ersichtlich werden kann.
-
Verschiedene Ausführungsformen können einen Wafer mit mindestens einem Chipbereich, mindestens einer Metallisierung, die über dem mindestens einen Chipbereich angeordnet ist, und mindestens einer Schutzschicht, die die mindestens eine Metallisierung bedeckt, schaffen. Die mindestens eine Schutzschicht kann die mindestens eine Metallisierung einkapseln. Die mindestens eine Schutzschicht kann dazu konfiguriert sein, die mindestens eine Metallisierung während des Plasmaätzens zu schützen, beispielsweise während des Plasmazertrennens, wie vorstehend hier beschrieben. Die mindestens eine Schutzschicht kann gemäß einer oder mehreren hier vorstehend beschriebenen Ausführungsformen konfiguriert sein. Die mindestens eine Schutzschicht kann beispielsweise ein Resistmaterial (z. B. Photoresist) oder ein Hartmaskenmaterial (z. B. ein Oxidmaterial und/oder ein Nitridmaterial) aufweisen oder daraus bestehen.
-
Obwohl die Erfindung mit Bezug auf spezifische Ausführungsformen speziell gezeigt und beschrieben wurde, sollte für den Fachmann auf dem Gebiet verständlich sein, dass verschiedene Änderungen an der Form und am Detail darin vorgenommen werden können, ohne vom Gedanken und Schutzbereich der Erfindung, wie durch die beigefügten Ansprüche definiert, abzuweichen. Der Schutzbereich der Erfindung ist folglich durch die beigefügten Ansprüche angegeben und alle Änderungen, die in die Bedeutung und den Bereich der Äquivalenz der Ansprüche fallen, sollen daher umfasst sein.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
