JPH08115979A - 多層配線形成法 - Google Patents
多層配線形成法Info
- Publication number
- JPH08115979A JPH08115979A JP27604694A JP27604694A JPH08115979A JP H08115979 A JPH08115979 A JP H08115979A JP 27604694 A JP27604694 A JP 27604694A JP 27604694 A JP27604694 A JP 27604694A JP H08115979 A JPH08115979 A JP H08115979A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- forming
- wiring
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 多層配線形成法において、接続抵抗及びその
ばらつきを低減する。 【構成】 Ａｌ又はＡｌ合金膜１４ｂ、窒化防止用のＴ
ｉ膜１４ｃ及び反射防止用のＴｉＮ膜１４ｄを含む下方
配線層を覆って層間絶縁膜３４を形成した後、レジスト
層をマスクとする選択エッチング処理により絶縁膜３４
に接続孔３４ａを形成する。このとき、接続孔３４ａの
底は、（Ｂ）のようにＴｉ膜１４ｃ中に位置させず、
（Ａ）のようにＴｉＮ膜１４ｄ中に位置させる。Ｏ2 ア
ッシングによりレジスト層を除去した後、接続孔３４ａ
を介して下方配線層につながる上方配線層を形成する。
層間接続状態がＴｉ層１４ｃの酸化により悪化するのを
防げる。
ばらつきを低減する。 【構成】 Ａｌ又はＡｌ合金膜１４ｂ、窒化防止用のＴ
ｉ膜１４ｃ及び反射防止用のＴｉＮ膜１４ｄを含む下方
配線層を覆って層間絶縁膜３４を形成した後、レジスト
層をマスクとする選択エッチング処理により絶縁膜３４
に接続孔３４ａを形成する。このとき、接続孔３４ａの
底は、（Ｂ）のようにＴｉ膜１４ｃ中に位置させず、
（Ａ）のようにＴｉＮ膜１４ｄ中に位置させる。Ｏ2 ア
ッシングによりレジスト層を除去した後、接続孔３４ａ
を介して下方配線層につながる上方配線層を形成する。
層間接続状態がＴｉ層１４ｃの酸化により悪化するのを
防げる。
Description
【０００１】
【産業上の利用分野】この発明は、ＬＳＩ等の半導体装
置の製造に用いられる多層配線形成法に関し、特に層間
接続状態がＴｉＮ膜の下に敷いたＴｉ膜の酸化により悪
化するのを防ぐことにより接続抵抗及びそのばらつきを
低減するようにしたものである。
置の製造に用いられる多層配線形成法に関し、特に層間
接続状態がＴｉＮ膜の下に敷いたＴｉ膜の酸化により悪
化するのを防ぐことにより接続抵抗及びそのばらつきを
低減するようにしたものである。
【０００２】
【従来の技術】従来、多層配線構造としては、図７に示
すものが知られている（例えば、特開平５−１９０６８
９号公報参照）。
すものが知られている（例えば、特開平５−１９０６８
９号公報参照）。
【０００３】図７の構造を得るには、半導体基板１０の
表面を覆う絶縁膜１２の上にＴｉＮ膜（バリアメタル
膜）１４ａ、Ａｌ又はＡｌ合金膜（配線材膜）１４ｂ、
Ｔｉ膜（窒化防止膜）１４ｃ及びＴｉＮ膜（反射防止
膜）１４ｄを有する下方配線層１４を形成した後、配線
層１４を覆って層間絶縁膜１６を形成する。そして、レ
ジスト層をマスクとする選択エッチング処理により絶縁
膜１６に配線層１４の一部に対応した接続孔１６Ａを形
成する。この後、Ｏ2 アッシングによりレジスト層を除
去してから、上方配線層１８を形成する。配線層１８
は、接続孔１６Ａを介して配線層１４に接続される。
表面を覆う絶縁膜１２の上にＴｉＮ膜（バリアメタル
膜）１４ａ、Ａｌ又はＡｌ合金膜（配線材膜）１４ｂ、
Ｔｉ膜（窒化防止膜）１４ｃ及びＴｉＮ膜（反射防止
膜）１４ｄを有する下方配線層１４を形成した後、配線
層１４を覆って層間絶縁膜１６を形成する。そして、レ
ジスト層をマスクとする選択エッチング処理により絶縁
膜１６に配線層１４の一部に対応した接続孔１６Ａを形
成する。この後、Ｏ2 アッシングによりレジスト層を除
去してから、上方配線層１８を形成する。配線層１８
は、接続孔１６Ａを介して配線層１４に接続される。
【０００４】
【発明が解決しようとする課題】上記した従来技術によ
ると、ＴｉＮ膜１４ｄの下にＴｉ膜１４ｃを敷いたの
で、ＴｉＮ膜１４ｄを反応性スパッタ法で形成する際に
Ａｌ又はＡｌ合金膜１４ｂの表面の窒化を防止すること
ができ、配線層１４，１８間の接続部（層間接続部）の
接続抵抗を大幅に低減することができる。
ると、ＴｉＮ膜１４ｄの下にＴｉ膜１４ｃを敷いたの
で、ＴｉＮ膜１４ｄを反応性スパッタ法で形成する際に
Ａｌ又はＡｌ合金膜１４ｂの表面の窒化を防止すること
ができ、配線層１４，１８間の接続部（層間接続部）の
接続抵抗を大幅に低減することができる。
【０００５】ところが、発明者の研究によると、接続孔
１６Ａの形成状況によっては層間接続部の接続抵抗が相
当に大きくなることが判明した。また、接続抵抗が増大
するのは、接続孔１６Ａの形成時にＴｉＮ膜１４ｄの一
部が除去されてＴｉ膜１４ｃが露呈した状態でＯ2 アッ
シングによりレジスト層を除去するためＴｉ膜１４ｃの
露呈部が酸化されることによるものと推測された。
１６Ａの形成状況によっては層間接続部の接続抵抗が相
当に大きくなることが判明した。また、接続抵抗が増大
するのは、接続孔１６Ａの形成時にＴｉＮ膜１４ｄの一
部が除去されてＴｉ膜１４ｃが露呈した状態でＯ2 アッ
シングによりレジスト層を除去するためＴｉ膜１４ｃの
露呈部が酸化されることによるものと推測された。
【０００６】接続抵抗増大のメカニズムを知るため、図
８に示すような試料を作成した。すなわち、図７に示し
たように半導体基板１０の表面を覆う絶縁膜１２の上に
２００ｎｍの厚さのＴｉ膜１４ｃを形成した後、その上
に層間絶縁膜１６として５００ｎｍの厚さのシリコンオ
キサイド膜をプラズマＣＶＤ（ケミカル・ベーパー・デ
ポジション）法により形成した。そして、レジスト層を
マスクとする選択的なドライエッチング処理により絶縁
膜１６に接続孔１６Ａを形成した。このときのドライエ
ッチング条件は、ガス流量ＣＨＦ3 ／ＣＦ4 ／Ａｒ＝５
／３０／１００ｓｃｃｍ、高周波電力７００Ｗ、ガス圧
力２６．７Ｐａ（２００ｍＴｏｒｒ）、処理時間１８２
秒であった。この後、Ｏ2 アッシングによりレジスト層
を除去してから、接続孔１６Ａの底のＴｉ膜１４ｃをオ
ージェで深さ方向（矢印ｄの方向）に元素分析した。
８に示すような試料を作成した。すなわち、図７に示し
たように半導体基板１０の表面を覆う絶縁膜１２の上に
２００ｎｍの厚さのＴｉ膜１４ｃを形成した後、その上
に層間絶縁膜１６として５００ｎｍの厚さのシリコンオ
キサイド膜をプラズマＣＶＤ（ケミカル・ベーパー・デ
ポジション）法により形成した。そして、レジスト層を
マスクとする選択的なドライエッチング処理により絶縁
膜１６に接続孔１６Ａを形成した。このときのドライエ
ッチング条件は、ガス流量ＣＨＦ3 ／ＣＦ4 ／Ａｒ＝５
／３０／１００ｓｃｃｍ、高周波電力７００Ｗ、ガス圧
力２６．７Ｐａ（２００ｍＴｏｒｒ）、処理時間１８２
秒であった。この後、Ｏ2 アッシングによりレジスト層
を除去してから、接続孔１６Ａの底のＴｉ膜１４ｃをオ
ージェで深さ方向（矢印ｄの方向）に元素分析した。
【０００７】図９は、オージェ分析の結果を示すもの
で、２１は酸素（Ｏ）、２２はチタン（Ｔｉ）、２３は
フッ素（Ｆ）の各分布を示し、Ｓは、図８に示すように
Ｔｉ膜１４ｃの表面位置を示す。
で、２１は酸素（Ｏ）、２２はチタン（Ｔｉ）、２３は
フッ素（Ｆ）の各分布を示し、Ｓは、図８に示すように
Ｔｉ膜１４ｃの表面位置を示す。
【０００８】図９の分析結果によれば、接続孔１６Ａ内
でＴｉ膜１４ｃが酸化されていることがわかる。そし
て、ドライエッチング処理にはＯ2 が用いられていない
ので、アッシング処理中に酸化が行なわれていると考え
られる。
でＴｉ膜１４ｃが酸化されていることがわかる。そし
て、ドライエッチング処理にはＯ2 が用いられていない
ので、アッシング処理中に酸化が行なわれていると考え
られる。
【０００９】この発明の目的は、層間接続部の接続抵抗
及びそのばらつきを低減することができる新規な多層配
線形成法を提供することにある。
及びそのばらつきを低減することができる新規な多層配
線形成法を提供することにある。
【００１０】
【課題を解決するための手段】この発明は、最も上から
順に反射防止用のＴｉＮ又はＴｉＯＮ膜、窒化防止用の
Ｔｉ膜及びＡｌ又はＡｌ合金膜を有する下方配線層を覆
って層間絶縁膜を形成する工程と、レジスト層をマスク
とする選択エッチング処理により前記層間絶縁膜に前記
下方配線層の一部に対応した接続孔を形成する工程と、
前記レジスト層を酸化性雰囲気中で除去した後、前記接
続孔を介して前記下方配線層につながる上方配線層を形
成する工程とを含む多層配線形成法において、前記接続
孔を形成する工程では、前記接続孔の底を前記ＴｉＮ又
はＴｉＯＮ膜中に位置させることを特徴とするものであ
る。
順に反射防止用のＴｉＮ又はＴｉＯＮ膜、窒化防止用の
Ｔｉ膜及びＡｌ又はＡｌ合金膜を有する下方配線層を覆
って層間絶縁膜を形成する工程と、レジスト層をマスク
とする選択エッチング処理により前記層間絶縁膜に前記
下方配線層の一部に対応した接続孔を形成する工程と、
前記レジスト層を酸化性雰囲気中で除去した後、前記接
続孔を介して前記下方配線層につながる上方配線層を形
成する工程とを含む多層配線形成法において、前記接続
孔を形成する工程では、前記接続孔の底を前記ＴｉＮ又
はＴｉＯＮ膜中に位置させることを特徴とするものであ
る。
【００１１】
【作用】この発明の多層配線形成法によると、接続孔の
底をＴｉＮ又はＴｉＯＮ膜中に位置させるようにしたの
で、Ｔｉ膜が接続孔の底に存在しない。従って、レジス
ト層を酸化性雰囲気中で除去しても、Ｔｉ膜の酸化で層
間接続状態が悪化することはない。
底をＴｉＮ又はＴｉＯＮ膜中に位置させるようにしたの
で、Ｔｉ膜が接続孔の底に存在しない。従って、レジス
ト層を酸化性雰囲気中で除去しても、Ｔｉ膜の酸化で層
間接続状態が悪化することはない。
【００１２】
【実施例】図１は、この発明の一実施例に係る多層配線
構造を示すもので、絶縁膜１２は、図７に示したのと同
様の半導体基板の表面を覆って設けられたものである。
構造を示すもので、絶縁膜１２は、図７に示したのと同
様の半導体基板の表面を覆って設けられたものである。
【００１３】絶縁膜１２の上には、１層目の配線層３０
を介して層間絶縁膜１６を形成する。そして、ＣＭＰ
（化学・機械的研磨）法等により絶縁膜１６の上面を平
坦化する。この後、絶縁膜１６の上に、２層目の配線層
３２Ａ，３２Ｂを形成する。
を介して層間絶縁膜１６を形成する。そして、ＣＭＰ
（化学・機械的研磨）法等により絶縁膜１６の上面を平
坦化する。この後、絶縁膜１６の上に、２層目の配線層
３２Ａ，３２Ｂを形成する。
【００１４】配線層３２Ａ，３２Ｂとしては、図２に示
すような構造のものを用いることができる。図２は、代
表として配線層３２Ａの積層構造を示すもので、配線層
３２Ａは、下から順にＴｉ膜１４ａ、Ａｌ−Ｓｉ−Ｃｕ
合金膜１４ｂ、Ｔｉ膜１４ｃ及びＴｉＮ膜１４ｄを積層
した構造になっている。膜１４ａ〜１４ｄの厚さを例示
すると、１４ａは１００ｎｍ、１４ｂは３５０ｎｍ、１
４ｃは１〜１５ｎｍ、１４ｄは４０〜５０ｎｍである。
ＴｉＮ膜１４ｄは、ＴｉＯＮ膜に代えてもよい。このよ
うな配線構造は、例えば次の表１に示すような条件でス
パッタ処理を行なうことにより得られる。
すような構造のものを用いることができる。図２は、代
表として配線層３２Ａの積層構造を示すもので、配線層
３２Ａは、下から順にＴｉ膜１４ａ、Ａｌ−Ｓｉ−Ｃｕ
合金膜１４ｂ、Ｔｉ膜１４ｃ及びＴｉＮ膜１４ｄを積層
した構造になっている。膜１４ａ〜１４ｄの厚さを例示
すると、１４ａは１００ｎｍ、１４ｂは３５０ｎｍ、１
４ｃは１〜１５ｎｍ、１４ｄは４０〜５０ｎｍである。
ＴｉＮ膜１４ｄは、ＴｉＯＮ膜に代えてもよい。このよ
うな配線構造は、例えば次の表１に示すような条件でス
パッタ処理を行なうことにより得られる。
【００１５】
【表１】 ここで、ＴｉＮ膜及びＴｉＯＮ膜については、反応性ス
パッタ処理となる。順次の膜形成は、真空を破ることな
く連続的に行なってもよく、あるいは途中で大気開放し
ても構わない。成膜速度から成膜時間を決定する。
パッタ処理となる。順次の膜形成は、真空を破ることな
く連続的に行なってもよく、あるいは途中で大気開放し
ても構わない。成膜速度から成膜時間を決定する。
【００１６】配線層３２Ａ，３２Ｂとしては、図３に示
すような積層構造を用いてもよい。図３のものが図２の
ものと異なるのは、バリアメタル膜として、ＴｉＮ膜１
４ａの代りに、Ｔｉ膜１４ａ1 及びＴｉＯＮ膜１４ａ2
の積層を用いたことである。この場合、膜１４ａ1 ，１
４ａ2 の厚さは、それぞれ１０ｎｍ、１００ｎｍとし、
膜１４ｂ〜１４ｄの厚さは、それぞれ図２に関して前述
したものと同様にすることができる。図３の構造におい
ても、ＴｉＮ膜１４ｄをＴｉＯＮ膜に代えることができ
る。
すような積層構造を用いてもよい。図３のものが図２の
ものと異なるのは、バリアメタル膜として、ＴｉＮ膜１
４ａの代りに、Ｔｉ膜１４ａ1 及びＴｉＯＮ膜１４ａ2
の積層を用いたことである。この場合、膜１４ａ1 ，１
４ａ2 の厚さは、それぞれ１０ｎｍ、１００ｎｍとし、
膜１４ｂ〜１４ｄの厚さは、それぞれ図２に関して前述
したものと同様にすることができる。図３の構造におい
ても、ＴｉＮ膜１４ｄをＴｉＯＮ膜に代えることができ
る。
【００１７】図２又は図３に示したような積層を絶縁膜
１６上に形成した後、該積層の上にレジストを塗布して
ホトリソグラフィ処理を施すことにより所望の配線パタ
ーンに対応したレジスト層を形成する。このときのレジ
ストパターニングは、積層の最上層に反射防止用のＴｉ
Ｎ（又はＴｉＯＮ）膜１４ｄを設けてあるため、微細加
工が可能である。そして、レジスト層をマスクとして積
層を選択的にエッチングすることにより配線層３２Ａ，
３２Ｂを得る。この後、レジスト層を除去する。
１６上に形成した後、該積層の上にレジストを塗布して
ホトリソグラフィ処理を施すことにより所望の配線パタ
ーンに対応したレジスト層を形成する。このときのレジ
ストパターニングは、積層の最上層に反射防止用のＴｉ
Ｎ（又はＴｉＯＮ）膜１４ｄを設けてあるため、微細加
工が可能である。そして、レジスト層をマスクとして積
層を選択的にエッチングすることにより配線層３２Ａ，
３２Ｂを得る。この後、レジスト層を除去する。
【００１８】次に、絶縁膜１６の上に配線層３２Ａ，３
２Ｂを覆ってプラズマＣＶＤ法によりシリコンオキサイ
ドからなる層間絶縁膜３４を形成する。そして、ＣＭＰ
法等により絶縁膜３４の上面を平坦化した後、レジスト
層をマスクとする選択的なドライエッチング処理により
配線層３２Ａ，３２Ｂの各々の一部に対応した一定深さ
の接続孔３４ａ，３４ｂを絶縁膜３４に形成する。この
ときのドライエッチング処理は、次の［Ｉ］，［II］に
示すような２通りの条件で別々に行なった。
２Ｂを覆ってプラズマＣＶＤ法によりシリコンオキサイ
ドからなる層間絶縁膜３４を形成する。そして、ＣＭＰ
法等により絶縁膜３４の上面を平坦化した後、レジスト
層をマスクとする選択的なドライエッチング処理により
配線層３２Ａ，３２Ｂの各々の一部に対応した一定深さ
の接続孔３４ａ，３４ｂを絶縁膜３４に形成する。この
ときのドライエッチング処理は、次の［Ｉ］，［II］に
示すような２通りの条件で別々に行なった。
【００１９】［Ｉ］ガス流量ＣＨＦ3 ／Ｏ2 ／Ｈｅ＝２
０／３．５／８８ｓｃｃｍ、高周波電力５００Ｗ、ガス
圧力２６０Ｐａ（１９５０ｍＴｏｒｒ） ［II］ガス流量ＣＨＦ3 ／ＣＦ4 ／Ａｒ＝５／３０／１
００ｓｃｃｍ、高周波電力７００Ｗ、ガス圧力２６．７
Ｐａ（２００ｍＴｏｒｒ） なお、ＴｉＮ膜１４ｄと絶縁膜３４の選択比は、約１５
であった。
０／３．５／８８ｓｃｃｍ、高周波電力５００Ｗ、ガス
圧力２６０Ｐａ（１９５０ｍＴｏｒｒ） ［II］ガス流量ＣＨＦ3 ／ＣＦ4 ／Ａｒ＝５／３０／１
００ｓｃｃｍ、高周波電力７００Ｗ、ガス圧力２６．７
Ｐａ（２００ｍＴｏｒｒ） なお、ＴｉＮ膜１４ｄと絶縁膜３４の選択比は、約１５
であった。
【００２０】次に、接続孔３４ａ，３４ｂの形成に用い
たレジスト層をＯ2 アッシングにより除去する。アッシ
ング条件は、ガス流量Ｏ2 ／Ｎ2 Ｏ＝６／０．５ｓｌ
ｍ、ガス圧力４Ｔｏｒｒ、処理時間１２０秒とした。
たレジスト層をＯ2 アッシングにより除去する。アッシ
ング条件は、ガス流量Ｏ2 ／Ｎ2 Ｏ＝６／０．５ｓｌ
ｍ、ガス圧力４Ｔｏｒｒ、処理時間１２０秒とした。
【００２１】この後、３層目の配線層３６Ａ，３６Ｂを
形成する。一例として、スパッタクリーニング処理（Ａ
ｒガス圧２．５ｍＴｏｒｒ、高周波電力５００Ｗ、処理
時間６０秒）を行なった後、７ｎｍの厚さのＴｉ膜及び
１０００ｎｍの厚さのＡｌ−Ｓｉ−Ｃｕ合金膜を順次に
スパッタ処理により堆積し、その堆積層を所望の配線パ
ターンに従ってパターニングすることにより配線層３６
Ａ，３６Ｂを得た。配線層３６Ａ，３６Ｂは、それぞれ
接続孔３４ａ，３４ｂを介して配線層３２Ａ，３２Ｂに
接続される。
形成する。一例として、スパッタクリーニング処理（Ａ
ｒガス圧２．５ｍＴｏｒｒ、高周波電力５００Ｗ、処理
時間６０秒）を行なった後、７ｎｍの厚さのＴｉ膜及び
１０００ｎｍの厚さのＡｌ−Ｓｉ−Ｃｕ合金膜を順次に
スパッタ処理により堆積し、その堆積層を所望の配線パ
ターンに従ってパターニングすることにより配線層３６
Ａ，３６Ｂを得た。配線層３６Ａ，３６Ｂは、それぞれ
接続孔３４ａ，３４ｂを介して配線層３２Ａ，３２Ｂに
接続される。
【００２２】この発明によれば、上記した接続孔形成工
程において、接続孔３４ａは、図４（Ｂ）に示すように
底がＴｉ膜１４ｃ中に位置するようには形成せず、図４
（Ａ）に示すように底がＴｉＮ膜１４ｄ中に位置するよ
うに形成する。この場合、絶縁膜１６，３４の上面がほ
ぼ完全に平坦化されており、配線層３２Ａ，３２Ｂの厚
さがほぼ等しいので、接続孔３４ｂも接続孔３４ａとほ
ぼ等しい深さで図４（Ａ）に示すように形成される。こ
のように平坦化処理後に接続孔３４ａ，３４ｂを形成す
ると、各接続孔の底をＴｉＮ（又はＴｉＯＮ）膜１４ｄ
中に位置させるのが容易となる。なお、Ｔｉ膜１４ｃの
厚さは、成膜可能下限値でも窒化防止効果が得られる。
程において、接続孔３４ａは、図４（Ｂ）に示すように
底がＴｉ膜１４ｃ中に位置するようには形成せず、図４
（Ａ）に示すように底がＴｉＮ膜１４ｄ中に位置するよ
うに形成する。この場合、絶縁膜１６，３４の上面がほ
ぼ完全に平坦化されており、配線層３２Ａ，３２Ｂの厚
さがほぼ等しいので、接続孔３４ｂも接続孔３４ａとほ
ぼ等しい深さで図４（Ａ）に示すように形成される。こ
のように平坦化処理後に接続孔３４ａ，３４ｂを形成す
ると、各接続孔の底をＴｉＮ（又はＴｉＯＮ）膜１４ｄ
中に位置させるのが容易となる。なお、Ｔｉ膜１４ｃの
厚さは、成膜可能下限値でも窒化防止効果が得られる。
【００２３】図５は、図４（Ａ）、（Ｂ）の構造をそれ
ぞれ得るためのエッチング時間１８４秒、２１０秒に対
応してビアチェーン抵抗の測定結果を示すものである。
ビアチェーン抵抗の測定には、図６の試料が用いられ
た。
ぞれ得るためのエッチング時間１８４秒、２１０秒に対
応してビアチェーン抵抗の測定結果を示すものである。
ビアチェーン抵抗の測定には、図６の試料が用いられ
た。
【００２４】一般に、層間接続部の接続抵抗（ビア抵
抗）は、極めて低いので、単一の層間接続部のビア抵抗
を測定するのではなく、図６に示すように多数の層間接
続部を直列接続した状態でビアチェーン抵抗として測定
するのが普通である。図６の試料では、下方の配線層Ｗ
1 及び上方の配線層Ｗ2 に関する層間接続部Ｃ1 ，Ｃ2
…Ｃn が直列接続された形で半導体基板の上面に配置さ
れ、層間接続部Ｃ1 及びＣn にそれぞれ接続した端子Ｔ
1 及びＴ2 の間の電気抵抗を測定するようになってい
る。
抗）は、極めて低いので、単一の層間接続部のビア抵抗
を測定するのではなく、図６に示すように多数の層間接
続部を直列接続した状態でビアチェーン抵抗として測定
するのが普通である。図６の試料では、下方の配線層Ｗ
1 及び上方の配線層Ｗ2 に関する層間接続部Ｃ1 ，Ｃ2
…Ｃn が直列接続された形で半導体基板の上面に配置さ
れ、層間接続部Ｃ1 及びＣn にそれぞれ接続した端子Ｔ
1 及びＴ2 の間の電気抵抗を測定するようになってい
る。
【００２５】図５の測定結果は、層間接続部の数ｎを２
０００個にすると共にＴｉ膜１４ｃの厚さを１５ｎｍと
し、前述したエッチング条件［Ｉ］で接続孔を形成した
場合のものであるが、エッチング条件を前述した［II］
のものに代えても図５と同様の測定結果が得られた。
０００個にすると共にＴｉ膜１４ｃの厚さを１５ｎｍと
し、前述したエッチング条件［Ｉ］で接続孔を形成した
場合のものであるが、エッチング条件を前述した［II］
のものに代えても図５と同様の測定結果が得られた。
【００２６】図５の測定結果によれば、図４（Ｂ）の層
間接続部に比べて図４（Ａ）の層間接続部の方がビアチ
ェーン抵抗（接続抵抗）及びそのばらつきが大幅に低減
されているのがわかる。
間接続部に比べて図４（Ａ）の層間接続部の方がビアチ
ェーン抵抗（接続抵抗）及びそのばらつきが大幅に低減
されているのがわかる。
【００２７】
【発明の効果】以上のように、この発明によれば、層間
接続状態が窒化防止用のＴｉ膜の酸化で悪化するのを防
ぐようにしたので、層間接続部の接続抵抗を低減すると
共に接続抵抗のばらつきを低減することができ、配線形
成歩留りが向上する効果が得られるものである。
接続状態が窒化防止用のＴｉ膜の酸化で悪化するのを防
ぐようにしたので、層間接続部の接続抵抗を低減すると
共に接続抵抗のばらつきを低減することができ、配線形
成歩留りが向上する効果が得られるものである。
【図１】 この発明の一実施例に係る多層配線構造を示
す断面図である。
す断面図である。
【図２】 配線構造の一例を示す断面図である。
【図３】 配線構造の他の例を示す断面図である。
【図４】 ２通りの接続孔形成状況を示す断面図であ
る。
る。
【図５】 接続孔形成のためのエッチング時間とビアチ
ェーン抵抗との関係を示すグラフである。
ェーン抵抗との関係を示すグラフである。
【図６】 ビアチェーン抵抗測定試料の層間接続部配置
を示す上面図である。
を示す上面図である。
【図７】 従来の多層配線構造の一例を示す基板断面図
である。
である。
【図８】 オージェ分析用試料を示す断面図である。
【図９】 オージェ分析結果を示すグラフである。
３０，３２Ａ，３２Ｂ，３６Ａ，３６Ｂ：配線層、１
２，１６，３４：絶縁膜。
２，１６，３４：絶縁膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ａ
Claims (1)
- 【請求項１】最も上から順に反射防止用のＴｉＮ又はＴ
ｉＯＮ膜、窒化防止用のＴｉ膜及びＡｌ又はＡｌ合金膜
を有する下方配線層を覆って層間絶縁膜を形成する工程
と、 レジスト層をマスクとする選択エッチング処理により前
記層間絶縁膜に前記下方配線層の一部に対応した接続孔
を形成する工程と、 前記レジスト層を酸化性雰囲気中で除去した後、前記接
続孔を介して前記下方配線層につながる上方配線層を形
成する工程とを含む多層配線形成法であって、 前記接続孔を形成する工程では、前記接続孔の底を前記
ＴｉＮ又はＴｉＯＮ膜中に位置させることを特徴とする
多層配線形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27604694A JP3793995B2 (ja) | 1994-10-14 | 1994-10-14 | 多層配線形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27604694A JP3793995B2 (ja) | 1994-10-14 | 1994-10-14 | 多層配線形成法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002183059A Division JP3767522B2 (ja) | 2002-06-24 | 2002-06-24 | 多層配線形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08115979A true JPH08115979A (ja) | 1996-05-07 |
| JP3793995B2 JP3793995B2 (ja) | 2006-07-05 |
Family
ID=17564040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27604694A Expired - Fee Related JP3793995B2 (ja) | 1994-10-14 | 1994-10-14 | 多層配線形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3793995B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990027836A (ko) * | 1997-09-30 | 1999-04-15 | 윤종용 | 반도체 장치의 비아홀 형성방법 |
| KR100373708B1 (ko) * | 2000-07-24 | 2003-02-25 | 아남반도체 주식회사 | 반도체 소자의 금속 배선층 형성 방법 |
| KR100387761B1 (ko) * | 2000-12-12 | 2003-06-18 | 동부전자 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR100452421B1 (ko) * | 2001-12-27 | 2004-10-12 | 동부전자 주식회사 | 반도체 소자의 금속 배선 공정중 이물 제거 방법 |
-
1994
- 1994-10-14 JP JP27604694A patent/JP3793995B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990027836A (ko) * | 1997-09-30 | 1999-04-15 | 윤종용 | 반도체 장치의 비아홀 형성방법 |
| KR100373708B1 (ko) * | 2000-07-24 | 2003-02-25 | 아남반도체 주식회사 | 반도체 소자의 금속 배선층 형성 방법 |
| KR100387761B1 (ko) * | 2000-12-12 | 2003-06-18 | 동부전자 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR100452421B1 (ko) * | 2001-12-27 | 2004-10-12 | 동부전자 주식회사 | 반도체 소자의 금속 배선 공정중 이물 제거 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3793995B2 (ja) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755035B2 (ja) | 多層配線形成法 | |
| JPH0897209A (ja) | 半導体装置およびその製造方法 | |
| JPH05144811A (ja) | 薄膜半導体装置及びその製造方法 | |
| US6130155A (en) | Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating | |
| JP2773072B2 (ja) | 半導体素子の金属配線の形成方法 | |
| JPH07201986A (ja) | 半導体装置の製造方法 | |
| JPH08115979A (ja) | 多層配線形成法 | |
| JP3767522B2 (ja) | 多層配線形成法 | |
| JPH08298287A (ja) | 半導体装置の金属配線及び半導体装置の製造方法 | |
| US6544882B1 (en) | Method to improve reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and aluminum-copper-TiN layers in integrated circuits | |
| JPS61214538A (ja) | 配線構造体の製造方法 | |
| JPH07201851A (ja) | 半導体装置の製造方法 | |
| JPH08186120A (ja) | 半導体装置の製造方法 | |
| JPH10209276A (ja) | 配線形成方法 | |
| JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JP3378693B2 (ja) | 半導体装置の製造方法 | |
| JP2850341B2 (ja) | 半導体装置の製造方法 | |
| JPH06267888A (ja) | 半導体装置の製造方法 | |
| JPS62165342A (ja) | 半導体装置 | |
| JPH06326105A (ja) | 半導体装置の積層配線構造 | |
| JPH05326719A (ja) | 半導体素子の製造方法 | |
| JPH07176531A (ja) | 配線構造、及び配線構造の形成方法 | |
| JP2823727B2 (ja) | コンタクト形成方法 | |
| JPH11260823A (ja) | 集積回路の多層配線構造と多層配線形成法 | |
| JPH05121565A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20050523 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20060403 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100421 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |