CN111435700A - 半导体传感器结构 - Google Patents

半导体传感器结构 Download PDF

Info

Publication number
CN111435700A
CN111435700A CN202010036622.5A CN202010036622A CN111435700A CN 111435700 A CN111435700 A CN 111435700A CN 202010036622 A CN202010036622 A CN 202010036622A CN 111435700 A CN111435700 A CN 111435700A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor wafer
sensor structure
front side
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010036622.5A
Other languages
English (en)
Other versions
CN111435700B (zh
Inventor
M·科尼尔斯
M-C·韦基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Publication of CN111435700A publication Critical patent/CN111435700A/zh
Application granted granted Critical
Publication of CN111435700B publication Critical patent/CN111435700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G01R33/072—Constructional adaptation of the sensor to specific applications
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0005—Geometrical arrangement of magnetic sensor elements; Apparatus combining different magnetic sensor types
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/0206—Three-component magnetometers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种具有第一半导体晶片、第二半导体晶片和绝缘层的半导体传感器结构，其具有上侧和下侧，其中，第二半导体晶片具有衬底层，衬底层具有构造在正侧上的集成电路，集成电路具有构造在正侧上的至少一个金属连接接通部，第二半导体晶片的正侧和第一半导体晶片的正侧分别构造在绝缘层上，第一半导体晶片具有半导体层，半导体层具有三维霍尔传感器结构，三维霍尔传感器结构具有传感器区域，传感器区域由从所述半导体层的背侧延伸至正侧的单片半导体本体构成，在半导体本体的区域中，在正侧上构造彼此间隔开的至少三个第一金属连接接通部，并且在背侧上构造彼此间隔开的至少三个第二金属连接接通部。

Description

半导体传感器结构
技术领域
本发明涉及一种半导体传感器结构和一种半导体传感器结构制造方法，其中，半导体传感器结构包括第一半导体晶片和第二半导体晶片。
背景技术
由DE 10 2013 209 514A1已知一种用于探测空间磁场的三维霍尔传感器，其中，半导体本体具有至少三个电极对，每个电极对具有在半导体本体的上侧上的第一连接端和在半导体本体的下侧上的第二连接端，并且至少三个对的电极对形成至少三个四接通部结构，所述至少三个四接通部结构分别能够通过使用霍尔效应来测量磁场的空间分量。
由Christian Sander等人的《Isotropic 3D Silicon Hall Sensor》，第28届IEEE国际MEMS会议，2015年，第893-896页，以及由Christian Sander等人的《MonolithicIsotropic 3D Silicon Hall Sensor》，传感器和执行器A，第247卷，2016年，第587-597页，已知一种在印制电路板上包括3D霍尔传感器结构的结构。
由P.Garrou等人的《Handbook of 3D integration:technology andapplicatins of 3D integrated ciruits》第1卷，Weinheim：Wiley，2008年，第25-44页和第223-248页，第3和12章，ISBN 978-527-32034-9中已知不同的用于IC(集成电路)的堆叠的方法，其中，这些IC全面地连接并借助通孔
Figure BDA0002366250190000011
连接。
发明内容
在此背景下，本发明的任务在于说明一种改进现有技术的设备。
该任务通过具有根据本发明的特征的半导体传感器结构和根据本发明的半导体传感器结构制造方法来解决。本发明的有利构型是优选的实施方式。
根据本发明的主题提供一种半导体传感器结构，半导体传感器结构具有上侧和下侧并且具有第一半导体晶片、第二半导体晶片和绝缘层。
第一半导体晶片具有第二导电类型的半导体层，该半导体层具有掩埋(vergraben)的正侧和构造上侧的背侧。
第二半导体晶片包括衬底层，该衬底层具有构造下侧的背侧和掩埋的正侧并且具有构造在正侧上的集成电路，集成电路具有构造在正侧上的至少一个金属连接接通部。集成电路优选具有多个金属连接接通部。
第一半导体晶片的正侧和第二半导体晶片的正侧分别构造在绝缘层上。
在第一半导体晶片的半导体层中构造有三维霍尔传感器结构，所述三维霍尔传感器结构具有传感器区域，其中，该传感器区域由单片的半导体本体组成，该半导体本体从半导体层的背侧延伸至正侧，在半导体本体的区域中在正侧上构造有彼此间隔开的至少三个第一金属连接接通部，而在背侧上构造有彼此间隔开的至少三个第二金属连接接通部。
在垂直于正侧的投影中，第一连接接通部相对于第二连接接通部错位地布置，其中，每个第一连接接通部和每个第二连接接通部分别构造在第二导电类型的高掺杂的半导体接通区域上，并且第一连接接通部和第二连接接通部分别具有关于对称轴的多重旋转对称性，该对称轴垂直于半导体本体的正侧和背侧。
霍尔传感器结构的至少三个第一金属连接接通部和集成电路的至少一个连接接通部分别被第一半导体晶片的背侧或被第二半导体晶片的背侧电连接。
可以理解，因此第一连接接通部相对于第二连接接通部错位地布置，因为第一连接接通部的所属的高掺杂半导体接通区域相对于第二连接接通部的所属的高掺杂半导体接通区域错位地布置。
第一半导体晶片的正侧布置在第二半导体晶片的正侧上，并且两个半导体晶片借助晶圆接合(Waferbond)连接成半导体传感器结构。
集成电路的至少一个金属连接接通部与霍尔传感器结构的第一或第二连接接通部电连接，使得在霍尔传感器结构和集成电路之间构造电有效连接。
应注意，表述“各向同性的霍尔传感器”应理解为所谓的3D或三维霍尔传感器结构，该霍尔传感器结构在所有三个空间方向上都在半导体本体内具有相关联的延展，其中，能够借助霍尔传感器结构来确定磁场的所有三个分量。
可以理解，优选借助注入步骤来形成高掺杂的半导体接通区域，其中，剂量高于10e15N/cm2。
因此，将3D霍尔传感器晶圆和包括集成电路的另一晶圆例如根据CMOS技术来组合在半导体传感器结构中，其中，两个晶圆或半导体晶片借助晶圆接合彼此连接。由此能够成本有利且可靠地制造紧凑且非常敏感的霍尔传感器。
霍尔传感器结构的第一连接接通部在平行于半导体层正侧的方向上从传感器区域引出，由此能够在传感器区域以外实现从第一半导体晶片的背侧借助硅通孔(Silizium-Durchkontaktierungen)接通。在垂直于半导体层的背侧的投影中，集成电路的从第一半导体晶片的背侧连接的连接接通部同样布置在传感器区域以外，或至少从传感器区域引出。
根据本发明的半导体传感器结构示出各向同性霍尔传感器的单片的实施方式，其可以以CMOS技术来制造。通过借助电路技术的集成使该构件特别紧凑。
根据第一实施方式，半导体本体借助环绕的沟道结构与剩余的半导体层电隔离。
在此可以理解，沟道结构(也被称为沟渠(Trench))布置成与第一连接接通部及第二连接接通部间隔开。同样可以理解，虽然半导体本体或传感器结构与剩余的半导体层电隔离，但是第一连接接通部和第二连接接通部优选借助印制导线与集成电路连接。
优选如此构造沟道结构的深度，使得沟道结构完全分离(durchtrennen)半导体层。换句话说，沟道结构的深度相应于半导体层的厚度。沟道结构优选在侧壁上全面环绕地具有SiO2层。在侧壁之间优选构造有掺杂的多晶硅，其中，该多晶硅符合目的地与参考电位连接。
半导体本体或传感器区域优选构造成六边形棱柱。在一种扩展方案中，半导体本体具有其他形状。
在另一实施方式中，传感器区域中的半导体本体具有2μm和50μm之间的厚度或2μm和30μm之间的厚度。在传感器区域中，半导体本体的厚度与长度的比例包括0.6至1.4之间的范围或0.8至1.2之间的范围。优选地，半导体本体的厚度至少在传感器区域内是恒定的。尤其半导体本体正侧的面和背侧的面至少在传感器区域的范围中几乎完全地或完全地彼此平行且平坦地构造。应注意，“几乎完全”理解为超过90％的值。
根据另一扩展方案，霍尔传感器结构的各个第二连接接通部包括第二导电类型的高掺杂多晶硅。
在另一实施方式中，半导体层在霍尔传感器结构以外具有第一导电类型的区域。
根据另一扩展方案，第一导电类型为p型，而第二导电类型为n型，或者第一导电类型为n型，而第二导电类型为p型。
在另一扩展方案中，霍尔传感器结构的第一连接接通部和集成电路的连接接通部分别具有至少10μm或至少20μm或至少80μm的直径。
根据另一实施方式，霍尔传感器结构的第一连接接通部和集成电路的连接接通部分别借助硅通孔被第一半导体晶片的背侧或被第二半导体晶片的背侧连接。
根据本发明的主题，具有上述类型的第一半导体晶片、第二半导体晶片和绝缘层的半导体传感器结构的制造方法至少包括以下工艺区段：
在第一工艺区段范围中，在第一半导体晶片上，在多个工艺步骤中在正侧上借助注入来制造第二导电类型的高掺杂的至少三个第一半导体接通区域，并且在每个接通区域上布置有第一连接接通部，其中，所述第一半导体晶片具有第二导电类型的半导体层并且具有正侧和背侧。
在第二工艺区段范围中，在第二半导体晶片上，在多个工艺步骤中在正侧上制造集成电路，该集成电路具有在正侧上的至少一个金属连接接通部，其中，第二半导体晶片具有衬底层并且具有背侧和正面。
在第三工艺区段范围中，将第一半导体晶片的正侧与第二半导体晶片的正侧接合，其中，在接合之后在第一半导体晶片和第二半导体晶片之间构造绝缘层，使得通过接合使第一半导体晶片的背侧成为半导体传感器结构的上侧，而使第二半导体晶片的背侧成为半导体传感器结构的下侧，且第一半导体晶片的正侧以及第二半导体晶片的正侧分别成为掩埋的面。
在第四工艺区段范围中，使第一半导体晶片的背侧变薄。在变薄之后，在多个工艺步骤中在变薄的背侧上借助注入来制造第二导电类型的高掺杂的至少三个第二半导体接通区域，并且在每个接通区域上布置第二连接接通部，其中，在垂直于正侧的投影中，高掺杂的第一半导体接通区域相对于高掺杂的第二半导体接通区域错位，并且第一半导体接通区域和第二半导体接通区域分别具有关于垂直于半导体本体的正侧和背侧的对称轴的多重旋转对称性。
应理解，通过名称“第一工艺区段范围”、“第二工艺区段范围”等没有预给定时间顺序。
根据第一实施方式，第四工艺区段范围在第三工艺区段范围之前或之后执行。
根据另一实施方式，在第五工艺区段范围中在半导体层的背侧上构造完全包围传感器区域的沟道结构。
在另一实施方式中，在第一工艺区段范围期间使掺杂的多晶硅进行沉积(abscheiden)并结构化，以便使高掺杂的接通区域与第一连接接通部连接。
根据另一扩展方案，经结构化的多晶硅借助电介质来覆盖。
在一种替代的实施方式中，在第六工艺区段范围中，在第一半导体晶片的位于传感器区域以外的部分中以及在垂直于第一半导体晶片的背侧的投影中，分别在霍尔传感器结构的第一连接接通部以上以及在集成电路的连接接通部以上构造从第一半导体晶片的背侧延伸直至相应的连接接通部的沟道，并且借助导电材料来填充该沟道。
根据一种替代的第六工艺区段范围中，在第一半导体晶片的位于传感器区域以外的部分中以及在垂直于第二半导体晶片的背侧的投影中，分别在霍尔传感器结构的第一连接接通部以下和在集成电路的连接接通部以下构造从第二半导体晶片的背侧延伸直至相应的连接接通部的沟道，并且借助导电材料填充该沟道。
在另一实施方式中，在第四工艺区段范围中，借助CMP工艺构造具有如下厚度的半导体层：该厚度在2μm与50μm之间、在5μm与30μm之间、或小于100μm。
附图说明
以下参照附图更详细地阐述本发明。在此，同类的部分以相同的标志来标记。所示出的实施方式是极其示意性的，即，间距以及横向和纵向的延展不是成比例的并且——只要未另外说明——也互相不具有可推导的几何关系。附图示出：
图1示出根据发明的第一实施方式的半导体传感器结构的示意性剖视图；
图2示出半导体传感器结构的第一实施方式的示意性俯视图；
图3示出根据本发明的第一实施方式的第四和第五工艺区段的示意性剖视图；
图4示出示出第六工艺区段的根据本发明的第一实施方式的示意性剖视图。
具体实施方式
图1和图2的图示出根据本发明的半导体传感器结构WF的第一实施方式的剖视图或俯视图，该半导体传感器结构WF由第一半导体晶片WF1、第二半导体晶片WF2以及构造成氧化物层的绝缘层OXS构成。面FB在绝缘层OXS以内延伸，在该面FB上两个半导体晶片WF1和WF2接合。
第二半导体晶片WF2具有构造在背侧RS2上的衬底层SUB和构造在正侧VS2上的集成电路IC(例如晶体管)，集成电路IC具有构造在正侧VS2上的多个金属连接接通部K。
衬底层SUB的背侧RS2构造半导体传感器结构WF的下侧US。除了各个连接接通部K的部分之外，正侧VS2被绝缘层OXS的第一部分覆盖。
第一半导体晶片具有第二导电类型的半导体层HLS，该半导体层HLS具有正侧VS1和背侧RS1。在半导体层HLS中构造有具有传感器区域的三维霍尔传感器结构HSENS。传感器区域由从半导体层HLS的背侧RS1延伸至正侧VS1的单片的半导体本体HLK组成。半导体本体HLK借助环绕的沟道结构TR与剩余的半导体层HLS电隔离，并且在所示出的实施例中具有六边形的横截面。根据替代的实施方式，半导体层HLS或沟道结构TR例如具有四边形的或八边形的横截面，其中，研究表明六边形的横截面是优选的实施方式。
在半导体层HLS的正侧VS1上构造有彼此间隔开的三个第一金属连接接通部K1.1、K1.2、K1.3，在背侧RS1上构造有彼此间隔开的三个第二金属连接接通部K2.1、K2.2、K2.3，其中，在垂直于正侧VS1的投影中，第一连接接通部K1.1、K1.2、K1.3相对于第二连接接通部K2.1、K2.2、K2.3错位。此外，在正侧VS1上的第一连接接通部K1.1、K1.2、K1.3并且在背侧RS1上的第二连接接通部K2.1、K2.2、K2.3分别具有关于对称轴S的三重旋转对称性，该对称轴S垂直于半导体本体HLK的正侧VS1和背侧RS1。
每个第一连接接通部K1.1、K1.2、K1.3和每个第二连接接通部K2.1、K2.2、K2.3分别构造在第二导电类型的高掺杂的半导体接通区域KG上。应理解，分配给连接接通部的高掺杂的半导体接通区域相对彼此旋转地布置。
半导体接通区域KG布置在沟道结构TR附近，并且优选布置在六边形结构的角中。
正侧VS1被绝缘层OXS的第二部分覆盖，而背侧RS1被另一绝缘层OXS2覆盖，其中，绝缘层OXS和绝缘层OXS2分别仅部分地包围第一和第二连接接通部K1.1、K1.2、K1.3、K2.1、K2.2、K2.3。
霍尔传感器结构HSENS的第一连接接通部K1.1、K1.2、K1.3和集成电路IC的连接接通部K借助硅通孔TSV引出到半导体结构WF的上侧OS或被半导体传感器结构WF的上侧OS连接。
在图3的示图中示出第四工艺区段范围的根据本发明的第一实施方式。以下仅说明与图1的示图的不同之处。
在制造第二半导体晶片WF2、在第一半导体晶片WF1的正侧VS1上制造高掺杂的半导体接通区域KG、将第一连接接通部K1.1、K1.2、K1.3布置在接通区域KG上之后，在第三工艺区段范围中第一半导体晶片的正侧VS1接合到第二半导体晶片的正侧VS2上，其中，两个半导体晶片WF1和WF2之间的绝缘层OXS由两个绝缘子层组成，所述两个绝缘子层分别施加在第一半导体晶片WF1的正侧VS1和第二半导体晶片WF2的正侧VS2上。
接下来，在第四工艺区段范围中，使第一半导体晶片WF1的半导体层HLS从背侧RS1变薄。
然后产生从第一半导体晶片WF1的半导体层HLS的背侧RS1延伸直至半导体层HLS的正侧VS1的沟道结构TR。
在图4中示出第一实施方式的其他的工艺区段范围。以下仅说明与图1和3中的示图的不同之处。
相应于第一工艺区段范围，在第一半导体晶片的变薄的背侧RS1上制造高掺杂的接通区域KG。
接下来，对于霍尔传感器结构HSENS的每个第一连接接通部K1.1、K1.2、K1.3和集成电路的连接接通部K，分别产生从背侧RS1或从构造在背侧RS1上的薄氧化层延伸直至相应的连接接通部K1.1、K1.2、K1.3的沟道TRK。
然后，将第二连接接通部K2.1、K2.2、K2.3布置在高掺杂的接通区域KG上，在沟道TRK中分别产生硅通孔TSV并且施加另一绝缘层OXS2，该另一绝缘层使得接通部K2.1、K2.2、K2.3以及硅通孔TSV裸露(freilassen)。

Claims (12)

1.一种半导体传感器结构(WF)，所述半导体传感器结构(WF)具有上侧(OS)和下侧(US)并且具有第一半导体晶片(WF1)，其中，
所述第一半导体晶片(WF1)具有第二导电类型的半导体层(HLS)，所述半导体层具有掩埋的正侧(VS1)和构造所述上侧(OS)的背侧(RS1)，
在所述第一半导体晶片(WF1)的半导体层(HLS)中构造有三维霍尔传感器结构(HSENS)，所述三维霍尔传感器结构(HSENS)具有传感器区域，其中，
所述传感器区域由单片的半导体本体(HLK)构成，所述半导体本体(HLK)从所述半导体层(HLS)的背侧(RS1)延伸至所述正侧(VS1)，
在所述半导体本体(HLK)的区域中，在所述正侧(VS1)上构造有彼此间隔开的至少三个第一金属连接接通部(K1.1，K1.2，K1.3)，并且在所述背侧(RS1)上构造有彼此间隔开的至少三个第二金属连接接通部(K2.1，K2.2，K2.3)，
在垂直于所述正侧(VS)的投影中，所述第一连接接通部(K1.1，K1.2，K1.3)相对于所述第二连接接通部(K2.1，K2.2，K2.3)错位地布置，
每个第一连接接通部(K1.1，K1.2，K1.3)和每个第二连接接通部(K2.1，K2.2，K2.3)分别构造在第二导电类型的高掺杂的半导体接通区域(KG)上，
所述第一连接接通部(K1.1，K1.2，K1.3)和所述第二连接接通部(K2.1，K2.2，K2.3)分别具有关于对称轴(S)的多重旋转对称性，所述对称轴垂直于所述半导体本体(HLK)的正侧(VS1)和背侧(RS1)，
其特征在于，
所述半导体本体(HLK)借助环绕的沟道结构(TR)与剩余的半导体层(HLS)电隔离，
所述半导体传感器结构(WF)具有第二半导体晶片(WF2)和绝缘层(OXS)，其中，
所述第二半导体晶片(WF2)具有衬底层(SUB)，所述衬底层具有构造所述下侧(US)的背侧(RS2)、掩埋的正侧(VS2)和构造在所述正侧(VS2)上的集成电路(IC)，所述集成电路具有构造在所述正侧(VS2)上的至少一个金属连接接通部(K)，
所述第一半导体晶片(WF1)的正侧(VS1)和所述第二半导体晶片(WF2)的正侧(VS2)分别构造在所述绝缘层(OXS)上，
所述霍尔传感器结构(HSENS)的第一连接接通部(K1.1，K1.2，K1.3)和所述集成电路(IC)的连接接通部(K)分别借助硅通孔(TSV)被所述第一半导体晶片(WF1)的背侧(RS1)电连接，
所述通孔(TSV)分别构造成填充有导电材料的沟道，并且在所述第一半导体晶片(WF1)的位于传感器区域(HSENS)以外的部分中以及在垂直于所述第一半导体晶片(WF1)的背侧(RS1)的投影中，在所述霍尔传感器结构(HSENS)的第一连接接通部(K1.1，K1.2，K1.3)以上以及在所述集成电路的连接接通部(K)以上，所述通孔(TSV)从所述第一半导体晶片(WF1)的背侧(RS1)延伸直至相应的连接接通部(K1.1，K1.2，K1.3，K)。
2.根据权利要求1所述的半导体传感器结构(WF)，其特征在于，所述半导体本体(HLK)在所述传感器区域中具有2μm与50μm之间的厚度，或具有2μm与30μm之间的厚度。
3.根据权利要求1或2所述的半导体传感器结构(WF)，其特征在于，在所述传感器区域中，所述半导体本体(HLK)的厚度与长度的比例包括0.6至1.4之间的范围或0.8至1.2之间的范围。
4.根据权利要求1至3中任一项所述的半导体传感器结构(WF)，其特征在于，所述霍尔传感器结构(HSENS)的第二连接接通部(K2.1，K2.2，K2.3)分别包括第二导电类型的高掺杂多晶硅。
5.根据权利要求1至4中任一项所述的半导体传感器结构(WF)，其特征在于，所述半导体层(HLS)在所述霍尔传感器结构(HSENS)以外具有第一导电类型的区域。
6.根据权利要求1至5中任一项所述的半导体传感器结构(WF)，其特征在于，所述第一导电类型是p型，而所述第二导电类型是n型，或者所述第一导电类型是n型，而所述第二导电类型是p型。
7.根据权利要求1至6中任一项所述的半导体传感器结构(WF)，其特征在于，所述霍尔传感器结构(HSENS)的第一连接接通部(K1.1，K1.2，K1.3)和所述集成电路(IC)的连接接通部(K)分别具有至少10μm的直径，或具有至少20μm的直径，或具有至少80μm的直径。
8.一种用于制造半导体结构的半导体传感器结构制造方法，所述半导体结构具有根据权利要求1至7中任一项所述的第一半导体晶片(WF1)、第二半导体晶片(WF2)和绝缘层(OXS)，
其特征在于，
在第一工艺区段范围中，在第一半导体晶片(WF1)上，在多个工艺步骤中在正侧(VS1)上借助注入来制造第二导电类型的高掺杂的至少三个半导体接通区域(KG)，并且在每个接通区域(KG)上布置第一连接接通部(K1.1，K1.2，K1.3)，其中，所述第一半导体晶片(WF1)具有第二导电类型的半导体层(HLS)并且具有正侧(VS1)和背侧(RS1)；
在第二工艺区段范围中，在第二半导体晶片(WF2)上，在多个工艺步骤中在正侧(VS2)上制造集成电路(IC)，所述集成电路具有在正侧(VS2)上的至少一个金属连接接通部(K)，其中，所述第二半导体晶片(WF2)具有衬底层(SUB)并且具有背侧(RS2)和正面(VS2)；
在第三工艺区段范围中，将所述第一半导体晶片(WF1)的正侧(VS1)以及所述第二半导体晶片(WF2)的正侧(VS2)与所述绝缘层(OXS)接合，从而在所述接合之后在所述第一半导体晶片(WF1)与所述第二半导体晶片(WF2)之间构造所述绝缘层(OXS)，使得通过所述接合使所述第一半导体晶片(WF1)的背侧(RS1)成为所述半导体传感器结构(WF)的上侧(OS)，而使所述第二半导体晶片(WF2)的背侧(RS2)成为所述半导体传感器结构(WF)的下侧(US)，并且所述第一半导体晶片(WF1)的正侧(VS1)以及所述第二半导体晶片(WF2)的正侧(VS2)分别成为掩埋的面；
在第四工艺区段范围中，使所述第一半导体晶片(WF1)的背侧(RS)变薄，并且在所述变薄之后，在多个工艺步骤中在所述变薄的背侧(RS1)上借助注入来制造第二导电类型的高掺杂的至少三个半导体接通区域(KG)，并且在每个接通区域(KG)上布置第二连接接通部(K2.1，K2.2，K2.3)，其中，在垂直于所述正侧(VS1)的投影中，所述第一连接接通部(K1.1，K1.2，K1.3)相对于所述第二连接接通部(K2.1，K2.2，K2.3)错位，并且所述第一连接接通部(K1.1，K1.2，K1.3)和所述第二连接接通部(K2.1，K2.2，K2.3)分别具有关于对称轴(S)的多重旋转对称性，所述对称轴(S)垂直于所述半导体本体(HLK)的正侧(VS1)和背侧(RS1)；
在第五工艺区段范围中，在所述半导体层(HLS)的背侧(RS1)上构造完全包围所述传感器区域的沟道结构(TR)；
在第六工艺区段范围中，在所述第一半导体晶片(WF1)的位于所述传感器区域(HSENS)以外的部分中以及在垂直于所述第一半导体晶片(WF1)的背侧(RS1)的投影中分别在所述霍尔传感器结构(HSENS)的第一连接接通部(K1.1，K1.2，K1.3)以上和在所述集成电路的连接接通部(K)以上构造从所述第一半导体晶片(WF1)的背侧(RS1)延伸直至相应的连接接通部(K1.1，K1.2，K1.3，K)的沟道，并且以导电材料填充所述沟道。
9.根据权利要求8所述的半导体传感器结构制造方法，其特征在于，在所述第三工艺区段范围之前或之后执行所述第四工艺区段范围。
10.根据权利要求8至9中任一项所述的半导体传感器结构制造方法，其特征在于，在所述第一工艺区段范围期间，使掺杂的多晶硅进行沉积并结构化，以便使所述高掺杂的接通区域(KG)与所述第一连接接通部(K1.1，K1.2，K1.3)连接。
11.根据权利要求10所述的半导体传感器结构制造方法，其特征在于，所述经结构化的多晶硅借助电介质来覆盖。
12.根据权利要求8至11中任一项所述的半导体传感器结构制造方法，其特征在于，在所述第四工艺区段范围中，借助CMP工艺来构造半导体层(HLS)，所述半导体层的厚度在2μm与50μm之间或在5μm与30μm之间。
CN202010036622.5A 2019-01-14 2020-01-14 半导体传感器结构 Active CN111435700B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019000165.6A DE102019000165A1 (de) 2019-01-14 2019-01-14 Halbleitersensorstruktur
DE102019000165.6 2019-01-14

Publications (2)

Publication Number Publication Date
CN111435700A true CN111435700A (zh) 2020-07-21
CN111435700B CN111435700B (zh) 2023-09-05

Family

ID=68886591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010036622.5A Active CN111435700B (zh) 2019-01-14 2020-01-14 半导体传感器结构

Country Status (3)

Country Link
US (1) US11125838B2 (zh)
CN (1) CN111435700B (zh)
DE (2) DE102019000165A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127274A (en) * 1997-02-27 2000-10-03 Micronas Intermetall Gmbh Process for producing electronic devices
CN102169955A (zh) * 2010-01-11 2011-08-31 罗伯特·博世有限公司 用于测量磁场的传感器元件、磁场传感器和用于制造传感器元件的方法
CN108258030A (zh) * 2016-12-28 2018-07-06 3-5电力电子有限责任公司 Igbt半导体结构
CN108376653A (zh) * 2017-01-31 2018-08-07 意法半导体股份有限公司 用于硅通孔（tsv）的电气测试的系统和方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009027338A1 (de) * 2009-06-30 2011-01-05 Robert Bosch Gmbh Hall-Sensorelement und Verfahren zur Messung eines Magnetfelds
US20120146165A1 (en) * 2010-12-09 2012-06-14 Udo Ausserlechner Magnetic field current sensors
US9217783B2 (en) * 2012-09-13 2015-12-22 Infineon Technologies Ag Hall effect device
DE102013209514A1 (de) 2013-05-22 2014-11-27 Micronas Gmbh Dreidimensionaler Hallsensor zum Detektieren eines räumlichen Magnetfeldes
EP2963435B1 (en) * 2014-07-01 2017-01-25 Nxp B.V. Differential lateral magnetic field sensor system with offset cancelling and implemented using silicon-on-insulator technology

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127274A (en) * 1997-02-27 2000-10-03 Micronas Intermetall Gmbh Process for producing electronic devices
CN102169955A (zh) * 2010-01-11 2011-08-31 罗伯特·博世有限公司 用于测量磁场的传感器元件、磁场传感器和用于制造传感器元件的方法
CN108258030A (zh) * 2016-12-28 2018-07-06 3-5电力电子有限责任公司 Igbt半导体结构
CN108376653A (zh) * 2017-01-31 2018-08-07 意法半导体股份有限公司 用于硅通孔（tsv）的电气测试的系统和方法

Also Published As

Publication number Publication date
CN111435700B (zh) 2023-09-05
DE202019004505U1 (de) 2019-11-26
DE102019000165A1 (de) 2020-07-16
US11125838B2 (en) 2021-09-21
US20200256931A1 (en) 2020-08-13

Similar Documents

Publication Publication Date Title
EP3324436B1 (en) An integrated circuit chip with power delivery network on the backside of the chip
US8674515B2 (en) 3D integrated circuits structure
US7898095B2 (en) Fiducial scheme adapted for stacked integrated circuits
JP5682897B2 (ja) 基板を含む半導体ウェハの一部分内にビアを形成するための方法および基板を含む半導体ウェハの一部分内に形成されるビア構造体
US20130264688A1 (en) Method and apparatus providing integrated circuit system with interconnected stacked device wafers
US8906781B2 (en) Method for electrically connecting wafers using butting contact structure and semiconductor device fabricated through the same
US8766409B2 (en) Method and structure for through-silicon via (TSV) with diffused isolation well
US9840410B2 (en) Micromechanical component
US20050242413A1 (en) Capacitive dynamic quantity sensor and semiconductor device
US20120168902A1 (en) Method for fabricating a capacitor and capacitor structure thereof
TW202215630A (zh) 使用混合接合之影像感測器中的金屬佈線
TWI529872B (zh) 射頻裝置封裝及其製造方法
US11538855B2 (en) SOI semiconductor structure and method for manufacturing an SOI semiconductor structure
CN111435700B (zh) 半导体传感器结构
CN111211219B (zh) 半导体传感器结构
JP2022058844A (ja) 半導体装置
JP2010087273A (ja) 電子デバイス及びその製造方法
US20230178478A1 (en) Interconnect structure of a semiconductor component and methods for producing the structure
CN103579087B (zh) 一种三维集成电路结构的制作方法和三维集成电路结构
JP4157414B2 (ja) 静電容量型外力検出装置
US20220359370A1 (en) Redistribution Layer Layouts on Integrated Circuits and Methods for Manufacturing the Same
US10665538B2 (en) Semiconductor device
CN111435701A (zh) 构件半导体结构
TW201442170A (zh) 半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant