JP5648812B2 - 電界効果型トランジスタおよび集積回路 - Google Patents

電界効果型トランジスタおよび集積回路 Download PDF

Info

Publication number
JP5648812B2
JP5648812B2 JP2011532953A JP2011532953A JP5648812B2 JP 5648812 B2 JP5648812 B2 JP 5648812B2 JP 2011532953 A JP2011532953 A JP 2011532953A JP 2011532953 A JP2011532953 A JP 2011532953A JP 5648812 B2 JP5648812 B2 JP 5648812B2
Authority
JP
Japan
Prior art keywords
field effect
effect transistor
gate electrode
thin film
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011532953A
Other languages
English (en)
Other versions
JPWO2011037003A1 (ja
Inventor
幹夫 福原
幹夫 福原
敏夫 佐々木
敏夫 佐々木
吉田 肇
肇 吉田
井上 明久
明久 井上
川原田 洋
洋 川原田
哲志 関口
哲志 関口
美紀子 齋藤
美紀子 齋藤
水野 潤
潤 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Waseda University
Original Assignee
Tohoku University NUC
Waseda University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Waseda University filed Critical Tohoku University NUC
Priority to JP2011532953A priority Critical patent/JP5648812B2/ja
Publication of JPWO2011037003A1 publication Critical patent/JPWO2011037003A1/ja
Application granted granted Critical
Publication of JP5648812B2 publication Critical patent/JP5648812B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/7613Single electron transistors; Coulomb blockade devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、非晶質合金または金属ガラスから成る薄膜を用いた電界効果型トランジスタおよび集積回路に関する。
シリコンを基盤とした半導体デバイスおよびそれを利用したコンピュータは、ムーアの法則に乗って急速なる発展を遂げてきた。しかし、従来のトランジスタは、1〜10万個の電子からなる「電流」によって作動するため、その微細化によるデバイスの動作上の問題点と、集積度の向上に伴う発熱およびノイズの問題点とから、ムーアの法則には技術的限界が近づいている。これを克服する一つの方法として、従来の集積回路に使われているトランジスタとは異なり、単一の電子もしくは原子で作動する新しい動作原理に基づくデバイス・システムおよびその集積化が必要である。
単電子もしくは原子で作動するデバイス・システムの集積回路ができれば、従来の集積回路と較べて消費電力を10万分の1程度まで減少でき、動作限界が緩和され、発熱による集積回路不能の問題も回避できる。
単電子作動のデバイス・システムは、クーロンブロッケイド現象と呼ばれる単電子固有の新しい作動原理に基づいて機能する。この現象は、金属または半導体の物質サイズがナノサイズにまで小さくなると現れる量子効果の現象である。ナノメートルスケールサイズの金属または半導体(別名「導体島」または「クーロン島」)では、ナノメータの間隙(別名「トンネルギャップ」)で電極を繋いだ場合、電子の移動は阻止(ブロック)され、電極にある一定以上の電圧を印加したときのみ、電子がトンネリング現象によって電極からこれらの島に移動する(例えば、非特許文献1参照)。
単電子トンネリングは、構造自体が本質的に小さく、高密度集積化に適しているが、クーロン島の大きさをナノメートルサイズまで小さくして集積させ、室温で作動させるには、島の間の空隙を1.6aF以下のキャパシタンスを持ったナノスケールまたはサブナノスケール径の空隙とする必要がある。現在、単電子トンネリングとしての室温動作での研究報告がなされている(例えば、非特許文献2参照)。
単電子トンネリングを利用したデバイスでは、トンネル現象で電子が移動するため、配線が不必要になる。
なお、本発明者等は、予備研究として、低温及び常温において、非晶質合金における直流/交流増幅作用(例えば、非特許文献3、4参照)およびクーロン振動(例えば、非特許文献5、6参照)を発表している。また、本発明者等は、金属アモルファスを含む合金に、電気分解やイオン注入法、ガス浸透法のような種々の方法により水素をチャージさせるという方法により、量子ドットトンネリングする集積微細構造である合金が形成されることを見出している(例えば、特許文献1参照)。さらに、本発明者等は、その合金の金属クラスターの大きさ、および金属クラスター間のトンネル径の大きさを求めている(例えば、非特許文献7、8参照)。
特開2009−99868号公報
T.A.Fultonand G.J.Dolan, "Observation of Single-Electron Charging Effects in SmallTunnel Junctions", Phys.Rev.Lett., 1987年, 90, p.109-112 H.W.ChPostma,T.Teepen, Z.Yao, M.Crifoni and C.Dekker, "Carbon Nanotube Single-Electron Transisters atRoom Temperature", Science, 2001年7月6日, 293, p.76 M.Fukuhara,A.Kawashima, S.Yamaura and A.Inoue, "Coulomb oscillation of a proton in a Ni-Nb-Zr-Hglassy alloy with multiple junctions", Appl.Phys.Lett., 2007年, 90, p.203111 M.Fukuharaand A.Inoue, "Room-temperature Coulomb oscillation of a proton dot inNi-Nb-Zr-H glassy alloy with nanofrad capacitance", J.Appl.Phys., 2009年, 105, p.063715 M.Fukuhara,S.Yamaura and A.Inoue, "A proton dot tunneling in a Ni-Nb-Zr-H glassy alloy withmultiple junctions", Journal of Physics: Conference Series, 2009年, 144 ,p.012086 M.Fukuhara,S.Yamaura and A.Inoue, "Coulomb oscillation of a proton in a Ti-Ni-Cu-H glassyalloy with multiple junctions", Phys. Stat. Soli., 2009年, B.246, p.153-157 M.Fukuhara,N.Fujima, H.Oji, A.Inoue and S.Emura, "Structures of the icosahedral clusters inNi-Nb-Zr-H glassy alloys determined by first-principles molecular dynamicscalculation and XAFS measurements", J. Alloy Comp., 2010年, 497, p.182-187 M.Fukuhara,M.Seto and A.Inoue, "ac impedance analysis of a Ni-Nb-Zr-H glassy alloy withfemtofarad capacitance tunnels", Appl. Phys. Lett., 2010年, 96, p.043103
従来の単電子トンネリングを利用した単電子作動のデバイス・システムでは、非特許文献2に記載のように、室温動作での研究報告がなされているが、デバイスの集積化(セル化)には至っていないという課題があった。すなわち、多くの単電子トランジスタを微細な細線を用いて結ぶことは、従来の技術では不可能であった。単電子デバイスが正常に動作するには、電子間の力が電子のもつ熱運動に打ち勝つ必要があり、室温で動作する単電子デバイスでは、数nmと極微細な構造が必要となり、現在の技術では30nmが限界であることから、その製造方法が問題になっていた。
本発明は、このような課題に着目してなされたもので、非特許文献3、4および特許文献1に記載の研究をさらに発展させて、室温動作し、高密度集積化が可能な、単電子で作動する電界効果型トランジスタおよび集積回路を提供することを目的としている。
上記目的を達成するために、本発明者らは、新たな発想のもとに鋭意研究を行い、金属アモルファスを含む非晶質合金または金属ガラスに、電気分解やイオン注入法、ガス浸透法のような種々の方法により水素をチャージさせるという方法によって、ナノスケールまたはサブナノスケール径のキャパシタンスを持った空隙を形成し、本発明を完成することに至った。さらに、それらの方法で、液体窒素、液体水素冷媒により急速冷却蒸着させることにより、本発明を補足可能であることも見出した。
すなわち、本発明に係る電界効果型トランジスタは、非晶質合金または金属ガラスから成る薄膜と、前記薄膜の一方の表面に設けられた電気絶縁性の被膜と、前記薄膜の両端にそれぞれ設けられたソース電極とドレイン電極と、前記被膜の表面に設けられたゲート電極とを有し、前記薄膜は、2次元平面もしくは3次元空間に、ナノスケールまたはサブナノスケールの隙間またはトンネルが並んで形成された複数の伝導島を有する金属多面体構造または金属クラスターを有し、前記金属多面体構造または前記金属クラスター間に固溶した水素がナノスケールまたはサブナノスケール径のキャパシタンスを持った空隙を形成し、プロトンまたは電子が前記空隙を介してトンネリングするよう構成されていることを、特徴とする。
本発明に係る電界効果型トランジスタでは、ゲート電極からの静電誘導により、ナノスケールまたはサブナノスケールサイズの金属多面体構造または金属クラスターの伝導島間に、ナノスケールまたはサブナノスケール径のキャパシタンスを持った空隙を介して、電子がトンネリングすることを利用しており、極低温から200℃までの温度において動作が可能である。従来のリソグラフィ技術では、伝導島の幅は30nmが限界であるが、本発明の一例では、金属クラスターの大きさは0.55nm程度、クラスター間の空隙は平均0.13nm程度であるため、常温クーロン振動が背景熱雑音に打ち勝って、トンネリングが容易に起こる。
本発明に係る電界効果型トランジスタでは、薄膜の複数の伝導島が、2次元平面もしくは3次元空間に、ナノスケールまたはサブナノスケールの隙間またはトンネルが並んで形成された、ほぼ均一サイズの集積微細構造(量子ドット集積構造)を成しており、トンネリングで電子が移動するため、配線が不要である。このため、配線の問題が起きず、高密度集積化が可能である。配線がなくトンネル電流の漏洩もないことから、電子輸送の機能化を最大限に利用できるため、情報処理を行う超高速集積・極低電力システムを構成することができる。なお、本発明に係る電界効果型トランジスタは、電子がトンネリングする場合には、単電子トランジスタとなる。
薄膜を構成する非晶質合金または金属ガラスは、配線のない理想的なネットワーク組織をしているため、単電子の近接相互作用によって作動する量子ドットセルオートマトンになっている。このセルオートマトンを平行に並べることにより、各セル間では隣接するセルからの静電力は働くが、電子のトンネリングは起こらず、また配線同士のクロストークも回避できるため、従来の半導体集積回路の欠点を完全に克服することができる。
本発明に係る電界効果型トランジスタは、直流/交流変換、整流作用、スイッチング作用、メモリー作用、電流増幅作用、電磁アシストクーロン振動、光アシストクーロン振動を起こすことができる。また、磁場下、光または電磁波照射下で、量子ドット現象が生じ、変調信号を出現させることができる。ほぼ均一サイズの縦横に並んだ伝導島(量子ドット)間に生じる近接効果を利用して、信号処理、画像処理、さらには量子ドットアレイの活性層を持たせてレーザー発振させることもできる。この量子ドットレーザーでは、電気を光に変える「エレクトロルミネッセンス」や、ある波長の可視光を照射すると別の波長の光を放出する「フォトルミネッセンス」と呼ばれる現象を起こさせることもできる。
本発明に係る電界効果型トランジスタでは、薄膜を構成する非晶質合金または金属ガラスは、金属アモルファスを含み、四面体、八面体、十二面体、二十面体等の金属多面体構造または金属クラスターもしくはその派生構造の組み合わせから、部分的もしくは全面的に構成されていることが好ましい。このような非晶質合金または金属ガラスに水素原子が吸収される時、最初はクラスター間に侵入して空隙またはサブナノサイズのトンネルを形成し、さらに水素量が増えると、金属多面体内または金属クラスター内に侵入し固溶される。その固溶限は水素原子との親和性がある元素によって異なるものの、水素原子が最大固溶限界まで固溶した組織は、ナノオーダーの均一な組織ネットワーク構造が系全体に作成されている理想的なナノマテリアルとなる。
また、薄膜を構成する非晶質合金または金属ガラスは、水素との親和性が良い金属元素および水素と親和性のない金属元素の両方を使用することが好ましい。量子ドット現象の発生温度は、水素との親和性の高い金属元素の量によって制御できるため、各種の用途に応じて構成元素の種類と組成とを変化させることが好ましい。さらに、量子ドット現象の感度は、水素との親和性の高い金属元素と水素原子との比によって変動するため、用途に応じて金属元素や水素原子の量を変化させることが好ましい。例えば、四面体構造または四面体金属クラスターの場合、金属元素対水素原子の比は4:1、八面体の場合、8:1が好ましい。
本発明に係る電界効果型トランジスタで、前記非晶質合金または前記金属ガラスは、例えば、遷移元素のニッケル(Ni)、ニオブ(Nb)、ジルコニウム(Zr)、銅(Cu)、チタン(Ti)、アルミニウム(Al)、パラジウム(Pd)、マグネシウム(Mg)、鉄(Fe)、バナジウム(V)などの、2種以上の健康上無害な金属元素を含むことが好ましい。従来のトランジスタで使用されている半導体材料のうち、ガリウムヒ素(GaAs)は、高価なGaと、毒性を有するAsが使用されており、経済性・健康安全性の点から使用量の拡大が懸念されている。これに対し、安価で健康上無害な金属元素を含むことにより、経済的かつ安全である。
本発明に係る電界効果型トランジスタで、前記被膜は、IIIB族元素またはIVB族元素の酸化物または窒化物から成ることが好ましい。特に、前記被膜は、アルミナ、シリカ、窒化珪素または窒化ホウ素から成ることが好ましい。この場合、これらの物質が高絶縁性であるため、ゲート電極からの静電誘導を効果的に起こさせることができる。
本発明に係る電界効果型トランジスタは、ゲート駆動電圧が、静電増幅効果により、従来のSiの場合の1〜10V単位に対して、その千分の1以下の0.5〜15mVと3桁低くなり、省エネである。また、ドレイン電流が金属伝導状態から絶縁状態まで3〜6桁変調するため、スイッチング作用することができ、高速演算に好適である。ゲート駆動電圧が直流のとき、電流の流す方向によって極性が決まるターンスタイル型となるため、電子の流れを任意に正確に制御することができる。
本発明に係る電界効果型トランジスタで、前記薄膜は両面を平滑化した後、他方の表面で絶縁基体に付着されており、前記ソース電極、前記ドレイン電極および前記ゲート電極は、同時に成膜して設けられていることが好ましい。この場合、薄膜の表面を平滑化することにより、薄膜の膜質を均一にすることができる。これにより、ゲート電極の静電気破壊を抑制することができ、信頼性を高めることができる。また、ソース電極、ドレイン電極およびゲート電極を同時に成膜することにより、製造工程数を削減することができる。これにより、高価な製造装置の使用頻度が減少するため、低コスト化を図ることができる。
本発明に係る電界効果型トランジスタで、前記被膜は、スパッタで成膜して設けられ、前記ソース電極、前記ドレイン電極および前記ゲート電極は、スパッタまたは蒸着にて成膜して設けられていることが好ましい。また、前記被膜は、金属マスクを介してスパッタで成膜して設けられ、前記ソース電極、前記ドレイン電極および前記ゲート電極は、金属マスクを介してスパッタまたは蒸着にて成膜して設けられていてもよい。前記被膜は、フォトマスクを介してフォトレジストを感光し、前記フォトレジストを除去後、スパッタで成膜して設けられ、前記ソース電極、前記ドレイン電極および前記ゲート電極は、フォトマスクを介してフォトレジストを感光し、前記フォトレジストを除去後、スパッタまたは蒸着にて成膜して設けられていてもよい。これらの場合、被膜、ソース電極、ドレイン電極およびゲート電極を容易に加工することができる。フォトマスクおよびフォトレジストを使用する場合には、より微細な加工が可能である。
本発明に係る電界効果型トランジスタは、ゲート電圧が+10mVから−10mVの範囲で動作するよう構成されていることが好ましい。この場合、ゲート電圧が+10mVから−10mVの範囲でも、ドレイン抵抗が約4桁変化するため、スイッチのオン・オフ状態を実現することができる。
本発明に係る電界効果型トランジスタで、前記ゲート電極は、信号の電流制御用の第1ゲート電極および信号変調用の第2ゲート電極から成っていてもよい。また、本発明に係る電界効果型トランジスタは、前記薄膜の他方の表面に設けられ、前記被膜と同じ材質から成る電気絶縁性の第2被膜と、前記第2被膜の表面に設けられた信号変調用またはバイアス印加用のバック・ゲート電極とを、有していてもよい。
本発明に係る電界効果型トランジスタは、前記ゲート電極に設けられた静電破壊防止用保護回路を有していてもよい。この場合、静電破壊防止用保護回路により、静電破壊を抑制することができる。
本発明に係る集積回路は、表面に複数の分離溝が形成された絶縁基体と、前記絶縁基体の表面に、各分離溝により分離して設けられた複数の本発明に係る電界効果型トランジスタと、前記絶縁基体の表面および各電界効果型トランジスタの表面を覆うよう設けられた、VSS(接地)層またはVDD(電源)層を兼ねた電界シールド層と、前記電界シールド層の表面に、他の電界効果型トランジスタ、コンデンサ、抵抗、インダクタンスといった素子を結線可能に設けられた配線層とを、有することを特徴とする。
また、本発明に係る集積回路は、表面に複数の穴が形成された絶縁基体と、各穴の内部にそれぞれ設けられた複数の本発明に係る電界効果型トランジスタと、前記絶縁基体の表面および各電界効果型トランジスタの表面を覆い、他の電界効果型トランジスタ、コンデンサ、抵抗、インダクタンスといった素子を結線可能に設けられた配線層とを、有していてもよい。
本発明に係る集積回路では、非晶質合金または金属ガラスから成る薄膜が低抵抗であるため、これをそのまま電源配線、信号配線に適用することができる。このため、接続配線およびコンタクト数を削減することができ、従来の半導体集積回路の欠点を完全に克服した、低電圧低電力の集積回路とすることができる。また、長距離配線に用いても効果的である。
本発明に係る積層集積回路は、本発明に係る集積回路を複数積層して形成され、各配線層にチップコンデンサ、チップ抵抗、チップ単電子トランジスタといった素子を結線して成ることを、特徴とする。また、本発明に係る電界効果型トランジスタの積層回路は、本発明に係る電界効果型トランジスタを複数積層して形成され、各電界効果型トランジスタが貫通配線で接続されていることを、特徴とする。本発明に係る積層集積回路および電界効果型トランジスタの積層回路は、3次元の構成となるため、小型化が可能である。また、寄生配線の影響を低減することもできる。
本発明に係る電界効果型トランジスタを利用したシステムは、本発明に係る電界効果型トランジスタを含む機能回路と、前記機能回路に接続された低電圧安定化回路と、前記電界効果型トランジスタの電源を兼ねるレベルシフタ回路または低電圧インターフェース回路とを、有することを特徴とする。
本発明によれば、室温動作し、高密度集積化が可能な、単電子で作動する電界効果型トランジスタを提供することができる。
本発明の実施の形態の電界効果型トランジスタを示す構成図である。 図1に示す電界効果型トランジスタの(a)平面図、(b)C−D線断面図、(c)A−B線断面図である。 図1に示す電界効果型トランジスタの作成工程を示す断面図である。 図1に示す電界効果型トランジスタの、直流のゲート電圧(Gate Voltage)に対するドレイン抵抗(Drain Resistance)およびドレイン抵抗率(DrainResistivity)の変化を示すグラフである。 図1に示す電界効果型トランジスタの、ドレイン電圧が−10mVのときの、ゲート電圧(Gate Voltage)に対するドレイン電流(Drain Current)の変化を示すグラフである。 図1に示す電界効果型トランジスタによるターンスタイル型トランジスタの特性を示すドレイン電流Idsのドレイン電圧Vds特性を示すグラフである。 図1に示す電界効果型トランジスタの、ドレイン電極に交流バイアス電圧を負荷したときの、ゲート電圧(Gate Voltage)に対するドレイン電流(Drain Current)の変化を示すグラフである。 図1に示す電界効果型トランジスタの、ゲート電極に直流および100kHzの交流電圧をかけ、ゲート電圧を1V/sで掃引したときの、ゲート電圧(Gate Voltage)に対するドレイン電流(Drain Current)の変化を示すグラフである。 図1に示す電界効果型トランジスタの、周波数10、20、60kHzの交流電圧をゲート電極に印加したときの、ゲート電圧(Gate Voltage)に対する静電容量(Capacitance)の変化を示すグラフである。 図1に示す電界効果型トランジスタのラジオ受信器への使用例を示す回路図である。 本発明の実施の形態の電界効果型トランジスタの各種構成例を示す断面図である。 本発明の実施の形態の電界効果型トランジスタの、ゲート保護回路付の構成例を示す平面図である。 本発明の実施の形態の電界効果型トランジスタにより構築した集積回路の、集積化工程を示す断面図である。 本発明の実施の形態の電界効果型トランジスタにより構築した他の集積回路の、集積化工程を示す断面図である。 本発明の実施の形態の電界効果型トランジスタにより構築した積層基板化した集積回路を示す断面図である。 本発明の実施の形態の電界効果型トランジスタによる(a)従来型インターフェース利用のシステム例を示す構成図、(b)低電圧インターフェース利用のシステム例を示す構成図である。
以下、図面に基づき本発明の実施の形態について説明する。
図1乃至図16は、本発明の実施の形態の電界効果型トランジスタを示している。
図1および図2に示すように、電界効果型トランジスタ10は、薄膜11と被膜12とソース電極13とドレイン電極14とゲート電極15とを有している。なお、有効なゲート領域は、チャネル幅Wおよびチャネル長Lで定義する。
薄膜11は、非晶質合金または金属ガラスから成る。薄膜11は、2次元平面もしくは3次元空間に、ナノスケールまたはサブナノスケールの隙間またはトンネルが並んで形成された複数の伝導島を有する金属多面体構造または金属クラスターを有している。薄膜11は、金属多面体構造または金属クラスター間に固溶した水素がナノスケールまたはサブナノスケール径のキャパシタンスを持った空隙を形成し、電子がその空隙を介してトンネリングするよう構成されている。
被膜12は、電気絶縁性を有するシリコン酸化膜SiOまたは酸化アルミニウム膜Alの酸化膜から成り、薄膜11の一方の表面に設けられている。具体的な一例では、被膜12は、厚さが70nmである。
ソース電極13およびドレイン電極14は、金Auから成り、薄膜11の両端に、下地としてクロムCrを敷いた上にスパッタで成膜してそれぞれ設けられている。ゲート電極15は、金Auから成り、被膜12の上に、下地としてクロムCrを敷いた上にスパッタで成膜して設けられている。なお、ソース電極13、ドレイン電極14、ゲート電極15は、半導体で一般的なアルミニウムや銅から成っていてもよい。具体的な一例では、Cr膜厚が約10nm、Au膜厚が約340nmである。
非晶質合金または金属ガラスから成る薄膜11は、以下のようにして製造される。まず、Ar雰囲気下で、任意の組成にアーク溶解した合金インゴットから、冷却速度〜10m/sの単ロール液体急冷法にて、厚さ30μmのリボン状試料を作成し、ダイシングソー等で、幅1mm、長さ7mmに切断する。単ロール法で作製した直後の非晶質合金のリボンは、表面の凹凸が多数存在しているため、図3(a)に示すように、ダイシングソーで切断した後、高精度のやすり(ダイヤモンドペースト、CMPなど)で表面の凹凸を解消して平滑化する。また、電気絶縁性の被膜12を成膜する際、鋭角な角やステップカバレッジ(段差)の問題で薄膜11が部分的に薄くなり、電界集中によるゲート絶縁破壊を起こさないようにするため、エッジを丸め処理する。
水素のチャージは、電気分解法またはガス雰囲気法で行った。電気分解法は、常温下で、0.5M HSOに、1.4g/lのチオ尿素を添加した溶液中で、電流密度30A/mの条件で行った。ガス雰囲気法は、200〜300℃、一気圧の水素雰囲気中、1時間の条件で行った。なお、上記単ロール液体急冷法以外でも、水素注入法を用いない液体窒素、液体水素冷媒により急速冷却蒸着させることにより、本発明を補足可能である。
表1に、作成した非晶質合金または金属ガラスから成る薄膜11の一例を示す。なお、水素の定量は、不活性ガス搬送熱伝導度法によった。水素のチャージにより金属多面体構造または金属クラスター間に、自己組織化的に水素が固溶し、〜2.5at.%の自由体積(原子空孔)を有する集積微細構造(セル)が作成される。なお、本発明が適用される材料は、請求項において包含される全ての金属元素が対象であり、表1に記載された材料に限定されるものではない。
図3(b)に示すように、薄膜11は、耐熱温度を考慮して、耐熱性の瞬間接着剤16などで絶縁基体17に接着される。接着剤16は、接着後のプロセス耐熱性や使用環境(耐寒、耐熱)を考慮して選択すればよく、例えば高耐熱性エポキシ接着剤等でもよい。その際は、非晶質合金および絶縁基体17に可能な限り熱膨張率が近い接着剤を選択すればよい。また、実用に際しては、パッケージに封止したりすることで、長期に信頼性を確保することができる。
なお、絶縁基体17は、導電性基板に穴を掘り、その面を酸化して絶縁膜を形成し、非晶質合金をスパッタなどで埋め込んでもよい。この場合は、さらに放熱効果も期待できるため、環境温度=非晶質合金の温度となり、設計が容易になる。
次に、図3(c)に示すように、酸化膜用金属マスク18でその薄膜11の一面に、被膜12をスパッタで電気絶縁性皮膜として成膜(ゲート酸化膜)する。さらに、図3(d)に示すように、端子用金属マスク19で電気絶縁性皮膜上に、ソース電極13、ドレイン電極14、ゲート電極15を、Cr、Auの順にスパッタで成膜する。なお、バイアススパッタ法で、ある程度凹凸を緩和できる膜ができるが、鋭角な角があることから、平滑化の工程を施すほうがよい。
なお、非晶質合金または金属ガラスは、ある種の電解メッキした合金の膜や低温蒸着で作製されてもよい。また、ソース電極13、ドレイン電極14、ゲート電極15は、メッキで作製されてもよい。薄膜11は、分離してディスクリート化して活用してもよく、また予め絶縁基体17に穴(溝)を掘り、一面に非晶質合金膜を成膜形成した後、表面をCMP等で削り、ソース電極13、ドレイン電極14、ゲート電極15を作成し、容量、抵抗、インダクタンス等の各素子間を接続させてもよい。また、プリント基板などに貼り付ける表面チップ・デバイスと同様に構成し、貼りつけてもよい。
次に、作用について説明する。
電界効果型トランジスタ10では、ゲート電極15からの静電誘導により、ナノスケールまたはサブナノスケールサイズの金属多面体構造または金属クラスターの空隙を介して、電子がトンネリングすることを利用しており、極低温から200℃までの温度において動作が可能である。電界効果型トランジスタ10では、金属クラスターの大きさは0.55nm程度、クラスター間の空隙は平均0.13nm程度であるため、常温クーロン振動が背景熱雑音に打ち勝って、トンネリングが容易に起こる。
電界効果型トランジスタ10では、薄膜11の複数の伝導島が、2次元平面もしくは3次元空間に、ナノスケールまたはサブナノスケールの隙間またはトンネルが並んで形成された、ほぼ均一サイズの集積微細構造(量子ドット集積構造)を成しており、トンネリングで電子が移動するため、配線が不要である。このため、配線の問題が起きず、高密度集積化が可能である。配線がなくトンネル電流の漏洩もないことから、電子輸送の機能化を最大限に利用できるため、情報処理を行う超高速集積・極低電力システムを構成することができる。
薄膜11を構成する非晶質合金または金属ガラスは、配線のない理想的なネットワーク組織をしているため、単電子の近接相互作用によって作動する量子ドットセルオートマトンになっている。このセルオートマトンを平行に並べることにより、各セル間では隣接するセルからの静電力は働くが、電子のトンネリングは起こらず、また配線同士のクロストークも回避できるため、従来の半導体集積回路の欠点を完全に克服することができる。
電界効果型トランジスタ10は、直流/交流変換、整流作用、スイッチング作用、メモリー作用、電流増幅作用、電磁アシストクーロン振動、光アシストクーロン振動を起こすことができる。また、ほぼ均一サイズの縦横に並んだ伝導島(量子ドット)間に生じる近接効果を利用して、信号処理、画像処理、さらには量子ドットアレイの活性層を持たせてレーザー発振させることもできる。この量子ドットレーザーでは、電気を光に変える「エレクトロルミネッセンス」や、ある波長の可視光を照射すると別の波長の光を放出する「フォトルミネッセンス」と呼ばれる現象を起こさせることもできる。
電界効果型トランジスタ10は、金属からできているため、光線、赤外線、アルファ線、紫外線などの外乱を抑制することができ、安定動作し、信頼性を向上することができる。電界効果型トランジスタ10は、安価で健康上無害な金属元素を含んでいるため、経済的かつ安全である。また、被膜12が高絶縁性の酸化膜から成るため、ゲート電極15からの静電誘導を効果的に起こさせることができる。電界効果型トランジスタ10は、従来のシリコン集積回路と同一チップ上に混成回路を形成したり、層状多層サンドウィチ構造を形成したりすることにより、次世代への橋渡しとしての過渡的な使用も可能である。
薄膜11として、表1中の番号1の試料(Ni0.36Nb0.24Zr0.4089.510.5を用いて、電界効果型トランジスタ10を作成した。電界効果型トランジスタ10のドレイン抵抗値(Drain Resistance)Rdのゲート電圧(Gate
Voltage)Vgs依存性を、図4に示す。図4に示すように、ゲート駆動電圧は、約±10mVである。また、ソース−ドレイン間の電圧(Vsd)が10μVのとき、わずか20mVのゲート電圧の変化により、電気抵抗が金属伝導状態から絶縁状態まで約4桁変化し、スイッチのオン・オフ状態を実現できている。これは、電界効果型トランジスタ10のスイッチング効果である。今まで半導体でしか成しえなかったスイッチング現象が、非晶質合金を使用して確認された例である。
ドレイン電圧Vd=−10mVでの、ドレイン電流とゲート電圧との関係(Isd−Vg特性)を、図5に示す。図5に示すように、ゲート電圧(Vg)に対して、ドレイン電流(Isd)が周期的な振動を起こしている。これは、クーロン振動現象であり、直流/交流変換である。このクーロン振動は、ゲート電圧の関数として、0.1〜10mVの周期で起こっている。また、このクーロン振動は、カーボンナノチューブ素子でのクーロン振動の電圧に対して、約1/1000の電圧で生じている。
ゲート電圧(Vgs)を5mVから10mVまで変化させたときの、ドレイン電流Idsのドレイン電圧Vds依存性を、図6に示す。図6に示すように、電流を流す方向によって極性が決まるターンスタイル型のトランジスタの特性を示している。このときの駆動ゲート電圧はmVのオーダーであり、従来の半導体より3桁低く、約1/1000の微弱電圧で制御することができる。また、ゲート電位の変化5〜10mVで、ドレイン電流Idsは2倍変化している。
薄膜11として、表1中の番号1の試料(Ni0.36Nb0.24Zr0.4089.510.5を用いて、電界効果型トランジスタ10を作成した。電界効果型トランジスタ10のドレイン電極14に交流バイアス電圧を負荷したときの、ゲート電圧−20mV〜+10mV間の変動によるドレイン電流の変調結果を、図7に示す。図7に示すように、図4と同様に、ドレイン電圧(Vd)が−40μVのとき、わずか30mVのゲート電圧の変化により、3〜4桁の電流変移が生じており、金属伝導状態から絶縁状態へのスイッチング効果が確認された。
ドレイン電圧(Vd)を0.02mVとし、ゲート電極15に直流および100kHzの交流電圧をかけ、Vg=1V/sで掃引したときの、ドレイン電流とゲート電圧との関係(Id−Vg特性)を、図8に示す。図8に示すように、メモリー効果特有のステップが認められる。また、電荷注入速度は、4.6×10−3(mV)/sであり、従来のSi半導体素子より約1000倍速い。
DCゲートバイアス電圧を、−2mV〜+2mVまで、掃引速度22.2mV/sで掃引し、2mVの10、20、60kHz交流電圧をそれぞれゲート電極15にかけたときの、キャパシタンス(静電容量)とゲート電圧との関係(C−Vg特性)を、図9に示す。図9に示すように、キャパシタンスは、ゲート電極15の変調周波数のみで決まり、バイアス電圧に逆らってドレイン電流を流すことができる電子ポンプ素子の特徴を示していることが確認された。また、図9に示す場合、ゲート電極15にかける交流電圧は、10kHzが最適周波数である。
薄膜11として、表1中の番号1の試料(Ni0.36Nb0.24Zr0.4089.510.5を用いて、三極の電界効果型トランジスタ10を作成し、図10に示すように、真空管の替わりにラジオ受信器にセットした。図10に示すラジオ受信器は、イヤホーン経由であるが、AF波を受信することができた。
図11に、各種の電界効果型トランジスタ10の構成例を示す。図11に示すように、2重ゲート型は、電界効果型トランジスタ10に、第1ゲート端子G1、第2ゲート端子G2を同一面に構築し、それぞれを信号の電流制御用と変調用として使うことができる。また、バック・ゲート付加型はは、第1ゲート端子Gに対面する絶縁基体17の側に薄膜11を介して第3のゲート(バック・ゲート)端子BGを構築し、それぞれを信号の電流制御用と変調用として使うことができる。さらに、その第1ゲート端子Gを第1ゲート端子G1、第2ゲート端子G2として2重化構成とすることで、それぞれを信号の電流制御用もしくは変調用とし、薄膜11を介した第3のゲート端子BGをバイアス印加用として使うことができる。
図12に、ゲート保護回路付の電界効果型トランジスタ10の構成を示す。電界効果型トランジスタ10のゲート電極15に双方向タイプの静電気破壊保護用ダイオード20を付加することで、静電破壊を抑制できる。同様に、電界効果型トランジスタ10を集積した回路においては、その集積回路の外部入力端子に保護回路を設けることで静電破壊を抑制できる。
図13に、電界効果型トランジスタ10の集積化工程を示す。まず、絶縁基体17に分離溝21を設け、複数の電界効果型トランジスタ10に分離し、ソース電極13、ドレイン電極14、ゲート電極15を形成後に、その上部に非晶質合金層を覆うVSS層もしくはVDD層を兼ねた電界シールド層22を設け、かつ電界効果型トランジスタ10もしくはコンデンサ、抵抗、インダクタンスなどの他の素子を結線する配線層23を設けた構成とする。これによって、非晶質合金への電界の影響を軽減し、ノイズ耐性を良くし、信頼性を向上できる低電圧低電力の集積回路を構築することができる。
なお、スパッタなどで非晶質合金を成膜、もしくは単ロール法で作成した金属ガラス・リボンを付着させた場合も、同様な効果を得ることができる。また、分離溝21の作成(溝掘り等)方法としては、例えば、ダイシングソーなどによる機械的方法、薬品エッチングなどの溝を掘り埋め戻しする化学的方法などが考えられる。
低電圧で動作させるため、非晶質合金との間には電界が減衰するシールド層を設けることが好ましい。
図14に、電界効果型トランジスタ10の他の集積化工程を示す。まず、絶縁基体17に、複数の分離された溝(穴)24を設け、スパッタなどで非晶質合金を成膜し、ソース電極13、ドレイン電極14、ゲート電極15を形成後に、その上部に他の電界効果型トランジスタもしくはコンデンサ、抵抗、インダクタンスなどの他の素子を結線する配線層25を設けた構成とする。また、VDD、VSSを電極としない、パストランジスタなども配置する。さらに、非晶質合金の低抵抗性を利用して電源配線とする。これにより、低電圧低電力の集積回路を構築することができる。なお、非晶質合金の代わりに、ディスクリートデバイスを取り付けてもよい。
図15に、積層基板化した集積回路の構造例を示す。
層状多層サンドウィチ構造の各配線層にチップコンデンサ、チップ抵抗、非晶質合金も同様の形としたチップ単電子トランジスタを設け、各素子を結線し集積化した構成とする。また、各層が貫通配線26で接続されている。3次元デバイスとすることで、小型化可能であり、寄生配線の影響も低減可能である。
図16に、電界効果型トランジスタ10によるシステム構成例を示す。図16(a)に、既存の入出力変換回路からなる従来型インターフェース利用のシステム例を示す。電界効果型トランジスタ(単電子トランジスタ)10を含む機能回路27用に低電圧安定化回路(例えば、0.1mV出力)28を有し、さらに情報の連絡用として、従来型トランジスタの電源と電界効果型トランジスタ10の電源とから成るレベルシフタ回路29を有している。このレベルシフタ回路29は、レベル変換のため、電界効果型トランジスタ10と従来型トランジスタとの混成回路を含む集積回路である。従来システムとの混載では、特にレベルシフタ回路29では、図13に示すシールド層を設けることで、従来電圧からのノイズカップリングなどの影響を緩和できるので、信頼度が向上する。
図16(b)に、低電圧インターフェース利用のシステム例を示す。電界効果型トランジスタ10を含む機能回路27用に低電圧安定化回路(例えば、0.1mV出力)28を有し、さらに情報の連絡用として、電界効果型トランジスタ10の電源からなる低電圧インターフェース回路(低電圧IN/OUT装置)30を有することで、レベルシフタ回路29の電力損失とスピード劣化を改善することができる。
10 電界効果型トランジスタ
11 薄膜
12 被膜
13 ソース電極
14 ドレイン電極
15 ゲート電極
16 接着剤
17 絶縁基体

Claims (15)

  1. 非晶質合金または金属ガラスから成る薄膜と、
    前記薄膜の一方の表面に設けられた電気絶縁性の被膜と、
    前記薄膜の両端にそれぞれ設けられたソース電極とドレイン電極と、
    前記被膜の表面に設けられたゲート電極とを有し、
    前記薄膜は、2次元平面もしくは3次元空間に、ナノスケールまたはサブナノスケールの隙間またはトンネルが並んで形成された複数の伝導島を有する金属多面体構造または金属クラスターを有し、前記金属多面体構造または前記金属クラスター間に固溶した水素がナノスケールまたはサブナノスケール径のキャパシタンスを持った空隙を形成し、電子が前記空隙を介してトンネリングするよう構成されていることを、
    特徴とする電界効果型トランジスタ。
  2. 前記被膜は、IIIB族元素またはIVB族元素の酸化物または窒化物から成ることを、特徴とする請求項1記載の電界効果型トランジスタ。
  3. 前記被膜は、アルミナ、シリカ、窒化珪素または窒化ホウ素から成ることを、特徴とする請求項1記載の電界効果型トランジスタ。
  4. 前記薄膜は両面を平滑化した後、他方の表面で絶縁基体に付着されており、
    前記ソース電極、前記ドレイン電極および前記ゲート電極は、同時に成膜して設けられていることを、
    特徴とする請求項1、2または3記載の電界効果型トランジスタ。
  5. 前記被膜は、スパッタで成膜して設けられ、
    前記ソース電極、前記ドレイン電極および前記ゲート電極は、スパッタまたは蒸着にて成膜して設けられていることを、
    特徴とする請求項1、2、3または4記載の電界効果型トランジスタ。
  6. 前記被膜は、金属マスクを介してスパッタで成膜して設けられ、
    前記ソース電極、前記ドレイン電極および前記ゲート電極は、金属マスクを介してスパッタまたは蒸着にて成膜して設けられていることを、
    特徴とする請求項1、2、3または4記載の電界効果型トランジスタ。
  7. 前記被膜は、フォトマスクを介してフォトレジストを感光し、前記フォトレジストを除去後、スパッタで成膜して設けられ、
    前記ソース電極、前記ドレイン電極および前記ゲート電極は、フォトマスクを介してフォトレジストを感光し、前記フォトレジストを除去後、スパッタまたは蒸着にて成膜して設けられていることを、
    特徴とする請求項1、2、3または4記載の電界効果型トランジスタ。
  8. ゲート電圧が+10mVから−10mVの範囲で動作するよう構成されていることを、特徴とする請求項1乃至7のいずれか一項に記載の電界効果型トランジスタ。
  9. 前記ゲート電極は、信号の電流制御用の第1ゲート電極および信号変調用の第2ゲート電極から成ることを、特徴とする請求項1乃至8のいずれか一項に記載の電界効果型トランジスタ。
  10. 前記ゲート電極に設けられた静電破壊防止用保護回路を有することを、特徴とする請求項1乃至のいずれか一項に記載の電界効果型トランジスタ。
  11. 表面に複数の分離溝が形成された絶縁基体と、
    前記絶縁基体の表面に、各分離溝により分離して設けられた複数の請求項1乃至10のいずれか一項に記載の電界効果型トランジスタと、
    前記絶縁基体の表面および各電界効果型トランジスタの表面を覆うよう設けられた、VSS(接地)層またはVDD(電源)層を兼ねた電界シールド層と、
    前記電界シールド層の表面に、他の電界効果型トランジスタもしくはコンデンサ、抵抗、インダクタンスを結線可能に設けられた配線層とを、
    有することを特徴とする集積回路。
  12. 表面に複数の穴が形成された絶縁基体と、
    各穴の内部にそれぞれ設けられた複数の請求項1乃至10のいずれか一項に記載の電界効果型トランジスタと、
    前記絶縁基体の表面および各電界効果型トランジスタの表面を覆い、他の電界効果型トランジスタもしくはコンデンサ、抵抗、インダクタンスを結線可能に設けられた配線層とを、
    有することを特徴とする集積回路。
  13. 請求項11または12記載の集積回路を複数積層して形成され、各配線層にチップコンデンサ、チップ抵抗、チップ単電子トランジスタを結線して成ることを、特徴とする積層集積回路。
  14. 請求項1乃至10のいずれか一項に記載の電界効果型トランジスタを複数積層して形成され、各電界効果型トランジスタが貫通配線で接続されていることを、特徴とする電界効果型トランジスタの積層回路。
  15. 請求項1乃至10のいずれか一項に記載の電界効果型トランジスタを含む機能回路と、
    前記機能回路に接続された低電圧安定化回路と、
    前記電界効果型トランジスタの電源を兼ねるレベルシフタ回路または低電圧インターフェース回路とを、
    有することを特徴とする電界効果型トランジスタを利用したシステム。
JP2011532953A 2009-09-24 2010-09-06 電界効果型トランジスタおよび集積回路 Expired - Fee Related JP5648812B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011532953A JP5648812B2 (ja) 2009-09-24 2010-09-06 電界効果型トランジスタおよび集積回路

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009218358 2009-09-24
JP2009218358 2009-09-24
PCT/JP2010/065234 WO2011037003A1 (ja) 2009-09-24 2010-09-06 電界効果型トランジスタおよび集積回路
JP2011532953A JP5648812B2 (ja) 2009-09-24 2010-09-06 電界効果型トランジスタおよび集積回路

Publications (2)

Publication Number Publication Date
JPWO2011037003A1 JPWO2011037003A1 (ja) 2013-02-21
JP5648812B2 true JP5648812B2 (ja) 2015-01-07

Family

ID=43795756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011532953A Expired - Fee Related JP5648812B2 (ja) 2009-09-24 2010-09-06 電界効果型トランジスタおよび集積回路

Country Status (2)

Country Link
JP (1) JP5648812B2 (ja)
WO (1) WO2011037003A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240561B2 (en) * 2012-02-28 2016-01-19 Japan Science And Technology Agency Nanodevice and method for fabricating the same
CN103048888B (zh) * 2012-12-14 2015-01-28 华中科技大学 一种以金属玻璃为光刻胶的光刻方法及系统
JP6762004B2 (ja) * 2016-03-11 2020-09-30 国立大学法人九州工業大学 半導体集積回路装置及びその製造方法
KR102528205B1 (ko) * 2018-06-26 2023-05-03 에스케이하이닉스 주식회사 매립 채널 어레이 트랜지스터를 포함하는 극저온 반도체 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231721A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
JP2008214704A (ja) * 2007-03-06 2008-09-18 Tohoku Univ アモルファス金属・金属ガラス接合体
JP2009055004A (ja) * 2007-08-24 2009-03-12 Honda Motor Co Ltd 貫通配線構造
JP2009099868A (ja) * 2007-10-18 2009-05-07 Tohoku Univ 量子ドットトンネリングする集積微細構造である合金

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231721A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
JP2008214704A (ja) * 2007-03-06 2008-09-18 Tohoku Univ アモルファス金属・金属ガラス接合体
JP2009055004A (ja) * 2007-08-24 2009-03-12 Honda Motor Co Ltd 貫通配線構造
JP2009099868A (ja) * 2007-10-18 2009-05-07 Tohoku Univ 量子ドットトンネリングする集積微細構造である合金

Also Published As

Publication number Publication date
WO2011037003A1 (ja) 2011-03-31
JPWO2011037003A1 (ja) 2013-02-21

Similar Documents

Publication Publication Date Title
JP2007519260A (ja) 金属トランジスターデバイス
JP5648812B2 (ja) 電界効果型トランジスタおよび集積回路
Iniewski Nano-semiconductors: devices and technology
Chung et al. Low-voltage and short-channel pentacene field-effect transistors with top-contact geometry using parylene-C shadow masks
JP6546679B2 (ja) 半導体部品
An et al. Multifunctional 2D CuSe monolayer nanodevice
Sachid et al. High-gain monolithic 3D CMOS inverter using layered semiconductors
RU2554612C2 (ru) Высокочастотный сверхпроводящий элемент памяти
Xie et al. MXene-based metal halide perovskite vertical field-effect transistors: Toward high current-density and high photodetection performance
US11991935B2 (en) Materials and methods for fabricating superconducting quantum integrated circuits
US8614108B2 (en) Electronic device having thermally managed electron path and method of thermal management of very cold electrons
KR100657908B1 (ko) 분자흡착층을 구비한 메모리 소자
CN110993694B (zh) 自氧化方式制备亚10nm沟道的二维薄膜场效应晶体管
Delatorre et al. Electrodeposited p-type magnetic metal-base transistor
Yi et al. Vertical n-type organic transistors with tri (8-hydroxyquinoline) aluminum as collector and fullerene as emitter
Kawanishi et al. High-mobility organic single crystal transistors with submicrometer channels
Zota et al. Junctionless tri-gate InGaAs MOSFETs
CN103325837B (zh) 一种碳基场效应晶体管及其制备方法
Kao et al. Transconductance sensitivity enhancement in gated-MIS (p) tunnel diode by self-protective effective local thinning mechanism
Kim et al. Anti-ambipolar transport and logic operation in two-dimensional field-effect transistors using in-series integration of GeAs and SnS2
Jeon et al. Enhanced voltage-current characteristics of GaN nanowires treated by a selective reactive ion etching
US11508896B1 (en) Materials and methods for fabricating superconducting quantum integrated circuits
JP2009099868A (ja) 量子ドットトンネリングする集積微細構造である合金
JP2018032662A (ja) ダイヤモンドコンタクト構造とこれを用いた電子素子
JP6621498B2 (ja) 半導体構造及び半導体部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141014

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141028

R150 Certificate of patent or registration of utility model

Ref document number: 5648812

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees