CN102290397A - 硅晶圆结构及多晶粒的堆栈结构 - Google Patents

硅晶圆结构及多晶粒的堆栈结构 Download PDF

Info

Publication number
CN102290397A
CN102290397A CN2010102133230A CN201010213323A CN102290397A CN 102290397 A CN102290397 A CN 102290397A CN 2010102133230 A CN2010102133230 A CN 2010102133230A CN 201010213323 A CN201010213323 A CN 201010213323A CN 102290397 A CN102290397 A CN 102290397A
Authority
CN
China
Prior art keywords
silicon
flexible metal
projection
metal layer
crystal grain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102133230A
Other languages
English (en)
Inventor
王伟
刘安鸿
黄祥铭
李宜璋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to CN2010102133230A priority Critical patent/CN102290397A/zh
Publication of CN102290397A publication Critical patent/CN102290397A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种硅晶圆结构，包括第一表面及相对第一表面的第二表面，第一表面上形成有多个晶粒区，每一晶粒区形成有多个硅贯通孔，而硅贯通孔连通第一表面及第二表面，于硅贯通孔中形成一硅贯通孔电极结构，其中每一硅贯通孔电极结构包括：一介电层，形成于硅贯通孔的内壁上；一阻障层，形成于介电层的内壁上，并界定出一填充空间；一充填金属层，填充于填充空间中，充填金属层的第一端低于第一表面而形成一凹槽；一柔性金属凸块，连接并覆盖充填金属层的第一端，其中部份柔性金属凸块形成于凹槽中。通过此柔性金属凸块的应用，可提高多晶粒堆栈封装结构的可靠度。

Description

硅晶圆结构及多晶粒的堆栈结构
【技术领域】
本发明关于一种硅晶圆或晶粒的硅贯通孔电极结构；特别是有关于一种具有硅贯通孔电极结构的多晶粒堆栈结构。
【背景技术】
在消费性电子产品走向轻、薄、短、小的需求下，集成电路的制造技术也不断地提升，例如：集成电路的制造线宽不断缩小。此外，一些3C电子产品除了要求体积要符合轻、薄、短、小的需求外，售价还必须很便宜。因此，在这些3C电子产品中扮演重要角色的各种集成电路(IC)的制造成本也被要求降低。
为了能够降低集成电路(IC)的制造成本，一些先进的制造业者以开发出多晶粒的三维集成电路(3D IC)堆栈的封装技术。此三维集成电路的堆栈封装技术使用晶圆级的封装技术(Wafer Level Package)，通过硅贯通孔技术(Trough-Silicon-Vias，TSVs)于硅晶圆内形成垂直式贯通孔，并将绝缘材料及金属材料充填于贯通孔内，再以铜金属材料作为硅晶圆与于硅晶圆间的电性连接电极，以形成垂直式电性连接的多晶圆的三维堆栈结构。由于在进行硅晶圆与于硅晶圆间的堆栈时，金属电极间的对准(alignment)误差以及金属电极材料间的热膨胀系数不匹配(CTE Mismatch)等因素，都会使得三维集成电路堆栈结构的产生破坏性的变形；如图10所示，由于在进行多晶圆的堆栈时，铜金属电极间以及作为电极连接的中间金属的接合界面处，会因为热膨胀系数不匹配的问题，在X-Y-Z方向上都会产生变形(Deformation)；而在Z方向上的变形会特别明显，容易使得多晶圆/多晶粒堆栈结构的可靠度降低，进而造成三维集成电路的堆栈封装结构以及3C电子产品的良率降低。
因此，为了提高三维集成电路堆栈结构的可靠度，需要提供一种硅贯通孔的电极结构，使其能够克服金属电极材料间的热膨胀系数不匹配的问题，进而解决金属电极间的对准误差。
【发明内容】
为了改善现有技术中有关金属电极间的对准误差以及金属电极材料间的热膨胀系数不匹配等问题，本发明提供一种具有硅贯通孔电极结构的硅晶圆结构，其主要目的在改善金属电极材料间的热膨胀系数不匹配的问题，用以增加堆栈封装的可靠度。
依据上述的目的，本发明首先提供一种硅晶圆结构，包括第一表面及相对第一表面的第二表面，第一表面上形成有多个晶粒区，每一晶粒区上形成有多个硅贯通孔，而硅贯通孔连通硅晶圆的第一表面及第二表面，于硅贯通孔中形成硅贯通孔电极结构，其中每一硅贯通孔电极结构包括：一介电层，形成于硅贯通孔的内壁上；一阻障层，形成于介电层的内壁上并界定出一填充空间；一充填金属层，填充于填充空间中，而充填金属层具有一第一端与相对的一第二端，第一端低于第一表面而形成一凹槽，第二端邻近该第二表面；一第一柔性金属凸块，连接并覆盖充填金属层的第一端，其中部份第一柔性金属凸块形成于凹槽中，且第一柔性金属凸块凸出第一表面。
本发明接着提供另一种硅晶圆结构，包括第一表面及相对第一表面的第二表面，第一表面上形成有多个晶粒区，每一晶粒区上形成有多个硅贯通孔，而硅贯通孔连通硅晶圆的第一表面及第二表面，于硅贯通孔中形成硅贯通孔电极结构，其中每一硅贯通孔电极结构包括：一介电层，形成于硅贯通孔的内壁上；一阻障层，形成于介电层的内壁上并界定出一填充空间；一充填金属层，填充于填充空间中，而充填金属层具有一第一端与相对的一第二端，第一端低于第一表面而形成一第一凹槽，同时第二端低于第二表面而形成第二凹槽；一第一柔性金属凸块，连接并覆盖充填金属层的第一端，其中部份第一柔性金属凸块形成于第一凹槽中，且第一柔性金属凸块凸出第一表面；一第二柔性金属凸块，其连接并覆盖充填金属层的第二端，其中部份第二柔性金属凸块形成于第二凹槽中，且第二柔性金属凸块凸出第二表面上。
本发明还提供一种多晶粒的堆栈结构，由多个晶粒垂直堆栈而形成，每一晶粒包括一第一表面及相对第一表面的一第二表面，而每一晶粒形成有多个硅贯通孔，硅贯通孔连通晶粒的第一表面及第二表面，于硅贯通孔中形成硅贯通孔电极结构，其中每一硅贯通孔电极结构包括：一介电层，形成于硅贯通孔的内壁上；一阻障层，形成于介电层的内壁上，并界定出一填充空间；一充填金属层，填充于填充空间中，而充填金属层具有一第一端与相对的一第二端，而第一端低于第一表面以形成一凹槽，而第二端与第二表面齐平；一第一柔性金属凸块，连接并覆盖充填金属层的第一端，其中部份第一柔性金属凸块形成于凹槽中，且第一柔性金属凸块凸出第一表面；其中通过多个晶粒中的一晶粒的第一柔性金属凸块与另一晶粒的充填金属层的第二端电性连接，以形成多晶粒的堆栈结构。
在本发明一实施例中，硅贯通孔电极结构进一步包括一第二柔性金属凸块，其连接并覆盖充填金属层的第二端且凸出第二表面，其中堆栈结构的多个晶粒中的一晶粒的第一柔性金属凸块与另一晶粒的第二柔性金属凸块电性连接。
本发明再提供一种多晶粒的堆栈结构，由多个晶粒垂直堆栈而形成，每一晶粒包括一第一表面及相对第一表面的一第二表面，而每一晶粒形成有多个硅贯通孔，硅贯通孔连通晶粒的第一表面及第二表面，于硅贯通孔中形成硅贯通孔电极结构，其中每一硅贯通孔电极结构包括：一介电层，形成于硅贯通孔的内壁上；一阻障层，形成于介电层的内壁上并界定出一填充空间；一充填金属层，填充于填充空间中，而充填金属层具有一第一端与相对的一第二端，第一端低于第一表面而形成一第一凹槽，同时第二端低于第二表面而形成一第二凹槽；一第一柔性金属凸块，连接并覆盖充填金属层的第一端，其中部份第一柔性金属凸块形成于第一凹槽中，且第一柔性金属凸块凸出第一表面；一第二柔性金属凸块，连接并覆盖充填金属层的第二端，其中部份第二柔性金属凸块形成于第二凹槽中，且第二柔性金属凸块凸出第二表面；其中通过多个晶粒中的一晶粒上的第一柔性金属凸块与另一晶粒上的第二柔性金属凸块电性连接，以形成多晶粒的堆栈结构。
本发明还进一步提供一种硅晶圆结构，包括一第一表面及相对第一表面的一第二表面，第一表面上形成有多个晶粒区，每一晶粒区形成有多个硅贯通孔，而硅贯通孔连通第一表面及第二表面，于硅贯通孔中形成硅贯通孔电极结构，其中每一硅贯通孔电极结构包括：一介电层，形成于硅贯通孔的内壁上；一阻障层，形成于介电层的内壁上，并界定出一填充空间；一环形充填金属层，形成于阻障层的内壁上且部份填充于填充空间中，使环形充填金属层具有一中空区域，且环形充填金属层的一第一端邻近第一表面以及相对第一端的一第二端邻近第二表面；一第一柔性金属凸块，形成于环形充填金属层的第一端上，且第一柔性金属凸块凸出第一表面。
在本发明的一实施例中，第一柔性金属凸块为一环状结构，此环状结构具有至少一贯孔，其中此至少一贯孔对应中空区域。
在本发明的另一实施例中，硅贯通孔电极结构进一步包括一高分子绝缘层充填于中空区域中。
在本发明的再一实施例中，硅贯通孔电极结构进一步包括一第二柔性金属凸块，此第二柔性金属凸块形成于环形充填金属层的第二端上且凸出第二表面。
本发明还进一步提供一种多晶粒的堆栈结构，由多个晶粒垂直堆栈而形成，每一晶粒包括一第一表面及相对第一表面的一第二表面，而每一晶粒形成有多个硅贯通孔，硅贯通孔连通第一表面及第二表面，于硅贯通孔中形成硅贯通孔电极结构，其中每一硅晶圆上的硅贯通孔电极结构包括：一介电层，形成于硅贯通孔的内壁上；一阻障层，形成于介电层的内壁上，并界定出一填充空间；一环形充填金属层，形成于阻障层的内壁上且部份填充于填充空间中，使环形充填金属层具有一中空区域，且环形充填金属层的一第一端邻近第一表面以及相对第一端的一第二端邻近第二表面；一第一柔性金属凸块，形成于环形充填金属层的第一端上，且第一柔性金属凸块凸出第一表面；其中通过多个晶粒中的一晶粒的多个第一柔性金属凸块与另一晶粒的多个环形充填金属层的第二端电性连接，以形成多晶粒的堆栈结构。
在本发明的一实施例中，第一柔性金属凸块为一环状结构，此环状结构具有至少一贯孔，其中此至少一贯孔对应中空区域。
在本发明的另一实施例中，硅贯通孔电极结构进一步包括一高分子绝缘层充填于中空区域中。
在本发明的再一实施例中，硅贯通孔电极结构进一步包括一第二柔性金属凸块，此第二柔性金属凸块形成于环形充填金属层的第二端上且凸出第二表面。
【附图说明】
图1A至图1E是本发明的硅晶圆结构的一具体实施例各制程步骤对应的剖面示意图；
图1F至图1I是本发明的硅晶圆结构的另一具体实施例各制程步骤对应的剖面示意图；
图2A至图2D是本发明的硅晶圆上形成硅贯通孔电极结构的一具体实施例剖而示意图；
图3A至图3D是本发明的硅晶圆上形成硅贯通孔电极结构的另一具体实施例的剖面示意图；
图4A至图4D是本发明的多晶粒堆栈结构的一具体实施例的剖面示意图；
图5A至图5G是本发明的硅晶圆上形成具有环形充填金属层的硅贯通孔电极结构的一具体实施例的剖面示意图；
图6A至图6D是本发明的硅晶圆上形成具有环形充填金属层的硅贯通孔电极结构的一具体实施例的剖面示意图；
图7A至图7C是本发明的硅晶圆上形成具有环形充填金属层的硅贯通孔电极结构的另一具体实施例的剖面示意图；
图8A至图8C是本发明的具有环形充填金属层晶粒的多晶粒堆栈结构的一具体实施例的剖面示意图；
图9是本发明的多晶粒堆栈的一具体实施例的剖面示意图；及
图10是于一种背景技术的剖面示意图。
【主要组件符号说明】
10             硅晶圆
100            晶粒区
101            第一表面
103、103’     第二表面
11             凹洞
11a            填充空间
11b            第一凹槽
11c            第二凹槽
12             中空区域
13、13’       介电层
14             高分子绝缘层
15             阻障层
16             凹槽
17             充填金属层
17a            环形充填金属层
171            充填金属层第一端
173            充填金属层第二端
19/19a、19b    柔性金属凸块
19e            柔性金属凸块
20                间隙
28                密封层
111/111a、111b    柔性金属凸块
113               柔性金属凸块
【具体实施方式】
本发明在此所探讨的方向为一种具有硅贯通孔电极结构的硅晶圆结构，其主要目的在改善金属电极材料间的热膨胀系数不匹配的问题，用以增加堆栈封装的可靠度。为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及其组成。显然地，一方面，本发明的施行并未限定芯片堆栈的方式，特别是一些此技艺领域者所熟习的各种芯片堆栈方式。另一方面，众所周知的芯片形成方式以及芯片薄化等后段制程的详细步骤并未描述于细节中，以避免造成本发明不必要的限制。然而，对于本发明的较佳实施例，则会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围不受限定，其以之后的专利范围为准。
请参考图1A至1J，是本发明的具有硅贯通孔电极结构的硅晶圆结构的一具体实施例的剖示图，分别说明于硅晶圆(silicon wafer)上形成硅贯通孔电极结构的制程。首先，提供一硅晶圆10，其具有第一表面101(主动面)以及相对于第一表面101的第二表面103，并且于硅晶圆10的第一表面101上形成有多个晶粒区100，而每一晶粒区100上则配置有多个金属焊垫(未显示于图中)，用以作为每一晶粒区100中的晶粒与外部电性连接的接点。接着，于硅晶圆10上的每一晶粒区100中对应金属焊垫而形成多个凹洞11，凹洞11从第一表面101往第二表面103的垂直方向形成，并且并未贯穿第二表面103，如图1A所示。而形成凹洞11的方式可以选择激光钻孔(laserdrilling)、干蚀刻(dry etching)或湿式蚀刻(wet etching)等方式形成，其中凹洞11的宽度可以介于1微米(um)至50微米(um)之间，而一较佳的宽度为10微米(um)至20微米(um)。
接着，请参考图1B所示，于晶粒区100上的每一凹洞11中的内壁及底部上形成一介电层13；此介电层13可以使用热制程(thermal process)来形成氧化层，并以此氧化层作为介电层13的材料；而在一较佳的实施方式中，使用等离子体辅助化学气象沉积(Plasma Enhanced Chemical VaporDeposition：PECVD)方式于凹洞11中的内壁及底部上形成介电层13，而选择此PECVD的方式来形成介电层13的目的为避免制程中使用高温的方式来形成。此外，介电层13也可以选择使用高分子材料来形成，例如：使用聚醯亚胺(Polyimide)材料充填于凹洞11中，然后再由激光钻孔挖开或移除多余的聚醯亚胺。介电层13也可以选择使用低介电常数(low-k)材料来形成，例如：Black Diamond、Coral、Black Diamond II、Aurora 2.7、Aurora ULK、SiLK、HSQ、MSQ、多孔二氧化硅(Porous SiO2)、多孔含碳二氧化硅(PorousCarbon-doped SiO2)等材料，并使用化学气相沉积(CVD)或旋转涂布法(Spin-on dielectrics，SOD)的方式充填于凹洞11中。此外，介电层13的材料还可以选自：二氧化硅(SiO2)、苯环丁烯(Benzocyclobutene，BCB)、碳氧化硅(SiCO)、氮碳化硅(SiCN)、氮化硅(SiN)及碳化硅(SiC)等。而此介电层13材料的厚度为500埃(A)至10,000埃(A)之间；而一较佳的厚度为2,000埃(A)至5,000埃(A)；最佳值为2,500埃(A)。再者，由于形成在硅晶圆10的第一表面101上的介电层13的厚度很薄，故相对于硅晶圆10的厚度时，此覆盖于第一表面101的介电层13的厚度可以被忽略；因此，本发明后续的说明中，介电层13覆盖后的第一表面101可视为硅晶圆10的第一表面101。
接着，请参考图1C，于凹洞11中的内壁及底部上形成一特定厚度的介电层13后，随即再于介电层13的内壁及底部上形成一阻障层15，此一阻障层15的厚度小于介电层13的厚度；例如：阻障层15的厚度可以选择在1,000埃(A)至5,000埃(A)之间，而一较佳的厚度为2,000埃(A)。而阻障层15的材料硅可选自：钽(Ta)、氮化钽(TaN)、碳化钽(TaC)、钛(Ti)、氮化钛(TiN)、钨化钛(TiW)、钛铜(TiCu)、氮化钨(WxN)及其组合。另外，阻障层15的形成可选择溅镀(sputter)方式，例如：先将一种钛(Titanium；Ti)或是钽(Tantalum；Ta)金属材料形成在介电层13的内壁及底部上，然而再将铜(Cu)金属形成在钛(Titanium；Ti)或是钽(Tantalum；Ta)金属的内壁及底部上，以形成阻障层15。此外，当凹洞11的深宽比(Aspect Ratio；AR)很大时；例如：深宽比为10∶1；此阻障层15的形成方式也可以选择使用化学插枝法(chemical grafting)或是电镀插枝法(electroplategrafting)。由于介电层13及阻障层15的厚度很小，因此并未将凹洞11填满，而形成或界定出一填充空间11a。
再接着，请参考图1D，于阻障层15形成后，随即将一种金属充填于填充空间11a中，以形成一充填金属层17；例如：使用电镀(plating process)制程来形成充填金属层17。而此充填金属层17的形成方式还可以选自无电解电镀、填孔或是插导电条等制程方式。此外，充填金属层17的材料可以是多晶硅(poly-silicon)、铜(Cu)、钨(W)、镍(Ni)、铝(Al)或是前述金属的合金等。当充填金属层17完全填满填充空间11a时，则会在填充空间11a的开口处形成局部的凸出端，随后，再于充填金属层17的凸出端上形成一柔性金属凸块19，用以连接并覆盖充填金属层17的凸出端；当然，也可以视需求调整柔性金属凸块19的大小，使柔性金属凸块19也覆盖阻障层15甚至部分的介电层13，用以作为一种金属电极结构。
本发明为了要改善金属电极材料间的热膨胀系数不匹配的问题，因此，以柔性金属作为金属电极结构，而此柔性金属凸块19可以包括电镀凸块、无电镀凸块、结线凸块或导电聚合物凸块等，以及其材料可以选自下列群组：金、镍/金、镍/钯/金、焊锡、无铅焊锡及导电高分子材料等。使用柔性金属作为金属电极结构的目的，即在通过柔性金属的低硬度、高韧性及良好的顺应共平面特性(compliancy)，使得在进行多晶圆或多晶粒垂直堆栈时，可以在电极的接合界面上去吸收因为金属电极材料间热膨胀系数不匹配，而在横向与纵向所产生的变形(Deformation)，也可以有效去克服金属电极材料间粗糙度的问题与金属电极材料和基板之间共平面度的问题，故可有效地增加多晶圆或多晶粒垂直堆栈的制程及产品的可靠度。
此外，为了提高垂直堆栈的可靠度，本发明再揭露一种柔性金属电极的结构。请参考图1F，例如：选择使用电镀方式来形成充填金属层17的过程中，通过对电镀沉积时间的控制，让充填金属层17未填满填充空间11a即中止，使得充填金属层17的第一端171低于硅晶圆10的第一表面101，因此，会在填充空间11a上形成第一凹槽11b。再接着，用一种柔性金属在充填金属层17的第一端171上形成一柔性金属凸块19。此柔性金属凸块19包含填充于第一凹槽11b中的柔性金属凸块19a及凸出第一表面101的柔性金属凸块19b，其中柔性金属凸块19a用以连接并覆盖充填金属层17的第一端171，而柔性金属凸块19b则作为外部电性连接之用。柔性金属凸块19a及19b的形成方式可为一体成型，或者先形成柔性金属凸块19a后再形成柔性金属凸块19b。而柔性金属凸块19b的尺寸可通过设置于第一表面101上的光阻的开口设计而做成不同的大小；例如：可形成与柔性金属凸块19a相同宽度的柔性金属凸块19b，如图1G所示；可将柔性金属凸块19b更形成至阻障层15甚至部分的介电层13上，以形成宽度较柔性金属凸块19a大的柔性金属凸块19b，如图1H所示，其中虚线代表柔性金属凸块19b可以扩大的范围；又也或是可将柔性金属凸块19b只局部地形成在柔性金属凸块19a上，如图1I所示，对此本发明并不加以限制。同样地，柔性金属凸块19可以包括电镀凸块、无电镀凸块、结线凸块或导电聚合物凸块等；而，柔性金属凸块19b的材料与柔性金属凸块19a相同，其可以选自下列群组：金、镍/金、镍/钯/金、焊锡、无铅焊锡及导电高分子材料等。
本发明为了要改善金属电极材料间的热膨胀系数不匹配的问题，因此本实施例进一步使用柔性金属凸块19作为金属电极结构。而使用柔性金属作为金属电极结构的目的，即在通过柔性金属的低硬度、高韧性及良好的顺应共平面特性，使得在进行多晶圆或多晶粒垂直堆栈时，可以在电极的接合界面上去吸收因为金属电极材料间热膨胀系数不匹配，而在横向与纵向所产生的变形，也可以有效去克服金属电极材料间粗糙度的问题与金属电极材料和基板之间共平面度的问题，故可有效地增加多晶圆或多晶粒垂直堆栈的制程及产品的可靠度。
接着，请参考图2A至图2D，本发明在硅晶圆上形成硅贯通孔电极结构的剖面示意图；在此要强调，在后续各个实施例的说明中，其在充填金属层17第一端171上的柔性金属凸块19的结构仅以图1H为例来说明；当然，柔性金属凸块19的结构也可以如图1G或图1I所示。
在完成充填金属层17第一端171上的柔性金属凸块19后，随即进行硅晶圆10第二表面103的薄化处理(lapping process)，例如使用传统研磨轮的研磨方式配合化学机械研磨(CMP)或等离子体蚀刻的方式对硅晶圆10的第二表面103进行研磨。通过此研磨处理将硅晶圆10薄化，直至充填金属层17的第二端173曝露出来，此时即形成硅贯通孔(TSV)的电极结构，如图2A所示。很明显地，充填金属层17的第二端173与薄化后的硅晶圆第二表面103’形成一平整面。
再接着，于曝露的充填金属层17的第二端173上形成一柔性金属凸块111，用以连接并覆盖充填金属层17的第二端173，以作为金属电极。很明显地，硅贯通孔的两端均为柔性金属凸块并通过充填金属层17的连接，使得两端的柔性金属凸块电性连接成一体。此外，在形成柔性金属凸块111之前，可选择性地在薄化后的硅晶圆第二表面103’上先沉积或涂布一薄层的介电层13’，此介电层13’曝露出充填金属层17的第二端173，接着再于曝露的充填金属层17的第二端173上形成柔性金属凸块111，如图2B所示；此介电层13’的设置可防止漏电流或短路的情况发生。此介电层13’的厚度很薄，故相对于硅晶圆10的厚度时，此形成于薄化后的硅晶圆第二表面103’上的介电层13’厚度可以被忽略；因此，本发明后续的说明中，介电层13’所覆盖的薄化后第二表面103’仍以103’表示的。
再者，形成于充填金属层17第二端173的柔性金属凸块111的样态可以如图2B、图2C或图2D所示。要形成图2B、图2C或图2D的柔性金属凸块111只需调整形成此柔性金属凸块111所需要的光罩的开口大小，以及适当地增加电镀制程的时间即可完成。例如：如图2B所示，形成与充填金属层17宽度相近的柔性金属凸块111。如图2C所示，将光罩开口加大，以形成宽度较充填金属层17大的柔性金属凸块111，因此柔性金属凸块111也覆盖阻障层15甚至部分的介电层13’，其中虚线代表柔性金属凸块111可以扩大的范围。如图2D所示，将光罩开口缩小，以形成宽度较充填金属层17小的柔性金属凸块111。同样地，柔性金属凸块111可以包括电镀凸块、无电镀凸块、结线凸块或导电聚合物凸块等。此外，柔性金属凸块111的材料可以选自下列群组：金、镍/金、镍/钯/金、焊锡、无铅焊锡及导电高分子材料等。
本发明接着再提供另一实施方式，请参考第3A至3D图所示，本发明在硅晶圆上形成硅贯通孔电极结构的另一实施方式的剖面示意图。首先，对硅晶圆10第二表面103进行薄化处理，不同于图2A地，本实施例的薄化制程至一设定的厚度，而并未将充填金属层17的第二端173曝露出来；接着，再以例如蚀刻制程对应每一硅贯通孔位置处移除薄化后的硅晶圆10第二表面103’、介电层13及阻障层15，直至充填金属层17的第二端173曝露出来，因此，于本实施例中，充填金属层17的第二端173低于薄化后的硅晶圆10第二表面103’而形成第二凹槽11c，如图3B所示。
此外，本发明形成如图3B的另一方式说明如下。将硅晶圆10第二表面103进行薄化处理，直至充填金属层17的第二端173曝露出来后，如图2A的结构，此时也可以选择直接使用蚀刻制程，将充填金属层17的第二端173的部份金属移除，同样可以形成一第二凹槽11c，此时充填金属层17的第二端173也低于薄化后的硅晶圆10第二表面103’，如图3B所示。同样地，可在薄化后的硅晶圆10第二表面103’上先沉积或涂布一薄层的介电层13’，此介电层13’曝露出充填金属层17的第二端173。再接着，以例如电镀方式将一种柔性金属充填于第二凹槽11c中，以在充填金属层17的第二端173上形成一柔性金属凸块111，此柔性金属凸块111包含填充于第一凹槽11c中的柔性金属凸块111a及凸出第二表面103’的柔性金属凸块111b，如图3C所示，柔性金属凸块111a用以连接并覆盖充填金属层17的第二端173，而柔性金属凸块111b则作为外部电性连接之用。在本实施例中，与柔性金属凸块19a及19b相同地，柔性金属凸块111a及111b的形成方式可为一体成型，或者先形成柔性金属凸块111a后再形成柔性金属凸块111b。而柔性金属凸块111b的尺寸可通过设置于第二表面103’上的光阻的开口设计而做成不同的大小；例如：可将柔性金属凸块111b更形成至阻障层15甚至部分的介电层13上，以形成宽度较柔性金属凸块111a大的柔性金属凸块111b，如图3C所示；又也或是可将柔性金属凸块111b只局部地形成在柔性金属凸块111a上，如图3D所示，对此本发明并不加以限制。同样地，柔性金属凸块111可以包括电镀凸块、无电镀凸块、结线凸块或导电聚合物凸块等。此外，柔性金属凸块111的材料可以选自下列群组：金、镍/金、镍/钯/金、焊锡、无铅焊锡及导电高分子材料等。很明显地，此时硅贯通孔的两端均为柔性金属凸块并通过充填金属层17的连接，使得两端的柔性金属凸块电性连接成一体。
在上述的各种实施例中，使用此种金属电极结构的目的，即在通过柔性金属的低硬度、高韧性及良好的顺应共平面特性，使得在进行多晶圆或多晶粒垂直堆栈时，可以在电极的接合界面上去吸收因为金属电极材料间热膨胀系数不匹配，而在横向与纵向所产生的变形，也可以有效去克服金属电极材料间粗糙度的问题与金属电极材料和基板之间共平面度的问题，故可有效地增加多晶圆或多晶粒垂直堆栈的制程及产品的可靠度。
此时，本发明已在硅晶圆10上的每一晶粒区100中对应金属焊垫形成硅贯通孔，且于每一硅贯通孔的一端或两端上均形成柔性金属凸块，用以作为晶粒与外部电性连接的接点。接着，即可进行晶粒的堆栈制程。在经过对准程序后，将一具有多个硅贯通孔电极结构的晶粒与另一个同样具有多个硅贯通孔电极结构的晶粒进行垂直堆栈，并通过加热、加压或超音波键结等制程，将上方晶粒上的多个充填金属层的第二端或凸出第二表面的柔性金属凸块与下方晶粒上的多个凸出第一表面的柔性金属凸块连接，并依此连接方式，可再分别与其它具有相同结构的晶粒进行垂直堆栈，以形成一种三维的晶粒堆栈结构。由于，在进行本实施例所述的多晶粒堆栈的方式与传统多晶粒堆栈的方式相同，故其详细的堆栈制程并未加以详述，而此一技术领域者，也必能依据本实施例所提供的具有多个硅贯通孔电极结构的晶粒来完成多晶粒堆栈。其中，形成多晶粒堆栈结构的方式，可以有如下的组合，例如：选择将多个具有如图2A所示的硅贯通孔电极结构的晶粒直接进行垂直堆栈，以形成多晶粒堆栈结构，如图4A所示；例如：选择将多个具有如图2B所示的硅贯通孔电极结构的晶粒直接进行垂直堆栈，以形成多晶粒堆栈结构，如图4B所示；例如：选择将多个具有如图2C所示的硅贯通孔电极结构的晶粒直接进行垂直堆栈，以形成多晶粒堆栈结构，如图4C所示；又例如：选择将多个具有如图3C所示的硅贯通孔电极结构的晶粒直接进行垂直堆栈，以形成多晶粒堆栈结构，如图4D所示。本发明在此要强调，对于上述的堆栈组合仅为本发明的实施例，本发明还可以任意选择本发明如第2A、2B、2C、2D、3B、3C及3D图所揭露的结构进行堆栈，故本发明的实施例并非仅限于上述图4A至图4D的实施方式。
在此要进一步说明，形成本发明的多晶粒堆栈结构的过程，可以先将完成前述制程的多个硅晶圆10进行堆栈，以形成晶圆对晶圆(wafer-to-wafer)的堆栈结构后，再对堆栈后的硅晶圆10上的晶粒区进行切割，以形成多个多晶粒的堆栈结构。也可以先对完成前述制程的硅晶圆10进行切割，以形成多个单独的晶粒，接着再将多个单独的晶粒进行堆栈，以形成晶粒对晶粒(chip-to-chip)的多晶粒的堆栈结构。另外还可以将多个单独的晶粒对应接合于硅晶圆10的晶粒区上，形成晶粒对晶圆(chip-to-wafer)的堆栈结构后，再对硅晶圆10上的晶粒区进行切割，同样地形成多个多晶粒的堆栈结构。而对于多晶粒堆栈结构的堆栈数量，本发明并不加以限制。
在进行本发明所述的多晶粒堆栈制程的同时，还可以选择性地同时执行一个充填步骤，在堆栈之前先通过点胶、网版印刷、旋转涂布等涂胶方式，将一种密封材料涂布于晶圆或晶粒的第一表面上101上，并在进行晶粒堆栈键结时也同时进行密封材料的固化，以形成一密封层28于多晶粒堆栈结构中相邻晶粒间的空隙20中(如图9中所示)，藉此密封层28可以使整个多晶粒堆栈结构更稳固接合并提供电性连接端点保护作用。而此密封层28的材料可以选自下列群组：非导电胶(non-conductive paste；NCP)、非导电膜(non-conductive film；NCF)、异方性导电胶(anisotropic conductivepaste；ACP)、异方性导电膜(anisotropic conductive film；ACF)、底部填充胶(underfill)、非流动底部填充胶(non-flow underfill)、B阶胶(B-stage resin)、模塑化合物、FOW(film-over-wire)薄膜等。
此外，也可以在完成本发明所述的多晶粒堆栈后，再选择性地执行一个充填步骤，通过高压方式将一种密封材料充填于多晶粒堆栈结构中相邻晶粒间的空隙20中，以形成一密封层28，如图9中所示。
本发明的第一种多晶粒堆栈结构，如图4A所示，由多个具有如图2A所示的硅贯通孔电极结构的晶粒垂直堆栈而形成，每一晶粒包括一第一表面101及相对第一表面101的一第二表面103’，而每一晶粒形成有多个硅贯通孔，而硅贯通孔连通晶粒的第一表面101及第二表面103’，于硅贯通孔中形成一硅贯通孔电极结构，其中每一硅贯通孔电极结构包括：一介电层13，形成于硅贯通孔的内壁上；一阻障层15，形成于介电层13的内壁上，并界定出一填充空间；一充填金属层17，填充于填充空间中，而充填金属层17具有一第一端171与相对的一第二端173，而第一端171低于第一表面101以形成一凹槽，而第二端173与第二表面103’齐平；一柔性金属凸块19a/19b，连接并覆盖充填金属层17的第一端171，其中柔性金属凸块19a形成于凹槽中，而柔性金属凸块19b凸出第一表面101。在本实施例中，通过多个晶粒中的一晶粒的多个柔性金属凸块19a/19b与另一晶粒的多个充填金属层17的第二端173直接电性连接，以形成多晶粒的堆栈结构。
接着，本发明的第二种多晶粒堆栈结构，如图4B所示，由多个具有如图2B所示的硅贯通孔电极结构的晶粒垂直堆栈而形成。在本实施例中，每一个图2B的位于晶粒第一表面101侧的结构与图2A中的晶粒相同，仅进一步于每一图2A的薄化后的晶粒第二表面103’侧上的多个充填金属层17的第二端173上再形成柔性金属凸块111；于本实施例中，柔性金属凸块111的宽度与充填金属层17相近。因此，本实施例可通过多个的晶粒中的一晶粒上的多个充填金属层17第一端171上的柔性金属凸块19a/19b与另一晶粒上的多个充填金属层17第二端173上的柔性金属凸块111电性连接，以形成多晶粒堆栈结构。
再接着，本发明的第三种多晶粒堆栈结构，如图4C所示，由多个具有如图2C所示的硅贯通孔电极结构的晶粒垂直堆栈而形成。在本实施例中，与图2B中的晶粒相同地，多个充填金属层17的第二端173上也形成多个柔性金属凸块111，而此柔性金属凸块111的宽度大于充填金属层17，而覆盖至阻障层15甚至部份的介电层13’。因此，本实施例可通过多个晶粒中的一晶粒上的多个充填金属层17第一端171上的柔性金属凸块19a/19b与另一晶粒上的多个充填金属层17第二端173上的柔性金属凸块111电性连接，以形成多晶粒堆栈结构。
再者，本发明的第四种多晶粒堆栈结构，如图4D所示，由多个具有如图3C所示的硅贯通孔电极结构的晶粒垂直堆栈而形成。在本实施例中，每一个图3C的位于晶粒第一表面101侧的结构与图2A、图2B及图2C中的晶粒相同，其中位于图3C的晶粒上的多个充填金属层17的第二端173低于薄化后的硅晶圆第二表面103’而形成第二凹槽(如图3B的11c)，并将柔性金属凸块111a/111b填充于第二凹槽中，其中柔性金属凸块111b凸出于第二表面103’且其宽度大于填充于第二凹槽中的柔性金属凸块111a。在本实施例中，通过多个晶粒中的一晶粒上的多个充填金属层17第一端171上的柔性金属凸块19a/19b与另一晶粒上的多个充填金属层17第二端173上的柔性金属凸块111a/111b电性连接，以形成多晶粒堆栈结构。
本发明接着再揭露另一实施例，请参考图5A至图5E。在进行本实施例的说明前，请先参考图1A至图1C，首先，提供一具有第一表面101以及相对于第一表面的第二表面103的硅晶圆10，并且于硅晶圆10的第一表面101上形成有多个晶粒区100，而每一晶粒区100上则配置有多个金属焊垫(未显示于图中)，用以作为晶粒与外部电性连接的接点。接着，于硅晶圆10上的每一晶粒区100中对应金属焊垫而形成多个凹洞11；然而，凹洞11从第一表面101往第二表面103的垂直方向形成，并未贯穿第二表面103，如前述的图1A所示。接着，于凹洞11的内侧壁上形成一介电层13，此介电层13的形成方式以及所使用的材料与前述实施例相同；再接着，于介电层13的内侧壁上形成一阻障层15，同样地，此阻障层15的形成方式以及所使用的材料与前述实施例相同，故均不再重复说明。由于介电层13及阻障层15的厚度很小，因此并未将凹洞11填满，而形成或界定出一填充空间11a，如前述的图1C所示。
然后，使用一电镀制程，将一金属材料充填于填充空间11a中，此充填的金属材料也与背景所使用者相同，可以是多晶硅(poly-silicon)、铜(Cu)、钨(W)、镍(Ni)、铝(Al)或是前述金属的合金等。因此，在阻障层15的内侧壁上形成一环形充填金属层17a，此环形充填金属层17a仅部份填充于填充空间11a中并不会将填充空间11a填满，而会形成一个中空区域12，如图5A所示，此环形充填金属层17a的第一端175与第一表面101齐平。然而，此环形充填金属层17a也可以有其它的结构，例如：利用制程时间的控制，使得环形充填金属层17a的第一端175高于第一表面101，如图5B所示；又例如：利用制程时间的控制，使得环形充填金属层17a的第一端175低于第一表面101，而形成凹槽16，如图5C所示；很明显地，经由上述的说明，显示本发明对于以上形成环形充填金属层17a的结构并未加以限定。
接着，再将一种柔性金属材料形成于环形充填金属层17a的第一端175上，以形成一柔性金属凸块19e，用以作为金属电极结构。首先，如图5D所示，将一柔性金属凸块19e形成在与第一表面101齐平的环形充填金属层17a的第一端175上，其中，此柔性金属凸块19e为一环状结构，如图5E所示，此柔性金属凸块19e的环状结构具有一贯孔对应中空区域12，因此，于制程中中空区域12中多余的气体或是液体可经由贯孔排出，以避免环形充填金属层17a产生孔洞。柔性金属凸块19e的尺寸可以依据需求作调整；例如：如图5D所示，可以与环形充填金属层17a同宽，以覆盖环形充填金属层17a，也可以比环形充填金属层17a为宽，使其也覆盖阻障层15甚至部分的介电层13，如图5D的虚线所示，对此，本发明并不加以限制。此外，柔性金属凸块19e所形成的贯孔尺寸可以同中空区域12、较中空区域12为宽或者较中空区域12窄，此贯孔显露出的中空区域12仅需足以使多余气体或是液体排出即可。再者，柔性金属凸块19e可以包括电镀凸块、无电镀凸块或导电聚合物凸块等。而此柔性金属凸块19e的材料包含：金、镍/金、镍/钯/金、焊锡、无铅焊锡及导电高分子材料等，对此，本发明也不加以限制。
此外，在本实施例中，也可将一柔性金属凸块19e形成在环形充填金属层17a高于第一表面101(如图5B所示)的第一端175上，其中，此柔性金属凸块19e的尺寸如前述，可以与环形充填金属层17a同宽，以覆盖环形充填金属层17a，如图5F所示；柔性金属凸块19e也可以比环形充填金属层17a为宽，使其也覆盖阻障层15甚至部分的介电层13，如图5F的虚线所示。此外，柔性金属凸块19e的贯孔尺寸同前述也可依据需求作调整，对此，本发明并不加以限制。
再接着，本实施例中，也可将一柔性金属凸块19e形成在环形充填金属层17a低于第一表面101(如图5C所示)的第一端175上，很明显地，有部份的柔性金属凸块19e会形成在较低的环形充填金属层17a第一端175所形成的凹槽16中，而其余部分凸出第一表面101，用以作为金属电极结构。同样地，柔性金属凸块19e凸出第一表面101的部份如前述，可以与环形充填金属层17a同宽，如图5G所示，也可以比环形充填金属层17a为宽，使其覆盖阻障层15甚至部分的介电层13，如图5G的虚线所示，此外，柔性金属凸块19e所形成的贯孔尺寸同前述也可依据需求作调整，对此，本发明并不加以限制。
在此要强调，在后续各个实施例的说明中，其在环形充填金属层17a第一端175的柔性金属凸块19e的结构仅以图5D为例来说明；当然，柔性金属凸块19e的结构也可以如图5F或图5G所示。在完成硅晶圆10第一表面101上的柔性金属凸块19e所形成的环状电极结构后，随即进行硅晶圆10第二表面103的薄化处理(lapping process)，例如使用传统研磨轮的研磨方式配合化学机械研磨(CMP)或等离子体蚀刻的方式对硅晶圆10的第二表面103进行研磨。通过此研磨处理将硅晶圆10薄化，直至环形充填金属层17a的第二端177曝露出来，此时即形成硅贯通孔(TSV)的电极结构；很明显地，环形充填金属层17a的第二端177与薄化后的硅晶圆第二表面103’形成一平整面，如图6A所示。接着，再于曝露的环形充填金属层17a第二端177上形成一柔性金属凸块113，用以作为金属电极，如图6B所示。在形成柔性金属凸块113之前，可在薄化后的硅晶圆第二表面103’上先沉积或涂布一薄层的介电层13’，此介电层13’曝露出环形充填金属层17a的第二端177；由于，介电层13’厚度可被忽视，因此，在本发明后续的实施例中，覆盖介电层13’的薄化后的硅晶圆第二表面103’仍以103’表示。而此介电层13’的材料与前述介电层13相同，故不再重复说明。介电层13’的设置可防止漏电流或短路的情况发生。于本实施例中，柔性金属凸块113也为一环状结构并具有一贯孔，此贯孔也对应中空区域12，如图6C所示。同时，硅贯通孔的两端均为柔性金属凸块19e、113并通过环形充填金属层17a的连接，使得两端的柔性金属凸块19e、113电性连接成一体。同样地，柔性金属凸块113的尺寸可以依据需求作调整，如前述，可以与环形充填金属层17a同宽，以覆盖环形充填金属层17a，如图6B所示，也可以比环形充填金属层17a为宽，使其也覆盖阻障层15甚至部分的介电层13’，如图6B的虚线所示。此外，柔性金属凸块113的贯孔尺寸同前述也可依据需求作调整，对此，本发明并不加以限制。再者，柔性金属凸块113也可以是一实心结构，如第2图中所示的柔性金属凸块111。柔性金属凸块113形成方式及材料可以选择与前述柔性金属凸块19e相同者，可以是电镀凸块、无电镀凸块、结线凸块或导电聚合物凸块等，而其材料可选自：金、镍/金、镍/钯/金、焊锡、无铅焊锡及导电高分子材料等。
此外，本实施例另提供一实施方式，在对硅晶圆10第二表面103进行薄化处理时，不同于图6A所示地，本实施例的薄化制程至一设定的厚度，而并未将环形充填金属层17a的第二端177曝露出来后；接着，再以例如蚀刻制程对应每一硅贯通孔位置处移除薄化后的硅晶圆10第二表面103’、介电层13及阻障层15，直至环形充填金属层17a的第二端177曝露出来，因此，环形充填金属层17a的第二端177低于薄化后的硅晶圆10第二表面103’而形成一凹槽。同样地，可在研磨后的硅晶圆10第二表面103’上先沉积或涂布一薄层的介电层13’，此介电层13’曝露出环形充填金属层17a的第二端177。接着，在于曝露的环形充填金属层17a第二端177上形成柔性金属凸块113，如图6D所示，其中，部份的柔性金属凸块113会形成在较低的环形充填金属层17a第二端177所形成的凹槽中，而其余部分则凸出薄化后的硅晶圆10第二表面103’，用以作为金属电极结构。同样地，柔性金属凸块113凸出第二表面103’的部份如前述，可以与环形充填金属层17a同宽，也可以比环形充填金属层17a为宽，使其覆盖阻障层15甚至部分的介电层13’，如图6D的虚线所示。此外，此柔性金属凸块113也是一环状结构并具有一贯孔，而贯孔尺寸同前述也可依据需求作调整，对此，本发明并不加以限制。同样地，柔性金属凸块113也可以是一实心结构。此外，本发明形成如图6D的另一方式说明如下。在硅晶圆10第二表面103进行薄化处理，直至环形充填金属层17a的第二端177曝露出来后，也可以使用例如蚀刻制程，将环形充填金属层17a的第二端177的部份金属移除而形成一凹槽，此时环形充填金属层17a的第二端177也低于薄化后的硅晶圆10第二表面103’。接着，同样地再形成柔性金属凸块113。
在此要再强调，本发明使用柔性金属作为金属电极结构的目的，即在通过柔性金属的低硬度、高韧性及良好的顺应共平面特性(compliancy)，使得在进行多晶圆或多晶粒垂直堆栈时，可以在电极的接合界面上去吸收因为金属电极材料间热膨胀系数不匹配，而在横向与纵向所产生的变形(Deformation)，也可以有效去克服金属电极材料间粗糙度的问题与金属电极材料和基板之间共平面度的问题，故可有效地增加多晶圆或多晶粒垂直堆栈的制程及产品的可靠度。特别是当环形充填金属层17a为一中空环形结构时，使得在进行多晶圆或多晶粒垂直堆栈时，在金属接合界面上的顺应性会更好，故可防止在电极的接合界面上产生横向的变形，例如：当施加额外的应力在介电层上时，可防止介电层的损坏而造成漏电流，故可有效地增加多晶圆或多晶粒垂直堆栈的制程可靠度。
再者，本发明再揭露一实施方式，请参考图7A至7C图。首先，如图7A所示，在完成前述图5A的结构后，于中空区域12中充填一种高分子介电材料，使中空区域12中形成高分子绝缘层14；随后，再于环形充填金属层17a的第一端175上形成柔性金属凸块19e，用以作为金属电极结构。接着，薄化硅晶圆10直至曝露出环形充填金属层17a的第二端177，并于环形充填金属层17a的第二端177上形成柔性金属凸块113，用以作为金属电极结构，如图7B所示。上述的实施方式与前述相同，故不再重复说明。与前述不同地，本实施方式的中空区域12先以高分子绝缘层14填满，填充此高分子绝缘层14于中空区域12中可防止多余气体或液体残留而造成环形充填金属层17a产生孔洞，同时也可以提供缓冲的作用，因此，柔性金属凸块19e及柔性金属凸块113可以不局限于环状结构，也可为实心的凸块结构，如图7C所示。同样地，本实施例的柔性金属凸块19e及柔性金属凸块113的尺寸及样态与前述相同，并可依据需求作调整。高分子绝缘层14的材料可选自：聚醯亚胺(Polyimide)、苯环丁烯(Benzocyclobutene，BCB)等。
在此要再强调，本发明使用此种金属电极结构的目的，即在通过柔性金属的低硬度、高韧性及良好的顺应共平面特性，使得在进行多晶圆或多晶粒垂直堆栈时，可以在电极的接合界面上去吸收因为金属电极材料间热膨胀系数不匹配，而在横向与纵向所产生的变形，也可以有效去克服金属电极材料间粗糙度的问题与金属电极材料和基板之间共平面度的问题，故可有效地增加多晶圆或多晶粒垂直堆栈的制程及产品的可靠度。特别是在中空区域12中充填高分子绝缘层14后，使得在进行多晶圆或多晶粒垂直堆栈时，高分子绝缘层14可进一步提高整体结构的顺应性，可以吸收电极的接合界面上所产生的横向的变形，并具有缓冲的作用，故可有效地增加多晶圆或多晶粒垂直堆栈的制程可靠度。
此时，本发明已在硅晶圆10上的每一晶粒区100中对应金属焊垫形成硅贯通孔，且于每一硅贯通孔的一端或两端上均形成柔性金属凸块，用以作为晶粒与外部电性连接的接点。接着，即可进行晶粒的堆栈制程。在经过对准程序后，将一具有多个硅贯通孔电极结构的晶粒与另一个同样具有多个硅贯通孔电极结构的晶粒进行垂直堆栈，并通过加热、加压或超音波键结等制程，将上方晶粒上的多个环形充填金属层的第二端或凸出第二表面的柔性金属凸块与下方晶粒上的多个凸出第一表面的柔性金属凸块连接，并依此连接方式，可再分别与其它具有相同结构的晶粒进行垂直堆栈，以形成一种三维的晶粒堆栈结构。由于，在进行本实施例所述的多晶粒堆栈的方式与传统多晶粒堆栈的方式相同，故其详细的堆栈制程并未加以详述，而此一技术领域者，也必能依据本实施例所提供的具有多个硅贯通孔电极结构的晶粒来完成多晶粒堆栈。在此要进一步说明，形成本发明的多晶粒堆栈结构的过程，可以先将完成前述制程的多个硅晶圆10进行堆栈，以形成晶圆对晶圆(wafer-to-wafer)的堆栈结构后，再对堆栈后的硅晶圆10上的晶粒区进行切割，以形成多个多晶粒的堆栈结构。也可以先对完成前述制程的硅晶圆10进行切割，以形成多个单独的晶粒，接着再将多个单独的晶粒进行堆栈，以形成晶粒对晶粒(chip-to-chip)的多晶粒的堆栈结构。另外还可以将多个单独的晶粒对应接合于硅晶圆10的晶粒区上，形成晶粒对晶圆(chip-to-wafer)的堆栈结构后，再对硅晶圆10上的晶粒区进行切割，同样地形成多个多晶粒的堆栈结构。而对于多晶粒堆栈结构的堆栈数量，本发明并不加以限制。
本发明的具有环形充填金属层的第一种多晶粒堆栈结构，如图8A所示，由多个具有如图6A的硅贯通孔电极结构的晶粒垂直堆栈而形成。请同时参考第1A～1C图，本实施例的多晶粒堆栈结构中，每一晶粒包括一第一表面101及相对第一表面101的一第二表面103’，而每一晶粒形成有多个硅贯通孔，硅贯通孔连通晶粒的第一表面101及第二表面103’，于硅贯通孔中形成一硅贯通孔电极结构，其中每一硅贯通孔电极结构包括：一介电层13，形成于硅贯通孔的内壁上；一阻障层15，形成于介电层13的内壁上，并界定出一填充空间11a；接着，于阻障层15的内侧壁上形成一环形充填金属层17a，且环形充填金属层17a不会将填充空间11a填满，而会形成一个中空区域12，环形充填金属层17a的第一端175与第一表面101齐平，其第二端177与第二表面103’齐平；一柔性金属凸块19e形成于环形充填金属层17a的第一端175上，且凸出于第一表面101。因此，在本实施例中，即通过多个晶粒中的一晶粒上的多个柔性金属凸块19e与另一晶粒上的多个环形充填金属层17a的第二端177直接电性连接，以形成多晶粒的堆栈结构。
接着，本发明的具有环形充填金属层的第二种多晶粒堆栈结构，如图8B所示，由多个具有如图7B的硅贯通孔电极结构的晶粒垂直堆栈而形成。很明显地，图8B与图8A间的差异为在图8A的晶粒的硅贯通孔电极结构的中空区域12中，进一步充填并填满一高分子介电材料，使中空区域12中形成高分子绝缘层14，并且在环形充填金属层17a的第二端177上进一步形成有柔性金属凸块113，如图7B所示。接着，通过多个晶粒中的一晶粒上的多个柔性金属凸块19e与另一晶粒上的多个柔性金属凸块113电性连接，以形成图8B的多晶粒的堆栈结构。
接着，本发明的具有环形充填金属层的第三种多晶粒堆栈结构，如图8C所示，由多个具有如图7C的硅贯通孔电极结构的晶粒垂直堆栈而形成。很明显地，图8C与图8B间的差异为，在图8C中的晶粒的柔性金属凸块19e及113为实心的凸块结构。而通过多个晶粒中的一晶粒上的多个柔性金属凸块19e与另一晶粒上的多个柔性金属凸块113电性连接，即可形成图8C的多晶粒的堆栈结构。
本发明在此要强调，对于上述的堆栈组合仅为本发明的实施例，本发明还可以任意选择本发明如第6A、6B、6D、7A、7B及7C图所揭露的结构进行堆栈，故本发明的实施例并非仅限于上述图8A至图8C的实施方式。
在进行本发明所述的多晶粒堆栈制程的同时，还可以选择性地同时执行一个充填步骤，在堆栈之前先通过点胶、网版印刷、旋转涂布等涂胶方式，将一种密封材料涂布于晶圆或晶粒的第一表面上101上，并在进行晶粒堆栈键结时也同时进行密封材料的固化，以形成一密封层28于多晶粒堆栈结构中相邻晶粒间的空隙20中(如图9中所示)，藉此密封层28可以使整个多晶粒堆栈结构更稳固接合并提供电性连接端点保护作用。而此密封层28的材料可以选自下列群组：非导电胶(non-conductive paste；NCP)、非导电膜(non-conductive film；NCF)、异方性导电胶(anisotropic conductivepaste；ACP)、异方性导电膜(anisotropic conductive film；ACF)、底部填充胶(underfill)、非流动底部填充胶(non-flow underfill)、B阶胶(B-stage resin)、模塑化合物、FOW(film-over-wire)薄膜等。此外，也可以在完成本发明所述的多晶粒堆栈后，再选择性地执行一个充填步骤，通过高压方式将一种密封材料充填于多晶粒堆栈结构中相邻晶粒间的空隙20中，以形成一密封层28，如图9中所示。
以上所述仅为本发明的具体实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在下述的申请专利范围内。

Claims (28)

1.一种硅晶圆结构，包括一第一表面及相对该第一表面的一第二表面，该第一表面上形成有多个晶粒区，每一该晶粒区形成有多个硅贯通孔，而所述硅贯通孔连通该硅晶圆的该第一表面及该第二表面，于所述硅贯通孔中形成一硅贯通孔电极结构，其中每一该硅贯通孔电极结构包括：
一介电层，形成于该硅贯通孔的内壁上；
一阻障层，形成于该介电层的内壁上，并界定出一填充空间；
一充填金属层，填充于该填充空间中，该充填金属层具有一第一端与相对的一第二端，该第一端低于该第一表面而形成一凹槽，该第二端邻近该第二表面；
一第一柔性金属凸块，连接并覆盖该充填金属层的该第一端，其中部份该第一柔性金属凸块形成于该凹槽中，且该第一柔性金属凸块凸出该第一表面。
2.根据权利要求1所述的硅晶圆结构，其特征在于，该充填金属层的该第二端与该第二表面齐平。
3.根据权利要求2所述的硅晶圆结构，其特征在于，该硅贯通孔电极结构进一步包括一第二柔性金属凸块，该第二柔性金属凸块连接并覆盖该充填金属层的该第二端并凸出该第二表面。
4.一种硅晶圆结构，包括一第一表面及相对该第一表面的一第二表面，该第一表面上形成有多个晶粒区，每一该晶粒区形成有多个硅贯通孔，而所述硅贯通孔连通该硅晶圆的该第一表面及该第二表面，于所述硅贯通孔中形成一硅贯通孔电极结构，其中每一该硅贯通孔电极结构包括：
一介电层，形成于该硅贯通孔的内壁上；
一阻障层，形成于该介电层的内壁上，并界定出一填充空间；
一充填金属层，填充于该填充空间中，该充填金属层具有一第一端与相对的一第二端，该第一端低于该第一表面而形成一第一凹槽，同时该第二端低于该第二表面而形成一第二凹槽；
一第一柔性金属凸块，连接并覆盖该充填金属层的该第一端，其中部份该第一柔性金属凸块形成于该第一凹槽中，且该柔性金属凸块凸出该第一表面。
5.根据权利要求4所述的硅晶圆结构，其特征在于，该硅贯通孔电极结构进一步包括一第二柔性金属凸块，该第二柔性金属凸块连接并覆盖该充填金属层的该第二端，其中部份该第二柔性金属凸块形成于该第二凹槽中，且该第二柔性金属凸块凸出该第二表面。
6.根据权利要求3或5所述的硅晶圆结构，其特征在于，该充填金属层的材料选自下列群组：多晶硅、铜、钨、镍、铝及其组合，以及该第一柔性金属凸块及该第二柔性金属凸块的材料选自下列群组：金、镍/金、镍/钯/金、焊锡、无铅焊锡及导电高分子材料。
7.一种多晶粒的堆栈结构，由多个晶粒垂直堆栈而形成，每一该晶粒包括一第一表面及相对该第一表面的一第二表面，而每一该晶粒形成有多个硅贯通孔，所述硅贯通孔连通该晶粒的该第一表面及该第二表面，于所述硅贯通孔中形成一硅贯通孔电极结构，其中每一该硅贯通孔电极结构包括：
一介电层，形成于该硅贯通孔的内壁上；
一阻障层，形成于该介电层的内壁上，并界定出一填充空间；
一充填金属层，填充于该填充空间中，该充填金属层具有一第一端与相对的一第二端，而该第一端低于该第一表面以形成一凹槽，而该第二端与该第二表面齐平；
一第一柔性金属凸块，连接并覆盖该充填金属层的该第一端，其中部份该第一柔性金属凸块形成于该凹槽中，且该第一柔性金属凸块凸出该第一表面；其中
通过该多个晶粒中的一晶粒的该些第一柔性金属凸块与另一晶粒的该些充填金属层的第二端电性连接，以形成多晶粒的堆栈结构。
8.根据权利要求7所述的堆栈结构，其特征在于，该硅贯通孔电极结构进一步包括一第二柔性金属凸块，该第二柔性金属凸块连接并覆盖该充填金属层的该第二端且凸出该第二表面，其中该堆栈结构的该多个晶粒中的一晶粒的该些第一柔性金属凸块与另一晶粒的该些第二柔性金属凸块电性连接。
9.一种多晶粒的堆栈结构，由多个晶粒垂直堆栈而形成，每一该晶粒包括一第一表面及相对该第一表面的一第二表面，而每一该晶粒形成有多个硅贯通孔，所述硅贯通孔连通该晶粒的该第一表面及该第二表面，于所述硅贯通孔中形成一硅贯通孔电极结构，其中每一该硅贯通孔电极结构包括：
一介电层，形成于该硅贯通孔的内壁上；
一阻障层，形成于该介电层的内壁上，并界定出一填充空间；
一充填金属层，填充于该填充空间中，该充填金属层具有一第一端与相对的一第二端，该第一端低于该第一表面而形成一第一凹槽，同时该第二端低于该第二表面而形成一第二凹槽；
一第一柔性金属凸块，连接并覆盖该充填金属层的该第一端，其中部份该第一柔性金属凸块形成于该第一凹槽中，且该第一柔性金属凸块凸出该第一表面；
一第二柔性金属凸块，连接并覆盖该充填金属层的该第二端，其中部份该第二柔性金属凸块形成于该第二凹槽中，且该第二柔性金属凸块凸出该第二表面；其中
通过该多个晶粒中的一晶粒的该些第一柔性金属凸块与另一晶粒的该些第二柔性金属凸块电性连接，以形成多晶粒的堆栈结构。
10.根据权利要求8或9所述的堆栈结构，其特征在于，该充填金属层的材料选自下列群组：多晶硅、铜、钨、镍、铝及其组合，以及该第一柔性金属凸块及该第二柔性金属凸块的材料选自下列群组：金、镍/金、镍/钯/金、焊锡、无铅焊锡及导电高分子材料。
11.一种硅晶圆结构，包括一第一表面及相对该第一表面的一第二表面，该第一表面上形成有多个晶粒区，每一该晶粒区形成有多个硅贯通孔，而所述硅贯通孔连通该硅晶圆的该第一表面及该第二表面，于所述硅贯通孔中形成一硅贯通孔电极结构，其中每一该硅贯通孔电极结构包括：
一介电层，形成于该硅贯通孔的内壁上；
一阻障层，形成于该介电层的内壁上，并界定出一填充空间；
一环形充填金属层，形成于该阻障层的内壁上且部份填充于该填充空间中，使该环形充填金属层具有一中空区域，且该环形充填金属层的一第一端邻近该第一表面以及相对该第一端的一第二端邻近该第二表面；
一第一柔性金属凸块，形成于该环形充填金属层的该第一端上，且该第一柔性金属凸块凸出该第一表面。
12.根据权利要求11所述的硅晶圆结构，其特征在于，该第一柔性金属凸块为一环状结构，该环状结构具有至少一贯孔，其中该至少一贯孔对应该中空区域。
13.根据权利要求11所述的硅晶圆结构，其特征在于，该环形充填金属层的该第一端与该第一表面齐平，该第一柔性金属凸块形成于该第一表面上。
14.根据权利要求11所述的硅晶圆结构，其特征在于，该环形充填金属层的该第一端低于该第一表面，以形成一凹槽，其中部份该第一柔性金属凸块形成于该凹槽中。
15.根据权利要求11所述的硅晶圆结构，其特征在于，该环形充填金属层的该第一端凸出该第一表面。
16.根据权利要求15所述的硅晶圆结构，其特征在于，该第一柔性金属凸块包覆该环形充填金属层的该第一端凸出该第一表面的部份。
17.根据权利要求11所述的硅晶圆结构，其特征在于，其进一步包括一高分子绝缘层充填于该中空区域中。
18.根据权利要求12或17所述的硅晶圆结构，其特征在于，该硅贯通孔电极结构进一步包括一第二柔性金属凸块，该第二柔性金属凸块形成于该环形充填金属层的该第二端上且凸出该第二表面。
19.根据权利要求18所述的硅晶圆结构，其特征在于，该环形充填金属层的材料选自下列群组：多晶硅、铜、钨、镍、铝及其组合，以及该第一柔性金属凸块及该第二柔性金属凸块的材料选自下列群组：金、镍/金、镍/钯/金、焊锡、无铅焊锡及导电高分子材料。
20.一种多晶粒的堆栈结构，由多个晶粒垂直堆栈而形成，每一该晶粒包括一第一表面及相对该第一表面的一第二表面，而每一该晶粒形成有多个硅贯通孔，所述硅贯通孔连通该晶粒的该第一表面及该第二表面，于所述硅贯通孔中形成一硅贯通孔电极结构，其中每一该硅贯通孔电极结构包括：
一介电层，形成于该硅贯通孔的内壁上；
一阻障层，形成于该介电层的内壁上，并界定出一填充空间；
一环形充填金属层，形成于该阻障层的内壁上且部份填充于该填充空间中，使该环形充填金属层具有一中空区域，且该环形充填金属层的一第一端邻近该第一表面以及相对该第一端的一第二端邻近该第二表面；
一第一柔性金属凸块，形成于该环形充填金属层的该第一端上，且该第一柔性金属凸块凸出该第一表面；其中
通过该多个晶粒中的一晶粒的该些第一柔性金属凸块与另一晶粒的该些环形充填金属层的第二端电性连接，以形成多晶粒的堆栈结构。
21.根据权利要求20所述的堆栈结构，其特征在于，该第一柔性金属凸块为一环状结构，该环状结构具有至少一贯孔，其中该至少一贯孔对应该中空区域。
22.根据权利要求20所述的堆栈结构，其特征在于，该环形充填金属层的该第一端与该第一表面齐平，该第一柔性金属凸块形成于该第一表面上。
23.根据权利要求20所述的堆栈结构，其特征在于，该环形充填金属层的该第一端低于该第一表面，以形成一的凹槽，其中部份该第一柔性金属凸块形成于该凹槽中。
24.根据权利要求20所述的堆栈结构，其特征在于，该环形充填金属层的该第一端凸出该第一表面。
25.根据权利要求24所述的堆栈结构，其特征在于，该第一柔性金属凸块包覆该环形充填金属层的该第一端凸出该第一表面的部份。
26.根据权利要求20所述的堆栈结构，其特征在于，其进一步包括一高分子绝缘层充填于该中空区域中。
27.根据权利要求21或26所述的堆栈结构，其特征在于，该硅贯通孔电极结构进一步包括一第二柔性金属凸块，该第二柔性金属凸块形成于该环形充填金属层的该第二端上且凸出该第二表面，其中该堆栈结构的该多个晶粒中的一晶粒的该些第一柔性金属凸块与另一晶粒的该些第二柔性金属凸块电性连接。
28.根据权利要求27所述的堆栈结构，其特征在于，该环形充填金属层的材料选自下列群组：多晶硅、铜、钨、镍、铝及其组合，以及该第一柔性金属凸块及该第二柔性金属凸块的材料选自下列群组：金、镍/金、镍/钯/金、焊锡、无铅焊锡及导电高分子材料。
CN2010102133230A 2010-06-17 2010-06-17 硅晶圆结构及多晶粒的堆栈结构 Pending CN102290397A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102133230A CN102290397A (zh) 2010-06-17 2010-06-17 硅晶圆结构及多晶粒的堆栈结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102133230A CN102290397A (zh) 2010-06-17 2010-06-17 硅晶圆结构及多晶粒的堆栈结构

Publications (1)

Publication Number Publication Date
CN102290397A true CN102290397A (zh) 2011-12-21

Family

ID=45336671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102133230A Pending CN102290397A (zh) 2010-06-17 2010-06-17 硅晶圆结构及多晶粒的堆栈结构

Country Status (1)

Country Link
CN (1) CN102290397A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377305A (zh) * 2012-04-12 2013-10-30 台湾积体电路制造股份有限公司 迹线上凸块结构的迹线布局方法
TWI475623B (zh) * 2011-12-27 2015-03-01 Ind Tech Res Inst 堆疊式半導體結構的接合結構及其形成方法
CN111081632A (zh) * 2019-12-12 2020-04-28 联合微电子中心有限责任公司 一种减小热应力的硅通孔结构及其制造方法
CN112530874A (zh) * 2020-12-02 2021-03-19 赛莱克斯微系统科技（北京）有限公司 一种三维晶圆集成结构及其制备方法、电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6852621B2 (en) * 2000-01-21 2005-02-08 Seiko Epson Corporation Semiconductor device and manufacturing method therefor, circuit board, and electronic equipment
US6856023B2 (en) * 2002-01-22 2005-02-15 Canon Kabushiki Kaisha Semiconductor device and method of manufacturing semiconductor device
US20070243706A1 (en) * 2004-03-30 2007-10-18 Nec Electronics Corporation Method of manufacturing a through electrode
US7287323B1 (en) * 2001-01-16 2007-10-30 National Semiconductor Corporation Materials and structure for a high reliability BGA connection between LTCC and PB boards
CN101626015A (zh) * 2008-07-11 2010-01-13 南茂科技股份有限公司 封装结构及其形成、量产方法与芯片堆叠结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6852621B2 (en) * 2000-01-21 2005-02-08 Seiko Epson Corporation Semiconductor device and manufacturing method therefor, circuit board, and electronic equipment
US7287323B1 (en) * 2001-01-16 2007-10-30 National Semiconductor Corporation Materials and structure for a high reliability BGA connection between LTCC and PB boards
US6856023B2 (en) * 2002-01-22 2005-02-15 Canon Kabushiki Kaisha Semiconductor device and method of manufacturing semiconductor device
US20070243706A1 (en) * 2004-03-30 2007-10-18 Nec Electronics Corporation Method of manufacturing a through electrode
CN101626015A (zh) * 2008-07-11 2010-01-13 南茂科技股份有限公司 封装结构及其形成、量产方法与芯片堆叠结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI475623B (zh) * 2011-12-27 2015-03-01 Ind Tech Res Inst 堆疊式半導體結構的接合結構及其形成方法
CN103377305A (zh) * 2012-04-12 2013-10-30 台湾积体电路制造股份有限公司 迹线上凸块结构的迹线布局方法
CN111081632A (zh) * 2019-12-12 2020-04-28 联合微电子中心有限责任公司 一种减小热应力的硅通孔结构及其制造方法
CN112530874A (zh) * 2020-12-02 2021-03-19 赛莱克斯微系统科技（北京）有限公司 一种三维晶圆集成结构及其制备方法、电子设备

Similar Documents

Publication Publication Date Title
US11289372B2 (en) 3D IC method and device
US10854567B2 (en) 3D packages and methods for forming the same
US9997497B2 (en) Through silicon via structure
US9312225B2 (en) Bump structure for stacked dies
TW201145493A (en) Silicon wafer structure and multi-chip stack structure
US20140154880A1 (en) Post-Polymer Revealing of Through-Substrate Via Tips
US9287203B2 (en) Package-on-package structure and method of forming same
CN101740417B (zh) 可堆叠芯片的制造方法
TW201729362A (zh) 半導體裝置及其製造方法
US11239167B2 (en) Cu—Cu bonding for interconnects on bridge chip attached to chips and packaging substrate
CN102290397A (zh) 硅晶圆结构及多晶粒的堆栈结构
US8350359B2 (en) Semiconductor device using an aluminum interconnect to form through-silicon vias
TW202410298A (zh) 具有金屬平面層的基板穿孔以及製造其之方法
Hozawa et al. Chip-level TSV integration for rapid prototyping of 3D system LSIs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111221