TWI475623B - 堆疊式半導體結構的接合結構及其形成方法 - Google Patents

堆疊式半導體結構的接合結構及其形成方法 Download PDF

Info

Publication number
TWI475623B
TWI475623B TW100148942A TW100148942A TWI475623B TW I475623 B TWI475623 B TW I475623B TW 100148942 A TW100148942 A TW 100148942A TW 100148942 A TW100148942 A TW 100148942A TW I475623 B TWI475623 B TW I475623B
Authority
TW
Taiwan
Prior art keywords
layer
stacked semiconductor
forming
semiconductor structure
hole
Prior art date
Application number
TW100148942A
Other languages
English (en)
Other versions
TW201327698A (zh
Inventor
Yu Hua Chen
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW100148942A priority Critical patent/TWI475623B/zh
Publication of TW201327698A publication Critical patent/TW201327698A/zh
Application granted granted Critical
Publication of TWI475623B publication Critical patent/TWI475623B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Description

堆疊式半導體結構的接合結構及其形成方法
本發明是有關於一種接合結構,且特別是有關於一種堆疊式半導體結構的接合結構。
近年來,隨著電子技術的日新月異,高科技電子產業的相繼問世,使得更人性化、功能更佳的電子產品不斷地推陳出新,並朝向輕、薄、短、小的趨勢設計。目前在半導體封裝製程中,線路基板(circuit substrate)是經常使用的構裝元件之一,其中線路基板主要由多層圖案化線路層(patterned circuit layer)及多層圖案化介電層(patterned dielectric layer)交替疊合而成,由於線路基板具有佈線細密、組裝緊湊及性能良好等優點,使得線路基板已經成為晶片尺寸封裝(chip scale package,CSP)與覆晶封裝(flip chip package)之主流。
目前,更進一步發展出3DIC堆疊技術,以縮小所有元件所佔據之體積。然而,3DIC堆疊技術雖然已廣為研究與探討,不過還是有許多問題尚待解決,如可靠度及成本等問題。
本發明的目的是提供一種堆疊式半導體結構的接合結構,其可大幅地降低製造成本。
本發明的另一目的是提供一種堆疊式半導體結構的接合結構的製造方法,其可有效地提升產品的可靠度。
本發明提出一種堆疊式半導體結構的接合結構,包括至少一接合構件。接合構件包括基板、凸塊、銲墊、介層窗(via)、聚合物層、第一保護層及第二保護層。基板中具有貫穿孔。凸塊蓋住貫穿孔的一端。銲墊設置於凸塊朝向貫穿孔的一側上。介層窗共形地設置於貫穿孔的側壁上與銲墊上,且部分延伸至位於貫穿孔的另一端的基板的表面上。聚合物層設置於介層窗上並填滿貫穿孔,且暴露出位於上述表面上的介層窗。第一保護層設置於凸塊與基板之間。第二保護層設置於介層窗與基板之間。
依照本發明的一實施例所述,在上述之堆疊式半導體結構的接合結構中,聚合物層的材料例如是高分子感光材料。
依照本發明的一實施例所述,在上述之堆疊式半導體結構的接合結構中,高分子感光材料例如是聚亞醯胺(polyimide,PI)、苯環丁烯(benzocyclobutene,BCB)、SU-8(環氧樹脂)、矽膠或聚苯噁唑(polybenzoxazole,PBO)。
依照本發明的一實施例所述,在上述之堆疊式半導體結構的接合結構中,聚合物層更可設置於上述表面上。
依照本發明的一實施例所述,在上述之堆疊式半導體結構的接合結構中,接合構件更包括第一球底金屬層(under ball metal,UBM),設置於凸塊與銲墊之間。
依照本發明的一實施例所述,在上述之堆疊式半導體結構的接合結構中,接合構件更包括第二球底金屬層,設置於位於上述表面上的介層窗上。
依照本發明的一實施例所述,在上述之堆疊式半導體結構的接合結構中,接合構件更包括晶種層,設置於介層窗與第二保護層之間及介層窗與銲墊之間。
依照本發明的一實施例所述,在上述之堆疊式半導體結構的接合結構中,當接合結構具有多個接合構件時,接合構件藉由位於接合構件之間的凸塊與介層窗進行接合。
依照本發明的一實施例所述,在上述之堆疊式半導體結構的接合結構中,當接合結構具有多個接合構件時,更包括黏著層,設置於接合構件之間。
本發明提出一種堆疊式半導體結構的接合結構的製造方法,用以形成至少一接合構件。接合構件的形成方法包括下列步驟。首先,提供基板,基板具有第一表面與第二表面。接著,於第一表面上形成銲墊。然後,於第一表面上形成暴露出銲墊的第一保護層。接下來,於經由第一保護層所暴露出的銲墊上形成凸塊。之後,從基板的第一表面將基板貼附到載板上。再者,於基板中形成貫穿孔,且貫穿孔暴露出銲墊。繼之,於第二表面上與貫穿孔的側壁上形成暴露出銲墊的第二保護層。隨後,於銲墊上與位於貫穿孔的側壁上的第二保護層上共形地形成介層窗,且介層窗延伸至部分第二表面上方。接著,於介層窗上形成填滿貫穿孔的聚合物層,且聚合物層暴露出位於第二表面上方的介層窗。
依照本發明的一實施例所述,在上述之堆疊式半導體結構的接合結構的製造方法中,於形成凸塊之前,接合構件的形成方法更包括於銲墊上形成第一球底金屬層。
依照本發明的一實施例所述,在上述之堆疊式半導體結構的接合結構的製造方法中,將基板貼附到載板上的方法例如是藉由第一黏著層進行貼附。
依照本發明的一實施例所述,在上述之堆疊式半導體結構的接合結構的製造方法中,第二保護層的形成方法包括下列步驟。首先,於第二表面上、貫穿孔的側壁上與銲墊上形成第二保護材料層。接著,對第二保護材料層進行回蝕刻製程。
依照本發明的一實施例所述,在上述之堆疊式半導體結構的接合結構的製造方法中,介層窗的形成方法包括下列步驟。首先,於第二保護層上與銲墊上共形地形成晶種材料層。接著,於晶種材料層上形成介層窗材料層。然後,移除位於第二表面上方的部分介層窗材料層。
依照本發明的一實施例所述,在上述之堆疊式半導體結構的接合結構的製造方法中,接合構件的形成方法更包括移除位於第二表面上方的部分晶種材料層,以於介層窗與保護層之間及介層窗與銲墊之間形成晶種層。
依照本發明的一實施例所述,在上述之堆疊式半導體結構的接合結構的製造方法中,聚合物層的形成方法包括下列步驟。首先,形成聚合物材料層,聚合物材料層覆蓋介層窗與第二保護層,且填滿貫穿孔。接著,移除部分聚合物材料層。
依照本發明的一實施例所述,在上述之堆疊式半導體結構的接合結構的製造方法中,接合構件的形成方法更包括於經由聚合物層所暴露出介層窗上形成第二球底金屬層。
依照本發明的一實施例所述,在上述之堆疊式半導體結構的接合結構的製造方法中,在形成聚合物層之後,接合構件的形成方法更包括剝離(de-bonding)載板。
依照本發明的一實施例所述,在上述之堆疊式半導體結構的接合結構的製造方法中,當形成多個接合構件時,更包括將接合構件之間的凸塊與介層窗進行接合。
依照本發明的一實施例所述,在上述之堆疊式半導體結構的接合結構的製造方法中,在接合構件之間的凸塊與介層窗進行接合之前,更包括於接合構件之間提供第二黏著層。
基於上述,在本發明所提出之堆疊式半導體結構的接合結構中,由於介層窗共形地設置於貫穿孔的側壁上與銲墊上並延伸至部分表面上方,且藉由聚合物層填滿貫穿孔,所以可節省用以形成介層窗之金屬材料的使用量,因此可降低製造成本。
此外,由於本發明所提出之堆疊式半導體結構的接合結構的製造方法是藉由聚合物層填滿貫穿孔,所以可降低介層窗在受熱膨脹時對元件所造成的損壞,因此可有效地提高產品的可靠度。
另外,相較於先前技術以介層窗填滿貫穿孔的製造方法,在本發明所提出之堆疊式半導體結構的接合結構的製造方法中,由於聚合物層填滿貫穿孔的速度快,所以可有效地縮短製程時間,進而提高生產率。
為讓本發明之上述和其他目的和特徵能更明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。
圖1A至圖1P所繪示為本發明之一實施例的堆疊式半導體結構的接合結構的製造流程剖面圖。
首先,請先參照圖1A,提供基板100,基板100具有第一表面102與第二表面104。基板100的材料例如是矽、玻璃或金屬等。
接著,於第一表面102上形成銲墊106。銲墊106的材料例如是Cu或Al/Cu等。銲墊106的形成方法例如是進行沈積製程與圖案化製程等而形成。
接下來,請參照圖1B,於第一表面102上形成暴露出銲墊106的保護層108。保護層108的材料例如是氧化矽或氮化矽等。保護層108的形成方法例如是進行沈積製程與圖案化製程等而形成。
然後,請參照圖1C,可選擇性地於經由保護層108所暴露出的銲墊106上形成球底金屬層110。此外,球底金屬層110更可形成於部份保護層108上。球底金屬層110例如是Ni/Au複合層或Ni/Pd/Au複合層等。球底金屬層110的形成方法例如是先以無電鍍法(electroless plating)形成球底金屬材料層(未繪示),再對球底金屬材料層進行圖案化製程而形成。
接下來,請參照圖1D,於球底金屬層110上形成凸塊112。凸塊112的材料例如是Sn、SnAg、SnAgCu、Au或Cu/In等。凸塊112的形成方法例如是進行浸錫製程(dip soldering process)、錫膏印刷製程(solder printing process)、植球製程、電鍍製程、或無電鍍製程等而形成。
之後,請參照圖1E,從基板100的第一表面102方向將基板100貼附到載板114上。載板114的材料例如是矽或玻璃等。將基板100貼附到載板114上的方法例如是藉由黏著層116進行貼附。黏著層116的材料例如是高分子聚合材料等。
再者,請參照圖1F,於基板100中形成貫穿孔118,且貫穿孔118暴露出銲墊106。貫穿孔118的形成方法例如是對基板100進行圖案化製程而形成。
繼之,請參照圖1G,於第二表面104上、貫穿孔118的側壁上與銲墊106上形成保護材料層120。保護材料層120的材料例如是氧化矽或氮化矽等。保護材料層120的形成方法例如是化學氣相沉積法,如電漿增強型化學氣相沉積法(plasma enhanced chemical vapor deposition,PECVD)等。
隨後,請參照圖1H,對保護材料層120進行回蝕刻製程,以於第二表面104上與貫穿孔118的側壁上形成暴露出銲墊106的保護層122。雖然,保護層122是藉由上述方法所形成,但並不用以限制本發明。
接著,請參照圖1I,保護層122上與銲墊106上共形地形成晶種材料層124,且晶種材料層124更可延伸至第二表面104上方。晶種材料層124的材料例如是Ti/Cu、TiW/Cu、Ta/Cu、TaW/Cu、Ti/Al或TiW/Al等。晶種材料層124的形成方法例如是物理氣相沉積法等。
然後,請參照圖1J,於晶種材料層124上形成介層窗材料層126。介層窗材料層126的材料例如是Cu或Ni等。介層窗材料層126的形成方法例如是共形電鍍法(conformal plating)或無電鍍法等。
接下來,請參照圖1K,移除位於第二表面104上方的部分介層窗材料層126,以於銲墊106上與位於貫穿孔118的側壁上的保護層122上共形地形成介層窗128,且介層窗128延伸至部分第二表面104上方。部分介層窗材料層126的移除方法例如是對介層窗材料層126進行圖案化製程而形成。雖然,介層窗128是藉由上述方法所形成,但並不用以限制本發明。此外,當基板100的材料為矽時,介層窗128可作為矽通孔(through silicon via,TSV)使用,而當基板100的材料為玻璃時,介層窗128可作為玻璃通孔(through glass via,TGV)使用,以此類推。
之後,可移除位於第二表面104上方的部分晶種材料層124,以於介層窗128與保護層122之間及介層窗128與銲墊106之間形成晶種層130。部分晶種材料層124的移除方法例如是對晶種材料層124進行圖案化製程而形成。雖然,晶種層130是藉由上述方法所形成,但並不用以限制本發明。
再者,請參照圖1L,形成聚合物材料層132,聚合物材料層132覆蓋介層窗128與保護層122,且填滿貫穿孔118。聚合物材料層132的材料例如是高分子感光材料,如聚亞醯胺、苯環丁烯、SU-8、矽膠或聚苯噁唑(polybenzoxazole,PBO)等。聚合物材料層132的形成方法例如是藉由真空壓合機對高分子感光材料進行壓合製程而形成。
繼之,請參照圖1M,移除部分聚合物材料層132,以於介層窗128上形成填滿貫穿孔118的聚合物層134,且聚合物層134暴露出位於第二表面104上方的介層窗128。部分聚合物材料層132的移除方法例如是對聚合物材料層132進行圖案化製程而形成。雖然,聚合物層134是藉由上述方法所形成,但並不用以限制本發明。
隨後,請參照圖1N,可選擇性地於經由聚合物層134所暴露出介層窗128上形成球底金屬層136。球底金屬層136例如是Ni/Au複合層或Ni/Pd/Au複合層等。球底金屬層136的形成方法例如是先以無電鍍法(electroless plating)等形成球底金屬材料層(未繪示),再對球底金屬材料層進行圖案化製程而形成。
接下來,請參照圖1O,可選擇性地剝離載板114。載板114的剝離方法例如是照光剝離法、機械力剝離法或溶劑溶解剝離法等。此外,當採用溶劑溶解剝離法剝離載板114時,可一併移除黏著層116。當採用照光剝離法或機械力剝離法剝離載板114時,需再使用溶劑對黏著層116進行清洗,以移除黏著層116。
藉由圖1A至圖1O的製造流程已可製作出堆疊式半導體結構的接合結構,此接合結構包括至少一個如圖1O中的接合構件138。
請參照圖1P,當藉由圖1A至圖1O的製造流程形成多個接合構件138時,可先選擇性地於接合構件138之間提供黏著層140,再將接合構件138之間的凸塊112與介層窗128進行接合。黏著層140的材料例如是非導電性薄膜(non-conductive film,NCF)或底膠(underfill)等。
基於上述實施例可知,由於介層窗128共形地設置於貫穿孔118的側壁上與銲墊106上並延伸至部分第二表面104上方,且藉由聚合物層134填滿貫穿孔118,所以可節省用以形成介層窗128的金屬材料的使用量,因此可降低製造成本。
此外,藉由聚合物層134填滿貫穿孔118,可降低介層窗128在受熱膨脹時對元件所造成的損壞,因此可有效地提高產品的可靠度。
另外,相較於先前技術以介層窗128填滿貫穿孔118的製造方法,在上述實施例所提出之堆疊式半導體結構的接合結構的製造方法中,由於聚合物層134填滿貫穿孔118的速度快,所以可有效地縮短製程時間,進而提高生產率。
另一方面,當接合結構包括多個接合構件138時,聚合物層134可用以作為黏著層(接合層),亦可作為凸塊112在接合時的終止層,且能防止銲料外溢(如,溢錫)的現象發生,而可更進一步地提高產品的可靠度。
以下,藉由圖1P來說明上述實施例所提出之堆疊式半導體結構的接合結構。
堆疊式半導體結構的接合結構包括至少一接合構件138。接合構件138包括基板100、凸塊112、銲墊106、介層窗128、聚合物層134、保護層108及保護層122。基板100中具有貫穿孔118。凸塊112蓋住貫穿孔118的一端。銲墊106設置於凸塊112朝向貫穿孔118的一側上。介層窗128共形地設置於貫穿孔118的側壁上與銲墊106上,且部分延伸至位於貫穿孔118的另一端的基板100的第二表面104上。聚合物層134設置於介層窗128上並填滿貫穿孔118,且暴露出位於第二表面104上的介層窗128。此外,聚合物層134更可設置於第二表面104上。保護層108設置於凸塊112與基板100之間。保護層122設置於介層窗128與基板100之間。另外,接合構件138更可選擇性地包括球底金屬層110、晶種層130與球底金屬層136中的至少一者。球底金屬層110設置於凸塊112與銲墊106之間。晶種層130設置於介層窗128與保護層122之間及介層窗128與銲墊106之間。球底金屬層136設置於位於第二表面104上的介層窗128上。當接合結構具有多個接合構件138時,接合結構可選擇性地包括黏著層140,設置於接合構件138之間,且接合構件138可藉由位於接合構件138之間的凸塊112與介層窗128進行接合。
基於上述實施例可知,由於介層窗128共形地設置於貫穿孔118的側壁上與銲墊106上並延伸至部分第二表面104上方,且藉由聚合物層134填滿貫穿孔118,藉由聚合物層134之成本低的優勢,因此可降低製造成本。此外,藉由聚合物層134填滿貫穿孔118,可降低介層窗128在受熱膨脹時對元件所造成的損壞,因此可有效地提高產品的可靠度。
綜上所述,上述實施例至少具有下列特徵:
1. 上述實施例所提出的堆疊式半導體結構的接合結構的製造成本低。
2. 藉由上述實施例所提出的堆疊式半導體結構的接合結構的製造方法可有效地提高產品的可靠度及生產率。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...基板
102...第一表面
104...第二表面
106...銲墊
108、122...保護層
110、136...球底金屬層
112...凸塊
114...載板
116、140...黏著層
118...貫穿孔
120...保護材料層
124...晶種材料層
126...介層窗材料層
128...介層窗
130...晶種層
132...聚合物材料層
134...聚合物層
138...接合構件
圖1A至圖1P所繪示為本發明之一實施例的堆疊式半導體結構的接合結構的製造流程剖面圖。
100...基板
102...第一表面
104...第二表面
106...銲墊
108、122...保護層
110、136...球底金屬層
112...凸塊
116、140...黏著層
118...貫穿孔
128...介層窗
130...晶種層
134...聚合物層
138...接合構件

Claims (20)

  1. 一種堆疊式半導體結構的接合結構,包括至少一接合構件,且該接合構件包括:一基板,該基板中具有一貫穿孔;一凸塊,蓋住該貫穿孔的一端;一銲墊,設置於該凸塊朝向該貫穿孔的一側上;一介層窗,共形地設置於該貫穿孔的側壁上與該銲墊上,且部分延伸至位於該貫穿孔的另一端的該基板的一表面上;一聚合物層,設置於該介層窗上並填滿該貫穿孔,且暴露出位於該表面上的該介層窗;一第一保護層,設置於該凸塊與該基板之間;以及一第二保護層,設置於該介層窗與該基板之間。
  2. 如申請專利範圍第1項所述之堆疊式半導體結構的接合結構,其中該聚合物層的材料包括一高分子感光材料。
  3. 如申請專利範圍第2項所述之堆疊式半導體結構的接合結構,其中該高分子感光材料包括聚亞醯胺、苯環丁烯、SU-8、矽膠或聚苯噁唑(polybenzoxazole,PBO)。
  4. 如申請專利範圍第1項所述之堆疊式半導體結構的接合結構,其中該聚合物層更設置於該表面上。
  5. 如申請專利範圍第1項所述之堆疊式半導體結構的接合結構,其中該接合構件更包括一第一球底金屬層,設置於該凸塊與該銲墊之間。
  6. 如申請專利範圍第1項所述之堆疊式半導體結構的接合結構,其中該接合構件更包括一第二球底金屬層,設置於位於該表面上的該介層窗上。
  7. 如申請專利範圍第1項所述之堆疊式半導體結構的接合結構,其中該接合構件更包括一晶種層,設置於該介層窗與該第二保護層之間及該介層窗與該銲墊之間。
  8. 如申請專利範圍第1項所述之堆疊式半導體結構的接合結構,其中當該接合結構具有多個接合構件時,該些接合構件藉由位於該些接合構件之間的該凸塊與該介層窗進行接合。
  9. 如申請專利範圍第1項所述之堆疊式半導體結構的接合結構,其中當該接合結構具有多個接合構件時,更包括一黏著層,設置於該些接合構件之間。
  10. 一種堆疊式半導體結構的接合結構的製造方法,用以形成至少一接合構件,該接合構件的形成方法包括:提供一基板,該基板具有一第一表面與一第二表面;於該第一表面上形成一銲墊;於該第一表面上形成暴露出該銲墊的一第一保護層;於經由該第一保護層所暴露出的該銲墊上形成一凸塊;從該基板的該第一表面將該基板貼附到一載板上;於該基板中形成一貫穿孔,且該貫穿孔暴露出該銲墊;於該第二表面上與該貫穿孔的側壁上形成暴露出該銲墊的一第二保護層;於該銲墊上與位於該貫穿孔的側壁上的該第二保護層上共形地形成一介層窗,且該介層窗延伸至部分該第二表面上方;以及於該介層窗上形成填滿該貫穿孔的一聚合物層,且該聚合物層暴露出位於該第二表面上方的該介層窗。
  11. 如申請專利範圍第10項所述之堆疊式半導體結構的接合結構的製造方法,其中於形成該凸塊之前,該接合構件的形成方法更包括於該銲墊上形成一第一球底金屬層。
  12. 如申請專利範圍第10項所述之堆疊式半導體結構的接合結構的製造方法,其中將該基板貼附到該載板上的方法包括藉由一第一黏著層進行貼附。
  13. 如申請專利範圍第10項所述之堆疊式半導體結構的接合結構的製造方法,其中該第二保護層的形成方法包括:於該第二表面上、該貫穿孔的側壁上與該銲墊上形成一第二保護材料層;以及對該第二保護材料層進行一回蝕刻製程。
  14. 如申請專利範圍第10項所述之堆疊式半導體結構的接合結構的製造方法,其中該介層窗的形成方法包括:於該第二保護層上與該銲墊上共形地形成一晶種材料層;於該晶種材料層上形成一介層窗材料層;以及移除位於該第二表面上方的部分該介層窗材料層。
  15. 如申請專利範圍第14項所述之堆疊式半導體結構的接合結構的製造方法,其中該接合構件的形成方法更包括移除位於該第二表面上方的部分該晶種材料層,以於該介層窗與該保護層之間及該介層窗與該銲墊之間形成一晶種層。
  16. 如申請專利範圍第10項所述之堆疊式半導體結構的接合結構的製造方法,其中該聚合物層的形成方法包括:形成一聚合物材料層,該聚合物材料層覆蓋該介層窗與該第二保護層,且填滿該貫穿孔;以及移除部分該聚合物材料層。
  17. 如申請專利範圍第10項所述之堆疊式半導體結構的接合結構的製造方法,其中該接合構件的形成方法更包括於經由該聚合物層所暴露出該介層窗上形成一第二球底金屬層。
  18. 如申請專利範圍第10項所述之堆疊式半導體結構的接合結構的製造方法,其中在形成該聚合物層之後,該接合構件的形成方法更包括剝離該載板。
  19. 如申請專利範圍第10項所述之堆疊式半導體結構的接合結構的製造方法,其中當形成多個接合構件時,更包括將該些接合構件之間的該凸塊與該介層窗進行接合。
  20. 如申請專利範圍第19項所述之堆疊式半導體結構的接合結構的製造方法,其中在該些接合構件之間的該凸塊與該介層窗接合之前,更包括於該些接合構件之間提供一第二黏著層。
TW100148942A 2011-12-27 2011-12-27 堆疊式半導體結構的接合結構及其形成方法 TWI475623B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100148942A TWI475623B (zh) 2011-12-27 2011-12-27 堆疊式半導體結構的接合結構及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100148942A TWI475623B (zh) 2011-12-27 2011-12-27 堆疊式半導體結構的接合結構及其形成方法

Publications (2)

Publication Number Publication Date
TW201327698A TW201327698A (zh) 2013-07-01
TWI475623B true TWI475623B (zh) 2015-03-01

Family

ID=49225186

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100148942A TWI475623B (zh) 2011-12-27 2011-12-27 堆疊式半導體結構的接合結構及其形成方法

Country Status (1)

Country Link
TW (1) TWI475623B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050205997A1 (en) * 2004-03-16 2005-09-22 Fujikura Ltd. Device with through-hole interconnection and method for manufacturing the same
US20080299768A1 (en) * 2007-06-04 2008-12-04 Shinko Electric Industries Co., Ltd. Manufacturing method of substrate with through electrode
CN102290397A (zh) * 2010-06-17 2011-12-21 南茂科技股份有限公司 硅晶圆结构及多晶粒的堆栈结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050205997A1 (en) * 2004-03-16 2005-09-22 Fujikura Ltd. Device with through-hole interconnection and method for manufacturing the same
US20080299768A1 (en) * 2007-06-04 2008-12-04 Shinko Electric Industries Co., Ltd. Manufacturing method of substrate with through electrode
CN102290397A (zh) * 2010-06-17 2011-12-21 南茂科技股份有限公司 硅晶圆结构及多晶粒的堆栈结构

Also Published As

Publication number Publication date
TW201327698A (zh) 2013-07-01

Similar Documents

Publication Publication Date Title
US11830745B2 (en) 3D packages and methods for forming the same
US9570368B2 (en) Method of manufacturing semiconductor package including forming a recessed region in a substrate
US9985001B2 (en) 3DIC package and methods of forming the same
US10290600B2 (en) Dummy flip chip bumps for reducing stress
US10163710B2 (en) Method of manufacturing semiconductor device by applying molding layer in substrate groove
KR101821461B1 (ko) 패키지 구조체
US11211261B2 (en) Package structures and methods for forming the same
US9269602B2 (en) Fabrication method of wafer level semiconductor package and fabrication method of wafer level packaging substrate
US8927412B1 (en) Multi-chip package and method of formation
US9679836B2 (en) Package structures and methods for forming the same
US9673158B2 (en) Formation of connectors without UBM
TWI437932B (zh) 中介層內埋基板結構及其製造方法以及倒裝晶片結構及其製造方法
TWI475623B (zh) 堆疊式半導體結構的接合結構及其形成方法