JP2001217386A

JP2001217386A - 半導体装置およびその製造方法ならびに電子機器

Info

Publication number: JP2001217386A
Application number: JP2000026601A
Authority: JP
Inventors: Kuniyasu Matsui; 邦容松井
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2000-02-03
Filing date: 2000-02-03
Publication date: 2001-08-10
Anticipated expiration: 2020-02-03
Also published as: JP3684978B2

Abstract

(57)【要約】【課題】インターポーザ等を介することなく積層可能
であり、積層した半導体チップをその大きさに関係なく
電気的に接続できる半導体装置およびその製造方法なら
びに電子機器を提供すること。【解決手段】半導体チップ１０ａ、１０ｂ、１０ｃ、
１０ｄに貫通孔１２を形成する。そして、貫通孔１２の
内周面と開口部の近傍に銀およびスズの共晶合金による
導電膜１６を形成する。導電膜１６は、半導体チップ１
０ａ、１０ｂ、１０ｃ、１０ｄの電極パッド１４ａ、１
４ｂ、１４ｃ、１４ｄと電気的に接続されているので、
図示しない外部装置の端子等を導電膜１６の端部１８ａ
または１８ｂに接続するだけで、これらの半導体チップ
を電気的に接続することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置および
その製造方法ならびに電子機器に係り、特に半導体チッ
プを複数個積層して用いるのに好適なものに関する。

【０００２】

【従来の技術】半導体装置の分野においては、近年半導
体装置の小型化、軽量化を目的として、単一のパッケー
ジ内に複数の半導体チップを設ける、特に各半導体チッ
プを積層状態に設けるものが多く開発されてきた。この
ような半導体装置は、マルチチップパッケージ（ＭＣ
Ｐ）、またはマルチチップモジュール（ＭＣＭ）と呼ば
れている。このような装置の具体的な例としては、実開
昭６２−１５８８４０号の発明が挙げられる。すなわ
ち、単一のセラミック・パッケージにおいて複数のチッ
プを積層し、各チップの電極をワイヤーで接続するもの
である。また、別な事例として、特開平１１−１３５７
１１号の発明のように、インターポーザと呼ばれる配線
基板に半導体チップを実装し、インターポーザ同士を相
互に接続するとともに、積層して単一の半導体装置とす
るものである。

【０００３】

【発明が解決しようとする課題】ところが、積層される
半導体チップの大きさが略同一の場合、実開昭６２−１
５８８４０号の発明においては、最上部に位置する半導
体チップ以外のものは、その電極が上位に位置する半導
体チップで隠された状態になるので、ボンディングが困
難となる。また、特開平１１−１３５７１１号の発明に
おいては、略同一の大きさの半導体チップを積層して単
一の半導体装置とすることは容易にできるが、各半導体
チップをインターポーザに実装し、さらにインターポー
ザ間の電気的接続を確保するために、実開昭６２−１５
８８４０号の発明よりも複雑な製造工程を要することに
なる。

【０００４】そこで、本発明は、前記した従来技術の欠
点を解消するためになされたもので、インターポーザを
介することなく積層可能であるとともに、積層した半導
体チップをその大きさに関係なく電気的に接続できる半
導体装置およびその製造方法ならびに電子機器を提供す
ることを目的としている。

【０００５】

【課題を解決するための手段】そこで、本発明は、上記
の目的を達成するために、半導体チップを複数個積層し
てなる半導体装置の製造方法において、複数個積層され
た前記半導体チップに貫通孔を形成する工程と、前記絶
縁膜上に第１の金属の膜を形成する工程と、前記第１の
金属の膜上に第２の金属の膜を形成する工程と、前記第
１の金属と前記第２の金属との共晶合金を形成する工程
と、を少なくとも有することを特徴とするものとした。

【０００６】このように構成した本発明においては、積
層された半導体チップに形成された貫通孔の内周面に導
電手段を設けることが簡単にできる。また、その導電手
段を用いれば、インターポーザのような補助的手段を用
いることなく積層された半導体チップの電気的導通を確
保することができる。

【０００７】なお、貫通孔を形成したのちに、貫通孔の
内周面に絶縁膜を形成する工程を行い、その後、金属の
膜を形成してもよい。絶縁膜を形成する場合、積層した
半導体チップを酸化雰囲気中において加熱し、シリコン
基板を熱酸化して形成することができる。この場合、半
導体チップの電極パッドは、熱酸化されない材料を用い
るとよい。また、絶縁膜は、ＣＶＤなどによって貫通孔
の内面にシリコン酸化膜やシリコン窒化膜などを堆積す
ることによって形成することができる。

【０００８】絶縁膜の上に金属の膜を形成し、この金属
膜と半導体チップの電極パッドとを電気的に接続する場
合、絶縁膜を熱酸化により形成すると、金属膜と電極パ
ッドとの電気的接続のために絶縁膜を除去する工程を必
要とせず、工程の簡素化が図れる。一方、貫通孔の内周
面にＣＶＤなどによって絶縁膜を形成し、絶縁膜上に金
属の膜を設けてこの金属膜と半導体チップの電極パッド
とを電気的に接続する場合、電極パッドを覆っている絶
縁膜の少なくとも一部を除去したのちに金属の膜を形成
する。この場合、絶縁膜を除去する工程が必要となる
が、電極パッドが酸化されるおそれがないため、電極パ
ッドを銅などの酸化されやすい金属で形成でき、材料の
選択肢を広くすることができる。

【０００９】なお、上記貫通孔は、積層された半導体チ
ップの電極パッドの少なくとも一部分を穿設するように
形成されることが好ましい。

【００１０】また、上記の半導体装置の製造方法におい
て、前記第１の金属の膜と前記第２の金属の膜とをメッ
キにより形成することを特徴とするものとした。

【００１１】このように構成した本発明においては、隣
接する半導体チップの電極との間隔、配置等に応じて適
宜別の電極を形成することができるので、半導体チップ
間の電気的接続がより確実に確保できる。

【００１２】また、上記の半導体装置の製造方法におい
て、前記第１の金属の膜と前記第２の金属の膜とを前記
貫通孔の開口部の近傍にも形成することを特徴とするも
のとした。

【００１３】このように構成した本発明においては、貫
通孔の開口部の近傍に形成された第１の金属の膜と第２
の金属の膜とが基板等の外部装置との電気的導通に供さ
れることにより、当該外部装置との電気的導通をより確
実に確保できるようになる。

【００１４】また、上記の半導体装置の製造方法におい
て、レーザ光を少なくとも前記内周面に照射して前記第
１の金属の膜と前記第２の金属の膜とを加熱し、前記第
１の金属と前記第２の金属との共晶合金を形成ことを特
徴とするものとした。

【００１５】このように構成した本発明においては、レ
ーザ光で加熱されることにより、貫通孔の内周面等に形
成された第１の金属の膜と第２の金属の膜にこれらの金
属の共晶合金を形成することが容易にできる。

【００１６】また、上記の半導体装置の製造方法におい
て、前記複数個積層された前記半導体チップを積層方向
に加圧しつつ加熱し、前記第１の金属と前記第２の金属
との共晶合金を形成ことを特徴とするものとした。

【００１７】このように構成した本発明においては、加
圧しながら加熱することにより、貫通孔の内周面等に形
成された第１の金属の膜と第２の金属の膜とに、これら
の金属による共晶合金の形成を促進できるとともに、各
半導体チップ同士をより強固に接合することができる。

【００１８】また、上記の半導体装置の製造方法におい
て、前記複数個積層された前記半導体チップに超音波を
照射しつつ前記第１の金属と前記第２の金属との共晶合
金を形成することを特徴とするものとした。

【００１９】このように構成した本発明においては、超
音波により共晶合金の形成が促進される。

【００２０】さらに、半導体装置において、上記のいず
れかに記載の半導体装置の製造方法により製造されてな
ることを特徴とするものとした。

【００２１】このように構成した本発明においては、積
層された半導体チップ同士の電気的導通を確保するの
に、インターポーザのような補助的手段が不要になり半
導体装置の小型化が可能になる。

【００２２】くわえて、電子機器において、上記の半導
体装置を備えてなることを特徴とするものとした。

【００２３】このように構成した本発明においては、従
来よりも小型化された半導体装置を利用できるので、電
子機器自体の小型化を図ることが容易にできる。

【００２４】

【発明の実施の形態】以下に、本発明に係る半導体装置
およびその製造方法ならびに電子機器の好適な実施の形
態について添付図面を参照しながら詳細に説明する。

【００２５】図１は、本発明の実施の形態に係る半導
体装置の概略を示す断面図である。また、図２は、本発
明の実施の形態に係る半導体装置の製造工程を説明する
断面図（１）である。また、図３は、本発明の実施の形
態に係る半導体装置の製造工程を説明する断面図（２）
である。また、図４は、本発明の実施の形態に係る半導
体装置の製造工程を説明する断面図（３）である。ま
た、図５は、本発明の実施の形態に係る半導体装置の製
造工程を説明する断面図である。また、図６は、本発明
の実施の形態に係る半導体装置の変形例の概略を示す断
面図である。

【００２６】本発明の実施の形態に係る半導体装置つい
て図１に基づいて説明する。この実施の形態に係る半導
体装置１００は、半導体チップ１０ａ、１０ｂ、１０
ｃ、１０ｄを、それぞれの電極パッド１４ａ、１４ｂ、
１４ｃ、１４ｄを設けた能動素子形成面（以下、能動面
とする）を同方向に揃えた状態で積層している。電極パ
ッド１４ａ、１４ｂ、１４ｃ、１４ｄは、それぞれ半導
体チップ１０ａ、１０ｂ、１０ｃ、１０ｄに形成された
図示しない回路に接続されている。また、積層された半
導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄは、これら
の半導体チップの間に介在する接着剤２０ａ、２０ｂ、
２０ｃによって接着されている。

【００２７】また、半導体チップ１０ａ、１０ｂ、１０
ｃ、１０ｄには、これらを積層方向に貫通する貫通孔１
２が設けられている。貫通孔１２の内周面には、導電膜
１６が形成されている。導電膜１６は、銀（Ａｇ）とス
ズ（Ｓｎ）ならびにこれらの共晶合金によって形成され
ている。なお、共晶合金の形成方法については後述す
る。また、貫通孔１２の内周面にシリコン酸化膜などの
絶縁膜を形成し、その絶縁膜の上に導電膜１６を形成し
てもよい。

【００２８】さらに、導電膜１６の端部１８ａ、１８ｂ
は、貫通孔１２から外部に露出している。くわえて、端
部１８ａの一部は、電極パッド１４ｄに接続されてい
る。また、導電膜１６は、貫通孔１２の内部において電
極パッド１４ａ、１４ｂ、１４ｃと接続されている。し
たがって、端部１８ａ、１８ｂと電極パッド１４ａ、１
４ｂ、１４ｃ、１４ｄは、電気的に導通している。

【００２９】以上説明した本発明の実施の形態によれ
ば、外部装置の端子等を導電膜１６の端部１８ａ、１８
ｂのいずれかに接続すれば、導電膜１６を介して半導体
チップ１０ａ、１０ｂ、１０ｃ、１０ｄの電極パッド１
４ａ、１４ｂ、１４ｃ、１４ｄと接続されることにな
る。よって、積層される半導体チップの大きさに関係な
く、積層された半導体チップと外部装置とを電気的に接
続することができる。また、インターポーザのような補
助的手段を必要としない。

【００３０】なお、積層される半導体チップの個数は４
個に限られるものではなく、他の個数にしても良い。ま
た、積層される半導体チップの大きさは、それぞれ異な
るものであっても良い。また、貫通孔１２は、積層され
る各半導体チップの回路等を損なわなければ、複数個、
例えばすべて電極パッドに対応して設けても良い。さら
に、半導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄの間
に放熱板を設けても良い。

【００３１】また、導電膜１６は、銀とスズとで形成す
るほかに、金（Ａｕ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビ
スマス（Ｂｉ）、インジウム（Ｉｎ）、ニッケル（Ｎ
ｉ）などとスズで形成するものとして良い。また、電極
パッド１４ａ、１４ｂ、１４ｃと導電膜１６との電気的
導通を確実に確保するために、電極パッド１４ａ、１４
ｂ、１４ｃ上にスズやスズ系合金などの導電材を設け、
電極パッド１４ａ、１４ｂ、１４ｃに併せて導電膜１６
とこの導電材とが接続されるようにしても良い。また、
貫通孔１２に、導電性ペーストなどの有機導電材料や、
ズズ系合金などの無機導電材料を充填しても良い。この
ようにすれば、外部装置の端子等と導電膜１６との電気
的導通を確実に確保するすることができる。

【００３２】さらに、電極パッド１４ａ、１４ｂ、１４
ｃ、１４ｄは、アルミニウム（Ａｌ）、アルミニウム−
シリコン（Ａｌ−Ｓｉ）、銅（Ｃｕ）、アルミニウム−
シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）など一般的に半導体
チップの電極や配線として用いられているものであれ
ば、どのような材質のものであっても良い。さらに、電
極パッド１４ａ、１４ｂ、１４ｃ、１４ｄ上に、導電膜
１６との接続が安定的に行えるように、一般的にアンダ
ーバンプメタルとして知られているような金属層（例え
ば、Ｔｉ−Ｗ、Ｐｔ−Ａｕ、Ｎｉ、Ｃｕ−Ａｕなど）を
形成するようにすることが好ましい。

【００３３】くわえて、半導体チップ１０ａ、１０ｂ、
１０ｃ、１０ｄの能動面上には、当該能動面を保護する
ための絶縁膜を設けることが好ましい。具体的には、絶
縁膜としてシリコン酸化膜（ＳｉＯ₂）やシリコン窒化
膜（ＳｉＮ）を設けることが好適である。なお、この絶
縁膜は、半導体ウェハ製造工程中で形成される後述する
ようなものを半導体ウェハ製造段階で形成すれば良い。
また、半導体ウェハを各半導体チップに分割した後に設
けても良い。さらに、半導体チップ１０ａ、１０ｂ、１
０ｃ、１０ｄの側面や裏面に後加工、例えばポッティン
グ、蒸着、トランスファーモールドなどの方法により絶
縁膜を形成しても良い。

【００３４】次に、本発明の実施の形態に係る半導体装
置の製造方法について説明する。

【００３５】まず、図２（Ａ）に示すように、半導体チ
ップの工程を終えた半導体ウェハ４０を積層状態で接着
し、電極パッド１４ａ、１４ｂ、１４ｃ、１４ｄの少な
くとも一部を貫通する部位にレーザ光を照射して貫通孔
１２を形成する。なお、レーザ光の照射は、能動素子を
穿孔するなどの損傷を与えないように注意深く行わなけ
ればならない。

【００３６】なお、貫通孔１２は、ウェット法やドライ
法でエッチングして設けるものとしても良い。ドライ法
でエッチングする場合、レーザ光を用いる方法よりも穿
孔に時間を要するが、貫通孔１２の内周面の荒れが小さ
い。具体的な、エッチング方法としては、ウェットエッ
チングはＫＯＨ等のアルカリ溶液、ドライエッチングは
ＣＦ₄等のエッチングガスを用いた方法、プラズマを用
いた方法など、シリコン加工で用いられるものを用いる
ようにすれば良い。

【００３７】なお、貫通孔１２を形成したのち、貫通孔
の内周面に絶縁膜を形成する工程を行い、その後、金属
の膜を形成してもよい。絶縁膜を形成する場合、積層し
た半導体チップを酸化雰囲気中において加熱し、シリコ
ン基板を熱酸化して形成することができる。この場合、
半導体チップの電極パッドは、熱酸化されない材料を用
いるとよい。また、絶縁膜は、ＣＶＤなどによって貫通
孔の内面にシリコン酸化膜やシリコン窒化膜などを堆積
することによって形成することができる。

【００３８】次に、図２（Ｂ）に示すように、積層され
た半導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄの両面
にフォトレジストを塗布してフォトレジスト膜３０を設
け、後工程で導電膜を設ける部分を除去する。

【００３９】次に、図２（Ｃ）に示すように、積層され
た半導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄの両面
に銀メッキを施して、銀の薄膜１６ａを設ける。

【００４０】続けて、図３（Ａ）に示すように、スズメ
ッキを施して、銀の薄膜１６ａ上にスズの薄膜１６ｂを
設ける。

【００４１】次に、図３（Ｂ）に示すように、フォトレ
ジスト膜３０を除去する。なお、接続孔１８に導電材を
設ける方法は、メッキ法に限られるものではなく、例え
ば導電ペーストやハンダを充填して、突起形成するなど
他の方法によって形成しても良い。

【００４２】次に、図４に示すように、貫通孔１２の内
部にレーザ光３２を照射して加熱し、銀の薄膜１６ａと
スズの薄膜１６ｂとを溶融させて、銀とスズとの共晶合
金を形成する。なお、この共晶合金が確実に形成される
ように、銀の薄膜１６ａとスズの薄膜１６ｂとが２２１
℃以上になるように加熱することが好ましい。なお、共
晶合金の形成は、すずと前述した銀以外の金属とを用い
ても可能であるが、半導体チップに過剰な熱ストレスが
加わることを防止するために、比較的低温で加熱した場
合でも、共晶合金の形成が可能な金属を用いることが好
ましい。

【００４３】また、レーザ光を照射して加熱する代わり
に、図５に示すように、加熱加圧ツールで積層された半
導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄを挟み込ん
で加圧しつつ加熱しても良い。このように、加圧しなが
ら加熱すると、貫通孔１２の内周面等に形成された銀の
薄膜１６ａ、錫の薄膜１６ｂに、これらの金属による共
晶合金の形成を促進できるとともに、各半導体チップ同
士をより強固に接合することができる。

【００４４】なお、貫通孔１２の内周面に絶縁膜を形成
し、その上に導電膜１６を設け、この導電膜１６と半導
体チップの電極パッドとを電気的に接続する場合、絶縁
膜を熱酸化により形成すると、導電膜１６と電極パッド
１４との電気的接続のために絶縁膜を除去する工程を必
要とせず、工程の簡素化が図れる。一方、貫通孔１２の
内周面にＣＶＤなどによって絶縁膜を形成し、絶縁膜上
に導電膜１６設けてこの導電膜１６と半導体チップの電
極パッドとを電気的に接続する場合、電極パッドを覆っ
ている絶縁膜の少なくとも一部を除去したのちに金属の
膜(導電膜１６)を形成する。この場合、絶縁膜を除去す
る工程が必要となるが、電極パッドが酸化されるおそれ
がないため、電極パッドを銅などの酸化されやすい金属
で形成でき、材料の選択肢を広くすることができる。

【００４５】なお、上述の実施の形態においては、積層
された半導体チップを電気的に接続するために貫通孔お
よび導電膜を形成するものとしたが、半導体チップを電
気的に接続せず、積層された半導体チップの上面と下面
との間に電気的導通路を確保する場合には、以下のよう
な構成にすることが好ましい。

【００４６】すなわち、図６に示すように、半導体チッ
プ１０ａ、１０ｂ、１０ｃ、１０ｄの電極パッドを貫通
しない部位に貫通孔３６を設ける。そして、貫通孔３６
の内周面に絶縁膜２２を形成し、絶縁膜２２上に導電膜
１６を形成する。なお、導電膜１６の構成は上述のもの
と同じである。

【００４７】以上のような構成にすれば、半導体チップ
１０ａ、１０ｂ、１０ｃ、１０ｄと導電膜１６は、絶縁
膜２２によって絶縁されるので、導電膜１６の端部１８
ａと１８ｂとの間のみにおいて、電気的導通を確保する
ことができる。

【００４８】なお、絶縁膜２２は、例えば、積層した半
導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄを酸化雰囲
気中で加熱し、貫通孔３６の内周面に露出したシリコン
基板を酸化して形成することができる。この場合、半導
体チップの電極パッドは、熱酸化されない材料を用いる
とよい。また、絶縁膜２２は、ＣＶＤなどによってシリ
コン酸化膜やシリコン窒化膜などを堆積することによっ
て形成することができる。

【００４９】以上述べたように、図１の半導体装置１０
０は、実装面積をベアチップにて実装する面積にまで小
さくすることができるので、この半導体装置１００を電
子機器に用いれば電気機器自体の小型化が図れる。

【００５０】

【発明の効果】以上に説明したように、本発明によれ
ば、半導体チップを複数個積層してなる半導体装置の製
造方法において、複数個積層された前記半導体チップに
貫通孔を形成する工程と、前記貫通孔の内周面に絶縁膜
を形成する工程と、前記絶縁膜上に第１の金属の膜を形
成する工程と、前記第１の金属の膜上に第２の金属の膜
を形成する工程と、前記第１の金属と前記第２の金属と
の共晶合金を形成する工程と、を少なくとも有する構成
としているため、半導体チップを積層して設けるだけ
で、半導体チップ同士の電気的接続を行うことができる
ので、半導体チップ同士を電気的に接続するための工程
が不要となる。また、インターポーザ等の補助的手段を
介することなく積層できるので、半導体装置の小型化に
も寄与するとともに、半導体装置のコストダウンにも著
しく寄与する。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る半導体装置の概略を
示す断面図である。

【図２】本発明の実施の形態に係る半導体装置の製造工
程を説明する断面図（１）である。

【図３】本発明の実施の形態に係る半導体装置の製造工
程を説明する断面図（２）である。

【図４】本発明の実施の形態に係る半導体装置の製造工
程を説明する断面図（３）である。

【図５】本発明の実施の形態に係る半導体装置の製造工
程を説明する断面図（４）である。

【図６】本発明の実施の形態に係る半導体装置の変形例
の概略を示す断面図である。

【符号の説明】

１０ａ………半導体チップ１０ｂ………半導体チップ１０ｃ………半導体チップ１０ｄ………半導体チップ１２………貫通孔１４ａ………電極パッド１４ｂ………電極パッド１４ｃ………電極パッド１４………電極パッド１６………導電膜１６ａ………銀の薄膜１６ｂ………スズの薄膜１８ａ………端部１８ｂ………端部２０ａ………接着剤２０ｂ………接着剤２０ｃ………接着剤２２………絶縁膜３０………フォトレジスト膜３２………レーザ光３４………加熱加圧ツール３６………貫通孔４０………積層した半導体ウェハ１００………半導体装置

Claims

【特許請求の範囲】

【請求項１】半導体チップを複数個積層してなる半導
体装置の製造方法において、複数個積層された前記半導体チップに貫通孔を形成する
工程と、前記絶縁膜上に第１の金属の膜を形成する工程と、前記第１の金属の膜上に第２の金属の膜を形成する工程
と、前記第１の金属と前記第２の金属との共晶合金を形成す
る工程と、を少なくとも有することを特徴とする半導体
装置の製造方法。
【請求項２】前記第１の金属の膜と前記第２の金属の
膜とをメッキにより形成することを特徴とする請求項１
に記載の半導体装置の製造方法。
【請求項３】前記第１の金属の膜と前記第２の金属の
膜とを前記貫通孔の開口部の近傍にも形成することを特
徴とする請求項１または請求項２に記載の半導体装置の
製造方法。
【請求項４】レーザ光を少なくとも前記内周面に照射
して前記第１の金属の膜と前記第２の金属の膜とを加熱
し、前記第１の金属と前記第２の金属との共晶合金を形
成ことを特徴とする請求項１ないし請求項３のいずれか
に記載の半導体装置の製造方法。
【請求項５】前記複数個積層された前記半導体チップ
を積層方向に加圧しつつ加熱し、前記第１の金属と前記
第２の金属との共晶合金を形成ことを特徴とする請求項
１ないし請求項３のいずれかに記載の半導体装置の製造
方法。
【請求項６】前記複数個積層された前記半導体チップ
に超音波を照射しつつ前記第１の金属と前記第２の金属
との共晶合金を形成ことを特徴とする請求項５に記載の
半導体装置の製造方法。
【請求項７】請求項１乃至請求項６のいずれかに記載
の半導体装置の製造方法により製造されてなることを特
徴とする半導体装置。
【請求項８】請求項７に記載の半導体装置を備えてな
ることを特徴とする電子機器。