JP2006269972A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006269972A
JP2006269972A JP2005089462A JP2005089462A JP2006269972A JP 2006269972 A JP2006269972 A JP 2006269972A JP 2005089462 A JP2005089462 A JP 2005089462A JP 2005089462 A JP2005089462 A JP 2005089462A JP 2006269972 A JP2006269972 A JP 2006269972A
Authority
JP
Japan
Prior art keywords
metal terminal
semiconductor device
base material
land
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005089462A
Other languages
English (en)
Inventor
Yasushi Ichimaru
泰 市丸
Shuichi Sawamoto
修一 澤本
Kaoru Usui
薫 碓井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2005089462A priority Critical patent/JP2006269972A/ja
Publication of JP2006269972A publication Critical patent/JP2006269972A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】 ＣＳＰのランドグリッドアレイ型の半導体装置において、熱的応力、機械的応力が作用しても金属端子とビアとの間にクラックが入りにくくすることを目的とする。
【解決手段】 半導体装置１は実装用の金属端子３５を有する。金属端子３５は円錐台形状であり、周側面３５ｂは、基材３２の下面３２ａに接している部位Ｐの部分から、傾斜している面である。周側面３５ｂが傾斜面であることによって、半田部から受ける横方向の力が金属端子３５の端の部位Ｐにせん断力として作用する熱的応力、機械的応力が、周側面が垂直面である場合に比較して、緩和される。
【選択図】 図１

Description

本発明は半導体装置に係り、特に、ランドグリッドアレイ型の半導体装置に関する。
半導体装置はサイズの小型化が進んでいる。ランドグリッドアレイ型の半導体装置では、サイズの小型化に伴って金属端子のサイズが小さくなってきている。金属端子のサイズが小さくなると、半導体装置を実装基板上に実装した状態において、金属端子と実装基板上のランドとの半田による半田接合の信頼性が問題となってくる。
なお、半導体装置の基材の特性は、ここに実装してある半導体チップの材質であるシリコンに合わせてある。よって、基材の熱膨張係数は、実装基板の熱膨張係数よりも小さく、基材の熱膨張係数と実装基板の熱膨張係数とには差異があるのが一般的である。
図３（Ａ）は従来のランドグリッドアレイ型の半導体装置１を示し、同図（Ｂ）は端子構造を拡大して示す。２は基材、３は半導体チップ、４はビア、５はインナーリード、６は金属端子、７はワイヤ、８は封止樹脂部である。
図３（Ｂ）に示すように、金属端子６は、円板形状であり、垂直の周側面６ａを有する。金属端子６は、半田１０によって実装基板２０上のランド２１と半田付けされている。
Ｘ１−Ｘ２は半導体装置１及び実装基板２０の面の方向（水平方向）であり、Ｚ１−Ｚ２は高さ方向である。
特開２００１−２９１７３３号公報
半導体装置１が実装基板２０上に実装された状態において、熱サイクルがかかると、熱膨張係数の差異が原因で、金属端子６は横方向の力Ｆ（基材２に対するせん断力）を受け、場合によっては、金属端子６と実装基板２０との間に符号２５で示すようにクラックが入り、このクラック２５がＸ１方向に延びて金属端子６とビア４との間にまで到ると、導電路が切断されてしまうという事故が起きてしまう。
また、機械的応力が加わった場合も同様に導電路が切断されてしまうという事故が起きてしまう。
この危険性は半導体装置のサイズの小型化が進んで金属端子５のサイズが小さくなるにつれて、高くなる。
そこで、本発明は、上記課題を解決した半導体装置を提供することを目的とする。
本発明は、基材の下面に該基材を貫通するビアと接続されて設けてある金属端子を有し、該金属端子を利用して実装される半導体装置において、
前記金属端子を、前記基材の下面に接する位置から傾斜している周側面を有する形状としたことを特徴とする。
本発明によれば、金属端子の周側面が、基材の下面に接する位置から傾斜している形状であるため、周側面が垂直面である場合に比較して、金属端子の端に作用する熱的応力、機械的応力が緩和される。金属端子とビアとの境界にクラックが入りに難くなる。
次に本発明の実施の形態について説明する。
図１（Ａ）は本発明の実施例１になるＣＳＰのランドグリッドアレイ型の半導体装置３０を、これが実装基板２０上に実装された状態で示す。同図（Ｂ）は半導体装置３０の金属端子３５が実装基板２０上のランド２１と半田付けされている状態を拡大して示す。
図１（Ａ）中、３２は配線用の基材、３３はビア、３４はインナーリード、３５は金属端子である。基材３２上には半導体チップ３７が搭載してあり、ワイヤ３６が半導体チップ３７上のパッドとインナーリード３４とにボンディングされて張られている。半導体チップ３７及びワイヤ３６とが封止樹脂部３８によって封止してある。ビア３３は基材３２を貫通している。インナーリード３４はビア３３の上端と接続してある。金属端子３５は、基材３２の下面３２ａに、この下面３２ａ及びビア３３の下端と機械的及び電気的に接続されて、配置してある。
Ｘ１−Ｘ２は半導体装置３０及び実装基板２０の面の方向（水平方向）であり、Ｚ１−Ｚ２は高さ方向である。
図１（Ｂ）に示すように、金属端子３５は、銅製であり、直径が３００〜５００μｍであり、厚さ（オフセット）が３０〜５０μｍである。
この金属端子３５は、端面３５ａと周側面３５ｂとを有し、基材３２の下面３２ａ側から見て円錐台形状である。周側面３５ｂは、基材３２の下面３２ａに接している部位Ｐの位置から、傾斜が開始している面であり、Ｚ２側が細いテーパ面となっている。テーパ角θは約１５〜３０度である。
上記の部位Ｐは、金属端子３５の基材３２に対するせん断が起きる場合の、起点となる部位である。
図１（Ａ）及び（Ｂ）に示すように、金属端子３５は半田４０によってランド２１と接合されている。
図１（Ｂ）に示すように、４１は金属端子３５の端面３５ａとランド２１との間を占める半田部であり、４２は金属端子３５のテーパ状周側面３５ｂとランド２１との間を占める半田部である。半田部４２は半田部４１よりも厚い。
なお、基材３２は半導体チップ３７の材質であるシリコンに合わせてあり、基材３２熱膨張係数α１は、実装基板２０の熱膨張係数α２よりも小さい。また、ランド２１の実装基板２０への接合強度は、金属端子３５の基材３２への接合強度に比較して高い。
次に、半導体装置３０が実装基板２０上に実装されている状態で、熱サイクルが作用したときの状態について説明する。
熱サイクルがかかると、金属端子３５は実装基板２０上のランド２１の変位に引きずられるようになり、金属端子３５には半田部４１，４２を介して力がＸ１方向にかかる。ここを詳しくみると、半田部４１が金属端子３５の端面３５ａに力Ｆ１を作用させ、半田部４２が金属端子３５のテーパ状周側面３５ｂにＸ１方向の力Ｆ２を作用させる。
特に、半田部４２が金属端子３５のテーパ状周側面３５ｂに作用させる力Ｆ２が金属端子３５にどのように作用するかについて説明する。
ここで、半田部４２は厚みを有しており、また、テーパ状周側面３５ｂは傾斜面であるため、半田部４２が力Ｆ２を半田部４２が金属端子３５のテーパ状周側面３５ｂに作用させると、この力Ｆ２の一部は半田部４２の中に吸収され、また、Ｘ１とＺ２との間の方向に逃がされ、その分、部位Ｐに作用する金属端子３５を基材３２に対してせん断させる力は緩和される。
これによって、金属端子３５と基材３２との間にクラックは入り難くなる。よって、金属端子３５とビア３３との間にクラックは更に入り難くなる。
上記の形状の金属端子３５は、電流等のパラメータを適宜に定めて垂直方向と水平方向とのエッチングの比率が適当になるようにしてエッチングを行うことによって、或いは、複数の層が重なるようにメッキを行うことによって形成することが可能である。
図２（Ａ）は本発明の実施例２になるＣＳＰのランドグリッドアレイ型の半導体装置３０Ａを示し、同図（Ｂ）は金属端子３５Ａが実装基板２０上のランド２１と半田付けされている状態を拡大して示す。
半導体装置３０Ａは、金属端子４５以外は図１（Ａ）、（Ｂ）に示す前記の半導体装置３０と同じであり、対応する部分には対応する符号を付し、その説明は省略する。
金属端子４５は、その直径の約１／４の位置で切断したときの形状であり、球状面４５ａを有する。球状面４５ａは、部位Ｐの位置から傾斜面が開始され、傾斜面が傾斜角度を変えつつ中央の位置Ｑまで続いている面である。
金属端子４５は半田５０によってランド２１と接合されている。
熱サイクルが作用したとき、又は、機械的応力が作用したとき、前記と同じ理由で、部位Ｐに作用する金属端子３５を基材３２に対してせん断させる力は緩和される。
上記の形状の金属端子４５は、前記と同じく電流等のパラメータを適宜に定めて垂直方向と水平方向とのエッチングの比率が適当になるようにしてエッチングを行うことによって、或いは、複数の層が重なるようにメッキを行うことに形成することが可能である。
本発明の実施例１になるランドグリッドアレイ型の半導体装置を示す図である。 本発明の実施例２になるランドグリッドアレイ型の半導体装置を示す図である。 従来のランドグリッドアレイ型の半導体装置を示す図である。
符号の説明
３０、３０Ａ 半導体装置
３２ 基材
３３ ビア
３５ 金属端子
３５ｂ テーパ状周側面
３７ 半導体チップ
４５ 金属端子
４５ａ 球状面

Claims (3)

  1. 基材の下面に該基材を貫通するビアと接続されて設けてある金属端子を有し、該金属端子を利用して実装される半導体装置において、
    前記金属端子を、前記基材の下面に接する位置から傾斜している周側面を有する形状としたことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記金属端子は、錐台形状であることを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記金属端子は、球の一部を切り取った形状であることを特徴とする半導体装置。
JP2005089462A 2005-03-25 2005-03-25 半導体装置 Pending JP2006269972A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005089462A JP2006269972A (ja) 2005-03-25 2005-03-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005089462A JP2006269972A (ja) 2005-03-25 2005-03-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2006269972A true JP2006269972A (ja) 2006-10-05

Family

ID=37205562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005089462A Pending JP2006269972A (ja) 2005-03-25 2005-03-25 半導体装置

Country Status (1)

Country Link
JP (1) JP2006269972A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016081959A (ja) * 2014-10-10 2016-05-16 シチズン電子株式会社 発光装置及びその製造方法
JP2017069283A (ja) * 2015-09-28 2017-04-06 日亜化学工業株式会社 パッケージ、発光装置、発光モジュール、及び、パッケージの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730244A (ja) * 1993-07-14 1995-01-31 Nippon Cement Co Ltd バンプ電極、及び該バンプ電極の形成方法
JPH11330302A (ja) * 1998-05-19 1999-11-30 Denso Corp 電子部品の導体ボール接続構造
JP2001044319A (ja) * 1999-07-27 2001-02-16 Kyocera Corp 配線基板およびその実装構造
JP2002299514A (ja) * 2001-03-29 2002-10-11 Kyocera Corp 電子部品搭載用基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730244A (ja) * 1993-07-14 1995-01-31 Nippon Cement Co Ltd バンプ電極、及び該バンプ電極の形成方法
JPH11330302A (ja) * 1998-05-19 1999-11-30 Denso Corp 電子部品の導体ボール接続構造
JP2001044319A (ja) * 1999-07-27 2001-02-16 Kyocera Corp 配線基板およびその実装構造
JP2002299514A (ja) * 2001-03-29 2002-10-11 Kyocera Corp 電子部品搭載用基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016081959A (ja) * 2014-10-10 2016-05-16 シチズン電子株式会社 発光装置及びその製造方法
JP2017069283A (ja) * 2015-09-28 2017-04-06 日亜化学工業株式会社 パッケージ、発光装置、発光モジュール、及び、パッケージの製造方法

Similar Documents

Publication Publication Date Title
CN104685622A (zh) Bva中介结构
JP2008187109A (ja) 積層型半導体装置とその製造方法
KR100462563B1 (ko) 제1반도체 펠릿의 평탄전극 및 평탄전극에 직접적으로 접촉된 제2반도체 펠릿의 돌출전극을 구비한 반도체장치
JP2008034567A (ja) 半導体装置及びその製造方法
JP2006310530A (ja) 回路装置およびその製造方法
JP2009055028A (ja) 貫通配線基板及びその製造方法
JP2006156436A (ja) 半導体装置及びその製造方法
JP2010103300A (ja) 半導体装置及びその製造方法
JP2008159948A (ja) 半導体装置
JP2006156937A (ja) 半導体装置
JP2006269972A (ja) 半導体装置
JP6509602B2 (ja) 半導体装置
JP2002368155A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2007273547A (ja) 半導体素子及び半導体装置
CN106684119B (zh) 一种芯片封装结构及其制备方法
US20150194395A1 (en) Bond pad having a trench and method for forming
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
JP2005353854A (ja) 配線基板およびそれを用いた半導体装置
JP2008010778A (ja) 半導体装置
JP2009010208A (ja) 複合リードフレーム及びこの複合リードフレームを用いた半導体装置
JP4646789B2 (ja) 半導体装置
JP2008053406A (ja) 半導体装置およびその製造方法
JP5543071B2 (ja) 半導体装置およびこれを有する半導体モジュール
JP2009064942A (ja) ボンディング用のパッド及び電子機器
JP2007335642A (ja) パッケージ基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100323