JP2015195382A - 半導体構造およびその製造方法 - Google Patents

半導体構造およびその製造方法 Download PDF

Info

Publication number
JP2015195382A
JP2015195382A JP2015098864A JP2015098864A JP2015195382A JP 2015195382 A JP2015195382 A JP 2015195382A JP 2015098864 A JP2015098864 A JP 2015098864A JP 2015098864 A JP2015098864 A JP 2015098864A JP 2015195382 A JP2015195382 A JP 2015195382A
Authority
JP
Japan
Prior art keywords
cyanide
silver alloy
bath
alloy bump
bump body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015098864A
Other languages
English (en)
Other versions
JP6149306B2 (ja
Inventor
シージェ チォン
Shih Jye Cheng
シージェ チォン
トゥンバオ ルゥ
Tung Bao Lu
トゥンバオ ルゥ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Publication of JP2015195382A publication Critical patent/JP2015195382A/ja
Application granted granted Critical
Publication of JP6149306B2 publication Critical patent/JP6149306B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742Apparatus for manufacturing bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452Chemical vapour deposition [CVD], e.g. laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346Plating
    • H01L2224/03462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346Plating
    • H01L2224/03464Electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/036Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361Physical or chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05005Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05026Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05575Plural external layers
    • H01L2224/05576Plural external layers being mutually engaged together, e.g. through inserts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05575Plural external layers
    • H01L2224/05578Plural external layers being disposed next to each other, e.g. side-to-side arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11464Electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/1182Applying permanent coating, e.g. in-situ coating
    • H01L2224/11825Plating, e.g. electroplating, electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/119Methods of manufacturing bump connectors involving a specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/119Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/119Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902Multiple masking steps
    • H01L2224/11906Multiple masking steps with modification of the same mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/1356Disposition
    • H01L2224/13562On the entire exposed surface of the core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/1356Disposition
    • H01L2224/13563Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564Only on the bonding interface of the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/1357Single coating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/136Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/136Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81499Material of the matrix
    • H01L2224/8159Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598Fillers
    • H01L2224/81599Base material
    • H01L2224/8169Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598Fillers
    • H01L2224/81699Coating material
    • H01L2224/817Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81738Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81744Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/8185Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/8185Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/81862Heat curing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】 半導体構造の製造において、電気性能を改善し、チップとパッケージとの間の相互接続密度を高くし、シリコン面積を節約し、装置コストを減少させ、製造コストを減少させる。
【解決手段】 半導体ダイ上に導体パッド102を形成し、導体パッド102上にシード層105を形成し、シード層105上に第1のマスク層109を画成し、第1のマスク層109内に銀合金バンプ体101を形成する。銀合金バンプ体101の形成において、第1のシアン化物系浴を調製する。第1のシアン化物系浴のpH値を、約6から約8の範囲内に制御し、第1のシアン化物系浴中に半導体ダイを浸漬し、半導体ダイに、約0.1ASD(10A/m2)から約0.5ASD(50A/m2)の電気メッキ電流密度を印加する。
【選択図】図17

Description

本開示は、半導体構造およびその製造方法に関する。
電子産業の近年の進歩により、電子部品は、高性能であるように開発されており、それゆえ、小型化され高密度化されたパッケージの要望がある。したがって、ICをメインボードに接続する機能を果たすインターポーザをより緻密に実装しなければならない。パッケージの高密度化は、ICのI/Oの数の増加に帰因し、インターポーザとの接続方法も、より効率的にされてきた。
インターポーザ技術の中で、フリップチップ・ボンディングの評判が高まっている。シリコン集積回路(IC)素子の製造プロセスの流れにおけるフリップチップ・アセンブリは、いくつかの要因により決定される。第1に、半導体素子の電気性能は、従来のワイヤ・ボンディング相互接続技法に関連する寄生インダクタンスが減少した場合、改善することができる。第2に、フリップチップ・アセンブリは、ワイヤ・ボンディングよりも高い、チップとパッケージとの間の相互接続密度を提供する。第3に、フリップチップ・アセンブリは、ワイヤ・ボンディングよりも小さいシリコンの「土地」しか使用せず、それゆえ、シリコン面積を節約し、装置コストを減少させるのに役立つ。そして第4に、連続した個別のボンディング工程ではなく、同時のギャング・ボンディング技法を使用した場合、製造コストを減少させることができる。
インターポーザのサイズとピッチを減少させるために、特に、改良型ワイヤボール技法により金属バンプを作製することにより、フリップチップ・ボンディングにおける初期のはんだ系の相互接続ボールを金属バンプと置き換える努力が行われた。一般に、金属バンプは、半導体チップの導体パッドのアルミニウム層上に作製される。その後、はんだを使用して、チップが基板に取り付けられる。金属バンプは、LCD、メモリ、マイクロプロセッサおよびマイクロ波RFICのアプリケーションに関してフリップチップ実装に使用される。
1つの態様によれば、半導体構造を製造する方法において、半導体ダイ上に導体パッドを形成する工程;前記導体パッド上にシード層を形成する工程;前記シード層上に第1のマスク層を画成する工程;および前記第1のマスク層内に銀合金バンプ体を形成する工程であって、第1のシアン化物系浴を調製する工程と、前記第1のシアン化物系浴のpH値を、約6から約8の範囲内に制御する工程と、前記第1のシアン化物系浴中に半導体ダイを浸漬する工程と、前記半導体ダイに、約0.1ASD(10A/m2)から約0.5ASD(50A/m2)の電気メッキ電流密度を印加する工程と、を含む工程;を有してなる方法が提供される。
別の態様によれば、チップオンフィルム(COF)半導体構造を製造する方法において、半導体ダイ上に導体パッドを形成する工程;前記導体パッド上にシード層を形成する工程;前記シード層上に銀合金バンプ体を形成する工程であって、約40から約50℃の溶液温度でKAu(CN)2、KAg(CN)2およびK2Pd(CN)4の内の少なくとも1つを含むシアン化物系浴を調製する工程と、前記シアン化物系浴のpH値を、約6から約8の範囲内に制御する工程と、前記シアン化物系浴中に半導体ダイを浸漬する工程と、を含む工程;前記半導体ダイに、約0.1ASD(10A/m2)から約0.5ASD(50A/m2)の電気メッキ電流密度を印加する工程;および前記銀合金バンプ体をフレキシブルフィルムに接合する工程;を有してなる方法が提供される。
さらに別の態様によれば、チップオンガラス(COG)半導体構造を製造する方法において、半導体ダイ上に導体パッドを形成する工程;前記導体パッド上にシード層を形成する工程;前記シード層上に銀合金バンプ体を形成する工程であって、KAu(CN)2、KAg(CN)2およびK2Pd(CN)4の内の少なくとも1つを含むシアン化物系浴を調製する工程と、前記シアン化物系浴のpH値を、約6から約8の範囲内に制御する工程と、 前記シアン化物系浴中に前記半導体ダイを浸漬する工程と、を含む工程;前記半導体ダイに、約0.1ASD(10A/m2)から約0.5ASD(50A/m2)の電気メッキ電流密度を印加する工程;および前記銀合金バンプ体をガラス基板に接合する工程;を有してなる方法が提供される。
本開示の態様は、添付図面と共に読んだときに、以下の詳細な説明から最も良く理解される。当該技術分野の標準的技法にしたがって、様々な特徴が一定の縮尺で描かれていないことを強調しておく。実際に、様々な特徴の寸法は、議論を明快にするために、任意に増減されているであろう。
本開示のいくつかの実施の形態による銀合金バンプ構造の断面図 本開示のいくつかの実施の形態による粒径分布曲線 本開示のいくつかの実施の形態による銀合金バンプ構造の断面図 本開示のいくつかの実施の形態による銀合金バンプ構造を有するチップオンフィルム(COF)半導体構造の断面図 本開示のいくつかの実施の形態による図4に示されたジョイント部分の拡大図 本開示のいくつかの実施の形態による多層バンプ構造の断面図 本開示のいくつかの実施の形態による多層バンプ構造を有するチップオンフィルム(COF)半導体構造の断面図 本開示のいくつかの実施の形態による多層バンプ構造を有するチップオンフィルム(COF)半導体構造の断面図 本開示のいくつかの実施の形態による図7に示されたジョイント部分の拡大図 本開示のいくつかの実施の形態による銀合金バンプ構造を有するチップオンガラス(COG)半導体構造の断面図 本開示のいくつかの実施の形態による多層バンプ構造を有するチップオンガラス(COG)半導体構造の断面図 本開示のいくつかの実施の形態による多層バンプ構造を有するチップオンガラス(COG)半導体構造の断面図 本発明のいくつかの実施の形態による銀合金バンプ構造および多層バンプ構造を製造する操作を示す説明図 本発明のいくつかの実施の形態による銀合金バンプ構造および多層バンプ構造を製造する操作を示す説明図 本発明のいくつかの実施の形態による銀合金バンプ構造および多層バンプ構造を製造する操作を示す説明図 本発明のいくつかの実施の形態による銀合金バンプ構造および多層バンプ構造を製造する操作を示す説明図 本発明のいくつかの実施の形態による銀合金バンプ構造および多層バンプ構造を製造する操作を示す説明図 本発明のいくつかの実施の形態による銀合金バンプ構造および多層バンプ構造を製造する操作を示す説明図 本発明のいくつかの実施の形態による銀合金バンプ構造および多層バンプ構造を製造する操作を示す説明図 本発明のいくつかの実施の形態による銀合金バンプ構造および多層バンプ構造を製造する操作を示す説明図 本発明のいくつかの実施の形態による銀合金バンプ構造および多層バンプ構造を製造する操作を示す説明図 本発明のいくつかの実施の形態による銀合金バンプ構造および多層バンプ構造を製造する操作を示す説明図 本発明のいくつかの実施の形態による銀合金バンプ構造および多層バンプ構造を製造する操作を示す説明図 本発明のいくつかの実施の形態による銀合金バンプ構造および多層バンプ構造を製造する操作を示す説明図 本発明のいくつかの実施の形態による銀合金バンプ構造および多層バンプ構造を製造する操作を示す説明図 本発明のいくつかの実施の形態による銀合金バンプ構造および多層バンプ構造を製造する操作を示す説明図
以下の詳細な説明において、本発明を完全に理解するために、多数の特定の詳細が述べられている。しかしながら、本発明は、これらの特別な詳細を持たずに実施してもよいことが当業者には理解されるであろう。他の例において、公知の方法、手法、部品および回路は、本発明を分かりにくくしないように、詳細には記載されていない。以下の開示は、様々な実施の形態の異なる特徴を実施するための多くの異なる実施の形態または実施例を提供することが理解されよう。部品および構成の特別の実施例が、本開示を簡素にするために、以下に記載されている。これらは、もちろん、単に例であって、制限を意図するものではない。
実施の形態の製造と使用が以下に詳しく論じられている。しかしながら、本発明は、多種多様の特別な状況で具現化できる多くの適用できる本発明の概念を提供することを認識すべきである。論じられた特別な実施の形態は、本発明を製造し使用する特別な様式を単に説明するものであって、本発明の範囲を制限するものではない。
半導体実装における金属バンプ技術の中で、金バンプは、当該技術分野において材料特性および加工技術がよく知られているという点で、高い評判を得た。しかしながら、高い材料コスト、劣ったボンディングの信頼性、および低い電気伝導率や低い熱伝導率などの十分ではない材料特性が、依然として、未解決の問題である。金属バンプを製造するための代わりの費用を節約する手法は、多層バンプ、例えば、Cu(最下層)、Ni(中間層)およびAu(最上層)のバンプを作製することによるものである。この手法により、金属バンプの金材料の消費が節約されるが、Cu最下層が酸化および腐食し易く、よって、信頼性の懸念が生じてしまう。
基板のパッド上に堆積されたはんだのリフローによって、金バンプをパッドに接合するときに、多数の金/スズの合金が形成される。溶融はんだ中の金の高い溶出速度のために、金バンプとのはんだの接合部は、1回のリフローの後、大きい体積分率の金属間化合物を有し、主相のAuSn4は接合部を著しくもろくしてしまう。パッケージ・オン・パッケージ製品を組み立てるために、一般に、2回以上のリフローが必要とされるが、そのリフロー後、金バンプは完全に使い尽くされ、金/スズ金属間化合物に転化されるであろう。これらの化合物の脆さおよびチップ側のアルミニウムパッドとの金属間化合物の直接接触のために、接合部は、バンプ/チップの界面でのクラックの発生により、機械的落下試験などの信頼性試験に度々不合格となる。
銀バンプは、金バンプの費用の20分の1であり、銀バンプは、ここに論じられた3種類の金属(Au、Cu、Ag)の中で最高の電気伝導率および最高の熱伝導率を有する。その上、銀バンプの焼鈍温度は金バンプの焼鈍温度より低く、それゆえ、パッシベーションクラックの恐れが著しく減少する。基板への銀バンプのはんだ接合部に関する限り、共融温度より高い温度では、銀/スズ界面は、金/スズ界面のものより優れたボンディング特性を示す。本開示のいくつかの実施の形態において、純粋な銀に固有の、銀針(silver needle)、銀の移行、酸化および加硫の問題を避けるために、銀合金が銀バンプに利用される。
物品に金属被覆を電気メッキする方法は、概して、メッキ溶液中の2つの電極間に電流を通す工程を含み、電極の一方(一般にカソード)は、メッキすべき物品である。典型的な銀または銀合金メッキ溶液は、溶解した銀イオン、水、スズまたは銅などの随意的な1種類以上の溶解した合金化金属、このメッキ溶液に伝導性を与えるのに十分な量のメタンスルホン酸などの酸電解質、およびメッキの均一性と金属堆積物の品質を改善するための専用の添加剤(proprietary additives)を含む。そのような添加剤としては、中でも、錯化剤、界面活性剤、および結晶微細化剤(grain refiner)が挙げられる。
本開示のいくつかの実施の形態は、半導体構造を製造する方法を提供する。この方法は、半導体ダイ上に導体パッドを形成する工程、導体パッド上にシード層を形成する工程、シード層上に第1のマスク層を画成する工程、および第1のマスク層内に銀合金バンプ体を形成する工程を有してなる。第1のマスク層内に銀合金バンプ体を形成する工程は、第1のシアン化物系浴を調製する工程、第1のシアン化物系浴のpH値を、約6から約8の範囲内に制御する工程、第1のシアン化物系浴中に半導体ダイを浸漬する工程、および半導体ダイに、約0.1ASD(10A/m2)から約0.5ASD(50A/m2)の電気メッキ電流密度を印加する工程を含む。
本開示のいくつかの実施の形態は、チップオンフィルム(COF)半導体構造を製造する方法を提供する。この方法は、半導体ダイ上に導体パッドを形成する工程、導体パッド上にシード層を形成する工程、シード層上に銀合金バンプ体を形成する工程、および銀合金バンプ体をフレキシブルフィルムに接合する工程を有してなる。シード層上に銀合金バンプ体を形成する工程は、約40から約50℃の溶液温度でKAu(CN)2、KAg(CN)2およびK2Pd(CN)4の内の少なくとも1つを含むシアン化物系浴を調製する工程、シアン化物系浴のpH値を、約6から約8の範囲内に制御する工程、シアン化物系浴中に半導体ダイを浸漬する工程、および半導体ダイに、約0.1ASD(10A/m2)から約0.5ASD(50A/m2)の電気メッキ電流密度を印加する工程をさらに含む。
本開示のいくつかの実施の形態は、チップオンガラス(COG)半導体構造を製造する方法を提供する。この方法は、半導体ダイ上に導体パッドを形成する工程、導体パッド上にシード層を形成する工程、シード層上に銀合金バンプ体を形成する工程、および銀合金バンプ体をガラス基板に接合する工程を有してなる。シード層上に銀合金バンプ体を形成する工程は、KAu(CN)2、KAg(CN)2およびK2Pd(CN)4の内の少なくとも1つを含むシアン化物系浴を調製する工程、シアン化物系浴のpH値を、約6から約8の範囲内に制御する工程、シアン化物系浴中に半導体ダイを浸漬する工程、および半導体ダイに、約0.1ASD(10A/m2)から約0.5ASD(50A/m2)の電気メッキ電流密度を印加する工程をさらに含む。
定義
本開示を記載し、特許請求の範囲を作成する上で、下記に述べられた定義にしたがって、以下の用語法が使用される。
ここに用いたように、以下の略語は、文脈から明白にそうではないと示されていない限り、以下の意味を有するものとする:ASD:A/dm2=平方デシメートル当たりのアンペア;℃:摂氏度;g:グラム;mg:ミリグラム;L:リットル;Å:オングストローム;μm:ミクロン=マイクロメートル;mm:ミリメートル;min:分;DI:脱イオン;およびmL:ミリリットル。別記されていない限り、全ての量は質量パーセント(「質量%」)により表され、全ての比はモル比である。全ての数値範囲は、そのような数値範囲が合計100%に制限されていることが明白である場合を除いて、包括的であり、任意の順序で組み合わせることもできる。
ここに用いたように、「平均粒径」は、X線回折(XRD)、電子線散乱解析法(EBSP)、透過型電子顕微鏡法(TEM)、または走査型電子顕微鏡法(SEM)などの任意の従来の粒径測定技法によって測定される。本開示において論じた粒径測定には、サンプルの前処理した断面を調製する。図1は、導体パッド102に銀合金バンプ体101が接続されている、銀合金バンプ構造10の断面を示しており、銀合金バンプ体101および導体パッド102の両方がデバイス100上に配置されている。銀合金バンプ構造10の縦方向はY方向に対して平行である。言い換えると、縦方向は、銀合金バンプ体101および導体パッド102を収容する表面に対して垂直な方向を称する。ここに論じられる測定のいずれかが行われる断面は、縦方向に対して垂直な面を有する銀合金バンプ体101を通過する任意の面である。
ここに用いたように、平均粒径測定に使用される「電子線散乱解析法(EBSP)」は、コンピュータ解析プログラム(例えば、TSL OIM解析)によって支援される。コンピュータ解析プログラムの設定としては、以下に限られないが、15度の粒界方位差、0.1以上のCI値、および少なくとも5つの試験点の最小粒径が挙げられる。EBSP測定の平均粒径は、断面の少なくとも3カ所の異なる試験位置上の粒径を平均することによって得られる。各試験位置において所定の面積を測定する。その所定の面積は、異なる実施の形態の特徴にしたがって様々である。各試験位置は、隣接する試験位置から少なくとも1mm離れている。いくつかの実施の形態において、1カ所の試験位置における各測定点の間の間隔は少なくとも5μmである。いくつかの実施の形態において、EBSP測定が行われる調製したサンプルを、20kVの加速電圧および100倍から500倍の倍率で観察する。いくつかの実施の形態において、調製したサンプルを70度の傾斜角に配置する。
ここに用いたように、平均粒径測定に使用される「透過型電子顕微鏡法(TEM)、または走査型電子顕微鏡法(SEM)」は、画像解析プログラム(例えば、CLEMEX Vision PE)により支援される。いくつかの実施の形態において、TEMまたはSEM測定の平均粒径は、断面の少なくとも3カ所の異なる試験位置上の粒径を平均することによって得られる。各試験位置で所定の面積を測定する。その所定の面積は、異なる実施の形態の特徴にしたがって様々である。各試験位置は、隣接する試験位置から少なくとも1mm離れている。いくつかの実施の形態において、1カ所の試験位置における各測定点の間の間隔は少なくとも5μmである。いくつかの実施の形態において、TEMまたはSEM測定が行われる調製したサンプルを、約5kVから約20kVの加速電圧および100倍から500倍の倍率で観察する。
ここに用いたように、銀合金バンプの「粒径分布の標準偏差」は、ここに論じられる画像解析プログラムを使用して得られる統計結果を称する。粒径分布の分散曲線を得た後、1標準偏差が、平均粒径(期待値)から外れた粒径と定義され、ここで、外れた粒径と平均粒径との間の粒径を有する粒子の数は、粒子の総数の34%を占め得る。
図1は、導体パッド102に銀合金バンプ体101が接続されている、銀合金バンプ構造10の断面である。銀合金バンプ体101および導体パッド102はデバイス100上に配置されている。いくつかの実施の形態において、デバイス100は、以下に限られないが、メモリ、トランジスタ、ダイオード(PNまたはPIN接合)、集積回路、またはバラクターなどの能動素子を含む。他の実施の形態において、デバイス100は、レジスタ、キャパシタ、または誘導子などの受動素子を含む。図1に示されるように、銀合金バンプ体101の微細構造のみが示されている。銀合金バンプ体101の断面は、銀合金バンプ構造10を縦方向(Y方向)に沿って切断することによって調製され、XY面が得られる。電子顕微鏡を使用して、その断面に銀合金バンプ体101の粒子構造が特定され、ここに論じられる画像解析ソフトウェアの支援により、粒径分布の統計的情報を得ることができる。
図1を参照すると、粒子101Aの面積が直線によって陰影が付けられている。銀合金バンプ体101において示されるSEM写真は、ここに記載された銀合金バンプ体101の実際の断面から撮られる。いくつかの実施の形態において、銀合金バンプ体101は、電気メッキ操作により形成されるので、粒径分布はかなり均一であり、スタッドバンプ(図示せず)におけるもののような、熱影響域(HAZ)は観察されない。HAZでは、粒子成長手法が局所的な高温に曝されるという事実のために、粒径の急激な変化が生じる。通常、粒径はHAZにおいて明白に増加している。本開示のいくつかの実施の形態において、亜結晶粒構造が銀合金バンプ体101の粒子に特定されることがある。例えば、粒子101Aにおいて、亜結晶粒領域が、ドメイン境界により隔てられた粒子101A内のいくつかの領域が特定できるように目に見える。
いくつかの実施の形態において、銀合金バンプ体101はAg1-xxを含む。Ag1-xx合金における種Yは、任意の質量百分率で銀と完全な固溶体を形成する金属を含む。いくつかの実施の形態において、種Yは、二元系状態図を見ることによって特定できる。二元系状態図においてレンズ形状を形成する液相線および固相線は、2つの金属成分の任意の組成での固溶体の完全な混合物を示す。例えば、本開示のいくつかの実施の形態において、種Yは、金、パラジウム、またはそれらの組合せである。実施の形態において、Ag1-xx合金における種Yの含有量は、原子パーセントで約0.005から約0.25に及ぶ。
図1に示されるように、銀合金バンプ体101の粒径が図2の分散曲線を形成する。いくつかの実施の形態において、図2の分散曲線は、以下に限られないが、CLEMEC Vision PEなどの画像解析ソフトウェアプログラムにより得られる。図2において、分散曲線のX軸が粒径を表すのに対し、分散曲線のY軸は粒子の正規化数を表す。本開示における粒径の計算は、コンピュータ解析プログラム(例えば、TSL OIM解析)により支援される。いくつかの実施の形態において、コンピュータ解析プログラムは、粒子の面積を、同じ面積を有する仮想円に変換し、そのような仮想円の直径が、長さの単位(通常はマイクロメートル)を有する粒径と定義される。しかしながら、粒径の計算は、上述した操作に限られない。他の実施の形態において、平均粒径は、ここに記載された銀合金バンプ構造の断面のTEM写真またはSEM写真に対角線を描き、その対角線が出合った粒子の数で対角線の長さを割ることによって得られる。コンピュータソフトウェアにより支援されている限り、または一貫した系統的方法で行われる限り、どのような粒径測定操作も適している。
図2に示された分散曲線を作成した後、銀合金バンプ体101の微細構造の形態特徴として標準偏差を測定することができる。いくつかの実施の形態において、分散曲線は、分散曲線の右端に高い最大値を有する歪んだベル形を有する。いくつかの実施の形態において、粒径の平均値または期待値が、分散曲線の最大値により表される。図2に示されるように、平均値Mは粒径Aに相当し、これは、いくつかの実施の形態において、約0.7μmから約0.8μmの範囲にある。平均値Mから正の方向(+1σ)に離れた1標準偏差は粒径Cに相当し、これは、いくつかの実施の形態において、約1.0μmから約1.1μmの範囲にある。平均値Mから負の方向(−1σ)に離れた1標準偏差は粒径Bに相当し、これは、いくつかの実施の形態において、約0.4μmから約0.5μmの範囲にある。いくつかの実施の形態において、1標準偏差は、平均値Mから外れた粒径として定義され、ここで、外れた粒径BまたはCと平均値Mとの間の粒径を有する粒子の数は、粒子の総数の34%を占め得る。実際の粒径測定から得られた分散曲線は、平均値Mについて対照的である必要はなく、それゆえ、いくつかの実施の形態において、平均値Mから粒径Cで正の方向(+1σ)に離れた1標準偏差と、平均値Mとの間の差は、平均値Mから粒径Bで負の方向(−1σ)に離れた1標準偏差と、平均値Mとの間の差と必ずしも同じではない。
本開示のいくつかの実施の形態において、粒径Cと粒径Aとの間の差は、約0.2μmから約0.4μmである。他の実施の形態において、粒径Bと粒径Aとの間の差は、約0.2μmから約0.4μmである。本開示において議論される電気メッキ操作を使用することによって、銀合金バンプ体101の粒径は均一な分布を示し、平均値Mから離れた(正の方向または負の方向に)1標準偏差と平均値Mとの間の差は、約0.2μmから約0.4μmの範囲内として定量化できる。
図3を参照すると、銀合金バンプ構造20の断面が示されている。図1の銀合金バンプ構造10と比べると、銀合金バンプ構造20は、バンプ下地金属(UBM)層104およびシード層105をさらに含んでいる。いくつかの実施の形態において、シード層105は、銀または銀合金を含有し、化学気相成長(CVD)、スパッタリング、および電気メッキ操作の内の1つにより調製される。いくつかの実施の形態において、UBM層104は、単層構造、または異なる材料から形成されたいくつかの副層を含む複合構造を有し、ニッケル層、チタン層、チタンタングステン層、パラジウム層、金層、銀層、およびそれらの組合せから選択される層を含む。
図3に示されるように、銀合金バンプ体101の高さH1は、銀合金バンプ体の上面から、導体パッド102の上面まで測定される。いくつかの実施の形態において、銀合金バンプ体101またはAg1-xx合金の高さH1は、約9μmから約15μmの範囲にある。銀合金バンプ体101の高さH1に比例して、UBM層104の厚さT2はシード層105の厚さT1と同等である。いくつかの実施の形態において、UBM層104の厚さT2は約1000Åから約3000Åの範囲にあり、シード層105の厚さT1は約1000Åから約3000Åの範囲にある。
図4を参照すると、チップオンフィルム(COF)半導体構造30の断面が示されている。COF半導体構造30は、第1の表面301Aおよび第2の表面301Bを有するフレキシブルフィルム301を含む。このフレキシブルフィルム301としては、以下に限られないが、フレキシブルプリント基板(FPCB)またはポリイミド(PI)が挙げられる。導電性銅配線などの導電層302がフレキシブルフィルム301の第1の表面301A上に描かれている。図4において、図1および3に示されたものなどの同じ参照番号の付いた要素は、同じ要素またはそれらの同等物と称され、簡単にするために、ここでは繰り返されていない。図4において、2つの銀合金バンプ体101が、デバイス100を、フレキシブルフィルム301の導電層302に電気的に連結している。いくつかの実施の形態において、適切な粘度を有する封止剤304、例えば、無溶剤エポキシ樹脂が、フレキシブルフィルム301とデバイス100との間の空間に注入される。
図4に示された銀合金バンプ体101はAg1-xx合金を含み、ここで、種Yは、金、パラジウム、またはそれらの組合せである。例えば、Ag1-xx合金は、Ag1-xAuxまたはAg1-xPdxなどの二成分合金であって差し支えなく、さらに、Ag1-xx合金は、Ag1-x(AuPd)xなどの三成分合金であって差し支えない。いくつかの実施の形態において、Ag1-xx合金中の種Yの含有量は、約0.005から約0.25原子パーセントに及ぶ。いくつかの実施の形態において、Ag1-xx合金中の種Yは、任意の質量百分率で銀と完全な固溶体を形成する金属を含む。図4に示されるように、銀合金バンプ体101の高さH1は、約9μmから約15μmの範囲にあり、隣接する銀合金バンプ体101の間のピッチPは10μm未満である。いくつかの実施の形態において、導体パッド102の幅Wは、約10μmから約20μmの範囲にある。
図4において、ソルダレジストパターン305が導電層302上に配置されている。銀合金バンプ体101と導電層302の接合部にはんだ層306が施されている。本開示のいくつかの実施の形態において、はんだ層306は、従来のSnPbまたは無鉛はんだであって差し支えない。点線の枠303により囲まれた接合部分が、図5に拡大されて、示されている。図5を参照すると、はんだ層306は、はんだ材料自体だけでなく、Ag1-xSnx合金も含む。いくつかの実施の形態において、Ag1-xSnx合金は少なくともAg0.5Sn0.5合金を含む。特定の実施の形態において、銀合金バンプ側に設定されたCOFのインナーリードボンディング(ILB)温度が約400℃である場合、その合金バンプの自由端で設定された同じボンディング温度を考えると、AgSn合金系の液相は、AuSn合金系の液相よりも実質的に多い。AgSn合金の過剰な液相により、銀合金バンプ体101と導電層302との間の接着が促進され、それゆえ、Ag系合金バンプを使用することによって、AgSn合金系により良好な接合信頼性が得られる。他方で、COFのより低いILB温度をAgSn合金系に使用しても差し支えない。例えば、400℃より低いILB温度は、フレキシブルフィルム301が変形したり収縮したりするのを防ぐことができる。他の実施の形態において、異方性導電膜(ACF)を使用して、銀合金バンプ体101と導電層302を接続しても差し支えない。
図5を参照すると、銀合金バンプ体101の微細構造のみが示されている。銀合金バンプ体101の平均粒径は、約0.5μmから約1.5μmの範囲にある。銀の溶融温度は962℃辺りであるので、銀合金バンプ体101に適用される焼鈍温度は、図1、図3および図4に示されたパッシベーション層103にクラックが形成されないように、250℃より低くすることができる。金のより高い溶融温度(1064℃)と比べると、溶融温度が低いことにより、焼鈍温度が低くなり、それゆえ、パッシベーション層などの先に成長した構造が曝される熱応力が小さくなる。いくつかの実施の形態において、250℃より低い温度で銀合金バンプ体101を焼き鈍した後、ここに記載された方法により測定したAg1-xx合金の平均粒径は1μm辺りである。
図6を参照すると、多層バンプ構造40の断面が示されている。図3の銀合金バンプ構造20と比べると、多層バンプ構造40は、銀合金バンプ体101の上面に金属層107をさらに含んでいる。いくつかの実施の形態において、多層バンプ構造40は、図1、図3および図4に示されたものなどの銀合金バンプ構造を含み、銀合金バンプ体101は、導体パッド102に接続された底面および金属層107に接続された上面を有している。いくつかの実施の形態において、金属層107は、銀合金バンプ体101の上面だけでなく、側壁にも配置されている。いくつかの実施の形態において、金属層107は、銀以外の金属材料である。他の実施の形態において、多層バンプ構造40の金属層107は、金、金合金、銅、または銅合金を含む。他の実施の形態において、多層バンプ構造40の金属層107は、Cuおよびその合金を含む。金属層107の高さH2は、銀合金バンプ体101と外部デバイスまたは基板、例えば、フレキシブルフィルムの導電性配線(ここには示されていない)との間の接合界面を形成するのに十分に厚いものとする。
いくつかの実施の形態において、金属層107の高さH2は約1μmから約3μmであり、金属層107は電気メッキ操作により形成される。図6において、多層バンプ構造40は、バンプ下地金属(UBM)層104およびシード層105を含む。いくつかの実施の形態において、シード層105は、銀または銀合金を含有し、化学気相成長(CVD)、スパッタリング、および電気メッキ操作の内の1つにより調製される。いくつかの実施の形態において、UBM層104は、単層構造、または異なる材料から形成されたいくつかの副層を含む複合構造を有し、ニッケル層、チタン層、チタンタングステン層、パラジウム層、金層、銀層、およびそれらの組合せから選択される層を含む。
図6に示された銀合金バンプ体101はAg1-xx合金を含み、ここで、種Yは、金、パラジウム、またはそれらの組合せである。例えば、Ag1-xx合金は、Ag1-xAuxまたはAg1-xPdxなどの二成分合金であって差し支えなく、さらに、Ag1-xx合金は、Ag1-x(AuPd)xなどの三成分合金であって差し支えない。いくつかの実施の形態において、Ag1-xx合金中の種Yの含有量は、約0.005から約0.25原子パーセントに及ぶ。いくつかの実施の形態において、Ag1-xx合金中の種Yは、任意の質量百分率で銀と完全な固溶体を形成する金属を含む。図6に示されるように、銀合金バンプ体101の高さH1は、約9μmから約15μmの範囲にある。
図7を参照すると、チップオンフィルム(COF)半導体構造50の断面が示されている。COF半導体構造50は、第1の表面301Aおよび第2の表面301Bを有するフレキシブルフィルム301を含む。このフレキシブルフィルム301としては、以下に限られないが、フレキシブルプリント基板(FPCB)またはポリイミド(PI)が挙げられる。導電性銅配線などの導電層302がフレキシブルフィルム301上の第1の表面301A上に描かれており、ソルダレジストパターン305が導電層302上に配置されている。図7において、図1および3に示されたものなどの同じ参照番号の付いた要素は、同じ要素またはそれらの同等物と称され、簡単にするために、ここでは繰り返されていない。図7において、銀合金バンプ体101および金属層107を含む2つの多層バンプ構造(101,107)が、デバイス100を、フレキシブルフィルム301の導電層302に電気的に連結している。いくつかの実施の形態において、適切な粘度を有する封止剤304、例えば、無溶剤エポキシ樹脂が、フレキシブルフィルム301とデバイス100との間の空間に注入される。金属層107が電気メッキ金膜から製造されている場合、その後のボンディング操作には、金バンプのための当該技術分野における従来のボンディング操作を利用できる。
図7に示された銀合金バンプ体101はAg1-xx合金を含み、ここで、種Yは、金、パラジウム、またはそれらの組合せである。例えば、Ag1-xx合金は、Ag1-xAuxまたはAg1-xPdxなどの二成分合金であって差し支えなく、さらに、Ag1-xx合金は、Ag1-x(AuPd)xなどの三成分合金であって差し支えない。いくつかの実施の形態において、Ag1-xx合金中の種Yの含有量は、約0.005から約0.25原子パーセントに及ぶ。いくつかの実施の形態において、Ag1-xx合金中の種Yは、任意の質量百分率で銀と完全な固溶体を形成する金属を含む。図7に示された金属層107は、銀以外の金属材料、例えば、金または銅を含む。図7に示されるように、銀合金バンプ体101の高さH1は、約9μmから約15μmの範囲にあり、隣接する銀合金バンプ体101の間のピッチPは10μm未満である。金属層107の高さH2は約1μmから約3μmの範囲にある。いくつかの実施の形態において、導体パッド102の幅Wは、約10μmから約20μmの範囲にある。
図7において、ソルダレジストパターン305が導電層302上に配置されている。多層バンプ構造(101,107)と導電層302の接合部にはんだ層308が施されている。本開示のいくつかの実施の形態において、はんだ層308は、従来のSnPbまたは無鉛はんだであって差し支えない。点線の枠307により囲まれた接合部分が、図9に拡大されて、示されている。
図8に示されたチップオンフィルム(COF)半導体構造60の断面は、図8の金属層107が銀合金バンプ体101の上面と側壁を覆っていることを除いて、図7に示されたCOF半導体構造50の断面と類似している。言い換えれば、多層バンプ構造(101,107)は、少なくとも2つの異なる構成を有し得る。図7において、金属層107は、電気メッキ操作または無電界メッキ操作によって、銀合金バンプ体101の上面に形成されているのに対し、図8において、金属層107は、電気メッキ操作または無電界メッキ操作によって、銀合金バンプ体101の上面と側壁に形成されている。図7に示されたものなどの同じ参照番号の付いた図8の要素は、同じ要素またはそれらの同等物と称され、簡単にするために、ここでは繰り返されていない。
本開示のいくつかの実施の形態において、はんだ接合による、銀合金バンプ体101または多層バンプ構造(101,107)のフレキシブルフィルム301へのボンディングに加え、異方性導電膜(ACF)を採用して、図4、7および8に示されたようなCOF半導体構造30,50および60における接続部を形成しても差し支えない。
図9を参照すると、はんだ層308は、はんだ材料自体だけでなく、金属層107がAuまたはその合金から製造されている場合、Au1-xSnx合金も含む。いくつかの実施の形態において、Au1-xSnx合金は少なくともAu0.5Sn0.5合金を含む。他の実施の形態において、異方性導電膜(ACF)を使用して、多層バンプ構造(101,107)と導電層302を接続しても差し支えない。
図10に示されるような、本開示のいくつかの実施の形態において、ここに論じられた銀合金バンプ体101は、チップオンガラス(COG)半導体構造70にも使用できる。透明基板の第1の表面401A上の導電性配線402と、実装すべきデバイス100の銀合金バンプ体101との間の電気的接続は、異方性導電膜(ACF)406であっても差し支えない。例えば、透明基板はガラス基板401である。ACFは、熱硬化性エポキシマトリクス内に分散された、約3μmから約5μmの直径を有するAu被覆プラスチック球体406Aを含む。いくつかの実施の形態において、COG半導体構造60にACFを使用するためのボンディング温度は、約200℃である。
図11に示されるような、本開示のいくつかの実施の形態において、ここに論じられた多層バンプ構造(101,107)は、チップオンガラス(COG)半導体構造80にも使用できる。実装すべきデバイス100の多層バンプ構造(101,107)とガラス基板401の第1の表面401A上の導電性配線402との間の電気的接続は、異方性導電膜(ACF)406であって差し支えない。いくつかの実施の形態において、ガラス基板401上の第1の表面401A上の導電性配線402は、インジウムスズ酸化物(ITO)などの透明な導電性材料から製造される。例えば、ACFは、熱硬化性エポキシマトリクス中に分散した、約3μmから約5μmの直径を有するAu被覆プラスチック球体406Aを含む。いくつかの実施の形態において、COG半導体構造70内にACFを使用するためのボンディング温度は約200℃である。いくつかの実施の形態において、多層バンプ構造(101,107)の金属層107は、約1μmから約3μmの厚さを有する電気メッキ金膜である。この状況下で、金バンプの技術分野における従来のボンディング操作を、多層バンプ構造(101,107)とガラス基板などの外部デバイスとの接続に利用できる。
図12に示されるような、本開示のいくつかの実施の形態において、ここに論じられた多層バンプ構造(101,107)は、チップオンガラス(COG)半導体構造90にも使用できる。実装すべきデバイス100の多層バンプ構造(101,107)とガラス基板401の第1の表面401A上の導電性配線402との間の電気的接続は、異方性導電膜(ACF)406であって差し支えない。例えば、ACFは、熱硬化性エポキシマトリクス中に分散した、約3μmから約5μmの直径を有するAu被覆プラスチック球体406Aを含む。いくつかの実施の形態において、COG半導体構造90内にACFを使用するためのボンディング温度は約200℃である。いくつかの実施の形態において、多層バンプ構造(101,107)の金属層107は、銀合金バンプ体101の上面101Bおよび側壁101Aを覆う、約1μmから約3μmの厚さを有する電気メッキ金膜である。この状況下で、金バンプの技術分野における従来のボンディング操作を、多層バンプ構造(101,107)とガラス基板などの外部デバイスとの接続に利用できる。いくつかの実施の形態において、上面101B上の金属層107の厚さは、銀合金バンプ体101の側壁101Aを覆う金属層107の厚さとは異なる。
ここに開示された銀合金バンプの硬度は、適切な電気メッキ浴を選択することによって容易に調節できる。例えば、COGアプリケーションのための銀合金バンプの硬度は、約100HVに調節することができる。別の例では、COGアプリケーションのための銀合金バンプの硬度は、約55HVに調節することができる。純粋な銀の硬度(約85HV)は55HVと100HVとの間にあるので、所望の硬度を有する銀合金は、異なる電気メッキ浴を使用して銀合金バンプを電気メッキすることによって、調整することができる。いくつかの実施の形態において、COGアプリケーションでは、ACFボンディング操作を容易にするために、より高い硬度を有する銀合金バンプが必要とされる。他の実施の形態において、COFアプリケーションでは、フレキシブルフィルム上の導電性配線への損傷を防ぐために、低い硬度を有する銀合金バンプが必要とされる。
図13から図26は、本開示に記載された銀合金バンプの製造操作を示している。図13において、パッシベーション層103および導体パッド102の一部の上にUBM層104が形成されている。いくつかの実施の形態において、UBM層104は、ニッケル、チタン、チタンタングステン、パラジウム、金、銀、およびそれらの組合せから選択される材料のCVD、スパッタリング、電気メッキ、または無電界メッキにより形成される。いくつかの実施の形態において、UBM層104の厚さT2は、約1000Åから約3000Åの範囲にあるように制御される。図14において、UBM層104上にシード層105が成膜されている。いくつかの実施の形態において、シード層105は、銀を含有する材料のCVD、スパッタリング、電気メッキ、または無電界メッキにより形成される。いくつかの実施の形態において、シード層105の厚さT1は、UBM層104の厚さT2と同等になるように制御される。例えば、厚さT1は約1000Åから約3000Åの範囲にある。
図15を参照すると、シード層105上に、硬質マスクまたはフォトレジストであり得る、第1のマスク層109が形成されている。導電性バンプ材料を受け入れるために、導体パッド102上に第1のマスク層109の開口109Aが形成されている。いくつかの実施の形態において、第1のマスク層109は、メッキすべき導電性バンプの厚さよりも厚い厚さT3を有するポジ型フォトレジストから製造される。他の実施の形態において、第1のマスク層109はネガ型フォトレジストから製造される。
図16および図17は、電気メッキ操作とその後の結果を示している。図16は、電気メッキ浴113、アノード111、およびカソード112を収容する容器100’を含む電気メッキシステムを示している。いくつかの実施の形態において、アノード111は、不溶性であり、白金被覆チタンから製造されて差し支えなく、適切なシード層が成膜されたウェハーパッドがカソード112に配置され、電気メッキ浴113は、KAg(CN)2、KAu(CN)2、K2Pd(CN)4、およびそれらの塩の内の少なくとも1つを含むシアン化物系メッキ溶液を含有する。いくつかの実施の形態において、電気メッキ浴113のpH値は、例えば、約6から約8の、中性辺りに制御される。電気メッキ浴113の温度は、40から50℃辺りに制御される。いくつかの実施の形態において、電気メッキ浴113の温度は、容器100’の下に配置された保温プレート(図示せず)によって維持することができる。他の実施の形態において、電気メッキ浴113の温度は電気メッキ溶液循環システムによって維持することができ、そこでは、電気メッキ溶液が排出口100Bから排出され、温度制御された電気メッキ溶液が注入口100Aから取り入れられている。シュウ酸イオン(oxalate)を含む適切なレベリング剤(leveling agent)を、約2m/Lから約5ml/Lの濃度で電気メッキ浴113に加えても差し支えない。いくつかの実施の形態において、銀合金導電性バンプメッキのために印加される直流(DC)の電流密度は、約0.1ASD(10A/m2)から約0.5ASD(50A/m2)の範囲にある。
図16を参照すると、カソード112は、銀または銀合金を含有するシード層105が成膜されたウェハーパッドを含み、カソードで生じる反応は、以下の内の1つであり得る:
KAg(CN)2 → K+ + Ag+ + 2CN-
KAu(CN)2 → K+ + Au+ + 2CN-
2Pd(CN)4 → 2K+ + Pd2+ + 4CN-
図16に示されたアノード111は白金電極を含み、そこで生じる反応は:
2H2O → 4H+ + O2(g) + 4e-
であり得る。
外部DC電流の正の端子がアノードに接続され、外部DC電流の負の端子がカソードに接続される。図16から分かるように、還元された銀イオンと還元された金イオンが、ウェハーパッドのシード層105上に堆積し、第1のマスク層109により画成された開口109Aを充填し、AgAu二成分合金を形成する。いくつかの実施の形態において、電気メッキ浴が、上述したのと同じ電気メッキ操作の設定により、銀イオン源(例えば、KAg(CN)2)およびパラジウムイオン源(例えば、K2Pd(CN)4)を含む場合、還元された銀イオンと還元されたパラジウムイオンがウェハーパッドのシード層105上に堆積され、第1のマスク層109により画成された開口109Aを充填し、AgPd二成分合金を形成する。いくつかの実施の形態において、電気メッキ浴が、上述したのと同じ電気メッキ操作の設定により、銀イオン源(例えば、KAg(CN)2およびその塩)、金イオン源(例えば、KAu(CN)2およびその塩)、およびパラジウムイオン源(例えば、K2Pd(CN)4およびその塩)を含む場合、還元された銀イオンと還元された金イオンと還元されたパラジウムイオンがウェハーパッドのシード層105上に堆積され、第1のマスク層109により画成された開口109Aを充填し、AgAuPd三成分合金を形成する。
図6に示されたような多層バンプ構造40を電気メッキするいくつかの実施の形態において、AgAu合金、AdPd合金、またはAgAuPd合金が図16におけるウェハーパッドのシード層上に堆積された後、次いで、このウェハーパッドは、いくつかの金属イオン源を含む電気メッキ浴から取り出され、図6に示されたような非銀金属層107の堆積のために金属イオン源の1つの種を含有する別の電気メッキ浴に入れられる。
図17は、図16に示された電気メッキ操作の完了後のウェハーパッドを示している。図17において、導体パッド102上に銀合金バンプ体101が形成されている。図18において、フォトレジストが使用された場合、第1のマスク層109が剥離されている。銀合金バンプ体101により覆われていないUBM層104およびシード層105は、2つの銀合金導電性バンプを隔離するために、エッチング操作により除去される。
Figure 2015195382
[実施の形態1]
実施の形態1は、Xが約0.01から約0.1の範囲にある、Ag1-xAux合金バンプ体101を有する、図3に示された半導体構造20を製造する方法を提供する。半導体構造20の製造に採用された操作は、本開示に先に論じられたように、図13、14、15、16、17および18を参照することができる。図13において、UBM層104がパッシベーション層103および導体パッド102の一部分の上に形成されており、これらの層はデバイス100上に形成されている。実施の形態1において、デバイス100は半導体ダイを含む。図14において、UBM層104上にシード層105が形成されている。図15において、シード層105上に第1のマスク層109のパターンが形成されており、第1のマスク層109にいくつかの開口109Aが画成されている。実施の形態1において、開口109Aは導体パッド102上に位置している。図16は、電気メッキ操作による第1のマスク層109内の銀合金バンプ体101の形成を示している。
図16に示された容器100’において、電気メッキ操作で、半導体ダイを含むウェハーパッドがカソードとして第1のシアン化物系浴中に浸漬されており、一方でPt被覆Tiがアノードとして配置されている。実施の形態1において、第1のシアン化物系浴は、5から15g/LのKAg(CN)2およびその塩、並びに5から15g/LのKAu(CN)2およびその塩を含む。実施の形態1において、第1のシアン化物系浴は、その中に添加される塩の合計において、約10質量%から約60質量%のKAu(CN)2を含み、残りはKAg(CN)2塩である。
実施の形態1において、電気メッキ反応を促進させるために、2から5ml/Lのシュウ酸イオン含有溶液などのレベリング剤を第1のシアン化物系浴に加えても差し支えない。第1のシアン化物系浴のpH値は、約6.5から7の範囲内に制御され、約0.15から約0.5ASD(15から50A/m2)の電気メッキ電流密度が印加される。実施の形態1において、第1のシアン化物系浴の温度は、約40から約50℃に維持される。図18に示されるように、第1のシアン化物系浴中で銀合金バンプ体101が形成された後、第1のマスク層109および銀合金バンプ体101により覆われていないシード層105の部分は除去される。次いで、銀合金バンプ体101は、約30から約60分の期間に亘り約200から約300℃の温度で焼き鈍される。
実施の形態1において銀合金バンプ体101を形成した後、ボンディング操作によって、図4に示されたようなチップオンフィルム(COF)半導体構造を形成するために、銀合金バンプ体101をフレキシブルフィルム301にさらに取り付けることができる。適切な熱源をデバイス100の端部に施し、これにより、銀合金バンプ体101とはんだ層306との間の接合を、Sn−Ag共融温度(約220℃)以上にすることができる。Agの融点はAuの融点より低いので、COF半導体構造における銀合金バンプ体101に使用される焼鈍温度は、約30から約60分の期間に亘りたった約200から約300℃に制御することができる。その上、はんだ接合操作を使用する以外に、異方性導電膜(ACF)を使用して、銀合金バンプ体101およびフレキシブルフィルム301を接合することができる。
実施の形態1において銀合金バンプ体101を形成した後、ボンディング操作によって、図10に示されるようなチップオンガラス(COG)半導体構造を形成するために、銀合金バンプ体101をガラス基板401にさらに取り付けることができる。異方性導電膜(ACF)を使用して、銀合金バンプ体101およびガラス基板401を接合することができる。
[実施の形態2]
実施の形態2は、Xが約0.01から約0.1の範囲にある、Ag1-xPdx合金バンプ体101を有する、図3に示された半導体構造20を製造する方法を提供する。半導体構造20の製造に採用された操作は、本開示に先に論じられたように、図13、14、15、16、17および18を参照することができる。第1のシアン化物系浴の含有量を除いて、実施の形態2における他の製造操作は、実施の形態1に記載されたものを参照することができる。
図16に示された容器100’において、電気メッキ操作で、半導体ダイを含むウェハーパッドがカソードとして第1のシアン化物系浴中に浸漬されており、一方でPt被覆Tiがアノードとして配置されている。実施の形態2において、第1のシアン化物系浴は、5から15g/LのKAg(CN)2およびその塩、並びに5から15g/LのK2Pd(CN)4およびその塩を含む。実施の形態2において、第1のシアン化物系浴は、その中に添加される塩の合計において、約10質量%から約30質量%のK2Pd(CN)4を含み、残りはKAg(CN)2塩である。
[実施の形態3]
実施の形態3は、Xが約0.01から約0.1の範囲にある、Ag1-x(AuPd)x合金バンプ体101を有する、図3に示された半導体構造20を製造する方法を提供する。半導体構造20の製造に採用された操作は、本開示に先に論じられたように、図13、14、15、16、17および18を参照することができる。第1のシアン化物系浴の含有量を除いて、実施の形態3における他の製造操作は、実施の形態1および2に記載されたものを参照することができる。
図16に示された容器100’において、電気メッキ操作で、半導体ダイを含むウェハーパッドがカソードとして第1のシアン化物系浴中に浸漬されており、一方でPt被覆Tiがアノードとして配置されている。実施の形態3において、第1のシアン化物系浴は、5から15g/LのKAg(CN)2、5から15g/LのK2Pd(CN)4、並びに5から15g/LのKAu(CN)2およびそれらの塩を含む。実施の形態3において、第1のシアン化物系浴は、その中に添加される塩の合計において、約10質量%から約30質量%のK2Pd(CN)4および約10質量%から約60質量%のKAu(CN)2を含み、残りはKAg(CN)2塩である。
図17、図19および図20は、多層バンプ構造の製造工程を示している。いくつかの実施の形態において、図16に示された電気メッキ浴から取り出された後であって、フォトレジストが剥離される前に、次いで、ウェハーパッドは、KAu(CN)2およびその塩を含有する別の電気メッキ浴中に浸漬される。図19に示されるように、銀合金バンプ体101の上面101B上に金属層107が形成されている。図20に示されるように、フォトレジストが使用された場合、第1のマスク層109が剥離されている。銀合金バンプ体101により覆われていないUBM層104およびシード層105は、2つの多層合金バンプを隔離するために、エッチング操作により除去される。
Figure 2015195382
[実施の形態4]
実施の形態4は、Xが約0.01から約0.1の範囲にある、Ag1-xAux、Ag1-xPdx、またはAg1-x(AuPd)x合金バンプ体101、およびその銀合金バンプ体101の上面のみにある金属層107を有する、図6に示された多層バンプ構造40を製造する方法を提供する。多層バンプ構造40の製造に採用された操作は、本開示に先に論じられたように、図13、14、15、16、17、19および20を参照することができる。図13において、UBM層104がパッシベーション層103および導体パッド102の一部分の上に形成されており、これらの層はデバイス100上に形成されている。実施の形態4において、デバイス100は半導体ダイを含む。図14において、UBM層104上にシード層105が形成されている。図15において、シード層105上に第1のマスク層109のパターンが形成されており、第1のマスク層109にいくつかの開口109Aが画成されている。実施の形態4において、開口109Aは導体パッド102上に位置している。図16は、電気メッキ操作による第1のマスク層109内の銀合金バンプ体101の形成を示している。
図16に示された容器100’において、電気メッキ操作で、半導体ダイを含むウェハーパッドがカソードとして第1のシアン化物系浴中に浸漬されており、一方でPt被覆Tiがアノードとして配置されている。実施の形態4において、第1のシアン化物系浴は、5から15g/LのKAg(CN)2およびその塩、並びに5から15g/LのKAu(CN)2およびその塩を含んで差み得る。実施の形態4において、第1のシアン化物系浴は、その中に添加される塩の合計において、約10質量%から約60質量%のKAu(CN)2を含み、残りはKAg(CN)2塩である。同様に、実施の形態4において、第1のシアン化物系浴は、5から15g/LのKAg(CN)2およびその塩、並びに5から15g/LのK2Pd(CN)4およびその塩を含み得る。実施の形態4において、第1のシアン化物系浴は、その中に添加される塩の合計において、約10質量%から約30質量%のK2Pd(CN)4を含み、残りはKAg(CN)2塩である。同様に、実施の形態4において、第1のシアン化物系浴は、5から15g/LのKAg(CN)2およびその塩、5から15g/LのK2Pd(CN)4およびその塩、並びに5から15g/LのKAu(CN)2およびその塩を含み得る。実施の形態4において、第1のシアン化物系浴は、その中に添加される塩の合計において、約10質量%から約30質量%のK2Pd(CN)4、および約10質量%から約60質量%のKAu(CN)2を含み、残りはKAg(CN)2塩である。
実施の形態4において、電気メッキ反応を促進させるために、2から5ml/Lのシュウ酸イオン含有溶液などのレベリング剤を第1のシアン化物系浴に加えても差し支えない。第1のシアン化物系浴のpH値は、約6.5から7の範囲内に制御され、約0.15から約0.5ASD(15から50A/m2)の電気メッキ電流密度が印加される。実施の形態4において、第1のシアン化物系浴の温度は、約40から約50℃に維持される。
実施の形態4において、銀合金バンプ体101が形成された後、次いで、ウェハーパッドは、5から15g/LのKAu(CN)2およびその塩を含む第2のシアン化物系浴中に浸漬される。電気メッキ反応を促進させるために、2から5ml/Lのシュウ酸イオン含有溶液などのレベリング剤を第2のシアン化物系浴に加えても差し支えない。第2のシアン化物系浴のpH値は、約6.5から7の範囲内に制御され、約0.15から約0.5ASD(15から50A/m2)の電気メッキ電流密度が印加される。実施の形態4において、第2のシアン化物系浴の温度は、約40から約45℃に維持される。
図19および図20に示されるように、第2のシアン化物系浴中で多層バンプ構造(101,107)が形成された後、第1のマスク層109および多層バンプ構造(101,107)により覆われていないシード層105の部分は除去される。次いで、多層バンプ構造(101,107)は、約30から約60分の期間に亘り約200から約300℃の温度で焼き鈍される。
実施の形態4において多層バンプ構造(101,107)を形成した後、ボンディング操作によって、図7に示されたようなチップオンフィルム(COF)半導体構造50を形成するために、多層バンプ構造(101,107)をフレキシブルフィルム301にさらに取り付けることができる。適切な熱源をデバイス100の端部に施し、これにより、銀合金バンプ体101の上面の金属層107とはんだ層308との間の接合を、Sn−Au共融温度(約215℃)以上にすることができる。その上、はんだ接合操作を使用する以外に、異方性導電膜(ACF)を使用して、多層バンプ構造(101,107)およびフレキシブルフィルム301を接合することができる。
実施の形態4において多層バンプ構造(101,107)を形成した後、ボンディング操作によって、図11に示されるようなチップオンガラス(COG)半導体構造80を形成するために、多層バンプ構造(101,107)をガラス基板401にさらに取り付けることができる。異方性導電膜(ACF)406を使用して、多層バンプ構造(101,107)およびガラス基板401を接合することができる。
図17、図21から図24、および図26は、多層バンプ構造の製造工程を示している。いくつかの実施の形態において、多層バンプ構造を形成するために電気メッキ操作が使用される。図16に示された電気メッキ浴から取り出された後であって、フォトレジストが剥離される前に、第1のマスク層109の第1の幅W1を削減するために、第1のマスク層109上に第2のマスク層110が形成される。いくつかの実施の形態において、第1のマスク層109の第1の幅W1は、メッキされた銀合金バンプ体101の側壁101Aに対して物理的に接触するのに十分な幅である。図21および図22において、第1のマスク層109が、部分剥離操作により、第2の幅W2に変化させられる。いくつかの実施の形態において、第2の硬質マスク層110により覆われていない部分が、剥離操作において除去され、その減少した第2の幅W2が得られる。いくつかの実施の形態において、第2のマスク層110の第2の幅W2は、それ自体と、メッキされた銀合金バンプ体101の側壁101Aとの間に間隙を形成するほど十分に狭い。
図23は、電気メッキ浴113、アノード111、およびカソード112を収容する容器100’を含む電気メッキシステムを示している。いくつかの実施の形態において、アノード111は、不溶性であり、白金被覆チタンから製造されて差し支えなく、適切なシード層が成膜されたウェハーパッドがカソード112に配置され、電気メッキ浴113は、KAu(CN)2、およびその塩を含むシアン化物系メッキ溶液を含有する。いくつかの実施の形態において、電気メッキ浴113のpH値は、例えば、約6から約8の、中性辺りに制御される。電気メッキ浴113の温度は、40から50℃辺りに制御される。いくつかの実施の形態において、電気メッキ浴113の温度は、容器100’の下に配置された保温プレート(図示せず)によって維持することができる。他の実施の形態において、電気メッキ浴113の温度は電気メッキ溶液循環システムによって維持することができ、そこでは、電気メッキ溶液が排出口100Bから排出され、温度制御された電気メッキ溶液が注入口100Aから取り入れられている。シュウ酸イオンを含む適切なレベリング剤を、約2m/Lから約5ml/Lの濃度で電気メッキ浴113に加えても差し支えない。いくつかの実施の形態において、銀合金導電性バンプメッキのために印加される直流(DC)の電流密度は、約0.1ASD(10A/m2)から約0.5ASD(50A/m2)の範囲にある。
図24は、図23における電気メッキ操作後に電気メッキ浴113から取り出されたウェハーパッドを示している。金イオンが、銀合金バンプ体101と、銀合金バンプ体101の上面101Bと側壁101Aを含むその表面で反応し、銀合金バンプ体101の上面101Bと側壁101Aとの両方を覆う金属層107を形成する。しかしながら、いくつかの実施の形態において、上面101Bでの金属層107の厚さは、銀合金バンプ体101の側壁101Aでの金属層107の厚さとは異なる。他の実施の形態において、上面101Bでの金属層107の厚さは、銀合金バンプ体101の側壁101Aでの金属層107の厚さより厚い。
図26において、第1のマスク層109、並びに銀合金バンプ体101により覆われていないUBM層104およびシード層105は、2つの多層合金バンプを隔離するために、剥離操作およびエッチング操作により除去されている。
[実施の形態5]
実施の形態5は、Xが約0.01から約0.1の範囲にある、Ag1-xAux、Ag1-xPdx、またはAg1-x(AuPd)x合金バンプ体101、およびその銀合金バンプ体101の上面だけでなく側壁にある金属層107を有する、多層バンプ構造を製造する方法を提供する。多層バンプ構造の製造に採用された操作は、本開示に先に論じられたように、図13、14、15、16、17、21、22、23、24および26を参照することができる。図13において、UBM層104がパッシベーション層103および導体パッド102の一部分の上に形成されており、これらの層はデバイス100上に形成されている。実施の形態5において、デバイス100は半導体ダイを含む。図14において、UBM層104上にシード層105が形成されている。図15において、シード層105上に第1のマスク層109のパターンが形成されており、第1のマスク層109にいくつかの開口109Aが画成されている。実施の形態5において、開口109Aは導体パッド102上に位置している。図16は、電気メッキ操作による第1のマスク層109内の銀合金バンプ体101の形成を示している。
図16に示された容器100’において、電気メッキ操作で、半導体ダイを含むウェハーパッドがカソードとして第1のシアン化物系浴中に浸漬されており、一方でPt被覆Tiがアノードとして配置されている。実施の形態5において、第1のシアン化物系浴は、5から15g/LのKAg(CN)2およびその塩、並びに5から15g/LのKAu(CN)2およびその塩を含んで差み得る。実施の形態5において、第1のシアン化物系浴は、その中に添加される塩の合計において、約10質量%から約60質量%のKAu(CN)2を含み、残りはKAg(CN)2塩である。同様に、実施の形態5において、第1のシアン化物系浴は、5から15g/LのKAg(CN)2およびその塩、並びに5から15g/LのK2Pd(CN)4およびその塩を含み得る。実施の形態5において、第1のシアン化物系浴は、その中に添加される塩の合計において、約10質量%から約30質量%のK2Pd(CN)4を含み、残りはKAg(CN)2塩である。同様に、実施の形態5において、第1のシアン化物系浴は、5から15g/LのKAg(CN)2およびその塩、5から15g/LのK2Pd(CN)4およびその塩、並びに5から15g/LのKAu(CN)2およびその塩を含み得る。実施の形態5において、第1のシアン化物系浴は、その中に添加される塩の合計において、約10質量%から約30質量%のK2Pd(CN)4、および約10質量%から約60質量%のKAu(CN)2を含み、残りはKAg(CN)2塩である。
実施の形態5において、電気メッキ反応を促進させるために、2から5ml/Lのシュウ酸イオン含有溶液などのレベリング剤を第1のシアン化物系浴に加えても差し支えない。第1のシアン化物系浴のpH値は、約6.5から7の範囲内に制御され、約0.15から約0.5ASD(15から50A/m2)の電気メッキ電流密度が印加される。実施の形態5において、第1のシアン化物系浴の温度は、約40から約50℃に維持される。
実施の形態5において、シード層105上に幅W2を有する削減された第1のマスク層109が形成され、削減された第1のマスク層109と銀合金バンプ体101との間に間隙が形成される。削減された第1のマスク層109の幅W2は第1のマスク層109の幅W1よりも小さいので、削減された第1のマスク層109の形成は、図21および22に示されるようなリソグラフィー操作によって行うことができる。削減された第1のマスク層109の削減(trimming)の程度(すわなち、W1とW2との間の差)を画成するために、図21に示された第2のマスク層110が使用される。
実施の形態5において、銀合金バンプ体101および削減された第1のマスク層109が形成された後、次いで、ウェハーパッドは、5から15g/LのKAu(CN)2およびその塩を含む第2のシアン化物系浴中に浸漬される。電気メッキ反応を促進させるために、2から5ml/Lのシュウ酸イオン含有溶液などのレベリング剤を第2のシアン化物系浴に加えても差し支えない。第2のシアン化物系浴のpH値は、約6.5から7の範囲内に制御され、約0.15から約0.5ASD(15から50A/m2)の電気メッキ電流密度が印加される。実施の形態5において、第2のシアン化物系浴の温度は、約40から約45℃に維持される。
図24および図26に示されるように、第2のシアン化物系浴中で多層バンプ構造(101,107)が形成された後、削減された第1のマスク層109および多層バンプ構造(101,107)により覆われていないシード層105の部分は除去される。次いで、多層バンプ構造(101,107)は、約30から約60分の期間に亘り約200から約300℃の温度で焼き鈍される。
実施の形態5において多層バンプ構造(101,107)を形成した後、ボンディング操作によって、図8に示されたようなチップオンフィルム(COF)半導体構造60を形成するために、多層バンプ構造(101,107)をフレキシブルフィルム301にさらに取り付けることができる。適切な熱源をデバイス100の端部に施し、これにより、銀合金バンプ体101の上面の金属層107とはんだ層308との間の接合を、Sn−Au共融温度(約215℃)以上にすることができる。その上、はんだ接合操作を使用する以外に、異方性導電膜(ACF)を使用して、多層バンプ構造(101,107)およびフレキシブルフィルム301を接合することができる。
実施の形態5において多層バンプ構造(101,107)を形成した後、ボンディング操作によって、図12に示されるようなチップオンガラス(COG)半導体構造90を形成するために、多層バンプ構造(101,107)をガラス基板401にさらに取り付けることができる。異方性導電膜(ACF)406を使用して、多層バンプ構造(101,107)およびガラス基板401を接合することができる。
図17、図25、および図26は、多層バンプ構造の製造工程を示している。いくつかの実施の形態において、多層バンプ構造を形成するために無電界メッキ操作が使用される。第1のマスク層109の除去後、次いで、第1のマスク層109により元々覆われていたUBM層104およびシード層105が曝露される。図25は、無電界メッキ浴115を収容する容器200を示している。第1のマスク層109が剥離された後のウェハーパッドが、KAu(CN)2およびその塩などのシアン化物系メッキ溶液を含有する無電界メッキ浴115中に浸漬される。いくつかの実施の形態において、無電界メッキ浴115のpH値は、例えば、約6から約8の、中性辺りに制御される。無電界メッキ浴115の温度は、40から50℃辺りに制御される。いくつかの実施の形態において、無電界メッキ浴115の温度は、容器200の下に配置された保温プレート201によって維持することができる。他の実施の形態において、無電界メッキ浴115の温度は電気メッキ溶液循環システム(図示せず)によって維持することができ、そこでは、電気メッキ溶液が排出口から排出され、温度制御された電気メッキ浴が注入口から取り入れられている。シュウ酸イオンおよびその塩を含む適切なレベリング剤を、約2m/Lから約5ml/Lの濃度で無電界メッキ浴115に加えても差し支えない。図25および図26に示されるように、金イオンが、銀合金バンプ体101と、その銀合金バンプ体101の上面101Bおよび側壁101Aを含むその表面で反応し、銀合金バンプ体101の上面101Bおよび側壁101Aの両方を覆う金属層107を形成する。しかしながら、いくつかの実施の形態において、上面101Bでの金属層107の厚さは、銀合金バンプ体101の側壁101Aでの金属層107の厚さに匹敵する。他の実施の形態において、無電界メッキ操作により調製された金属層107の厚さの均一性は、電気メッキ操作により調製された金属層107の厚さの均一性よりも良好である。
図26は、図25のウェハーパッドであるが、銀合金バンプ体101により覆われていないUBM層104およびシード層105の除去後であるウェハーパッドを示している。
[実施の形態6]
実施の形態6は、Xが約0.01から約0.1の範囲にある、Ag1-xAux、Ag1-xPdx、またはAg1-x(AuPd)x合金バンプ体101、およびその銀合金バンプ体101の上面だけでなく側壁にある金属層107を有する、多層バンプ構造において金属層107を製造する無電界メッキ方法を提供する。多層バンプ構造の製造に採用された操作は、本開示に先に論じられたように、図13、14、15、16、17、25および26を参照することができる。図13において、UBM層104がパッシベーション層103および導体パッド102の一部分の上に形成されており、これらの層はデバイス100上に形成されている。実施の形態6において、デバイス100は半導体ダイを含む。図14において、UBM層104上にシード層105が形成されている。図15において、シード層105上に第1のマスク層109のパターンが形成されており、第1のマスク層109にいくつかの開口109Aが画成されている。実施の形態6において、開口109Aは導体パッド102上に位置している。図16は、電気メッキ操作による第1のマスク層109内の銀合金バンプ体101の形成を示している。
図16に示された容器100’において、電気メッキ操作で、半導体ダイを含むウェハーパッドがカソードとして第1のシアン化物系浴中に浸漬されており、一方でPt被覆Tiがアノードとして配置されている。実施の形態6において、第1のシアン化物系浴は、5から15g/LのKAg(CN)2およびその塩、並びに5から15g/LのKAu(CN)2およびその塩を含んで差み得る。実施の形態6において、第1のシアン化物系浴は、その中に添加される塩の合計において、約10質量%から約60質量%のKAu(CN)2を含み、残りはKAg(CN)2塩である。同様に、実施の形態6において、第1のシアン化物系浴は、5から15g/LのKAg(CN)2およびその塩、並びに5から15g/LのK2Pd(CN)4およびその塩を含み得る。実施の形態6において、第1のシアン化物系浴は、その中に添加される塩の合計において、約10質量%から約30質量%のK2Pd(CN)4を含み、残りはKAg(CN)2塩である。同様に、実施の形態6において、第1のシアン化物系浴は、5から15g/LのKAg(CN)2およびその塩、5から15g/LのK2Pd(CN)4およびその塩、並びに5から15g/LのKAu(CN)2およびその塩を含み得る。実施の形態6において、第1のシアン化物系浴は、その中に添加される塩の合計において、約10質量%から約30質量%のK2Pd(CN)4、および約10質量%から約60質量%のKAu(CN)2を含み、残りはKAg(CN)2塩である。
実施の形態6において、電気メッキ反応を促進させるために、2から5ml/Lのシュウ酸イオン含有溶液などのレベリング剤を第1のシアン化物系浴に加えても差し支えない。第1のシアン化物系浴のpH値は、約6.5から7の範囲内に制御され、約0.15から約0.5ASD(15から50A/m2)の電気メッキ電流密度が印加される。実施の形態6において、第1のシアン化物系浴の温度は、約40から約50℃に維持される。
図17および図25に示されるように、銀合金バンプ体101が形成された後、第1のマスク層109は除去され、次いで、ウェハーパッドが、10から20g/LのKAu(CN)2およびその塩を含む無電界メッキ浴115中に浸漬される。無電界メッキ浴115pH値は、約4.5から6.5の範囲内に制御される。実施の形態6において、無電界メッキ浴115の温度は、約80から約90℃の範囲に維持される。
図25および図26に示されるように、無電界メッキ浴115中で多層バンプ構造(101,107)が形成された後、多層バンプ構造(101,107)により覆われていないシード層105の部分が除去される。次いで、多層バンプ構造(101,107)は、約30から約60分の期間に亘り約200から約300℃の温度で焼き鈍される。
実施の形態6において多層バンプ構造(101,107)を形成した後、ボンディング操作によって、図8に示されたようなチップオンフィルム(COF)半導体構造60を形成するために、多層バンプ構造(101,107)をフレキシブルフィルム301にさらに取り付けることができる。適切な熱源をデバイス100の端部に施し、これにより、銀合金バンプ体101の上面の金属層107とはんだ層308との間の接合を、Sn−Au共融温度(約215℃)以上にすることができる。その上、はんだ接合操作を使用する以外に、異方性導電膜(ACF)を使用して、多層バンプ構造(101,107)およびフレキシブルフィルム301を接合することができる。
実施の形態6において多層バンプ構造(101,107)を形成した後、ボンディング操作によって、図12に示されるようなチップオンガラス(COG)半導体構造90を形成するために、多層バンプ構造(101,107)をガラス基板401にさらに取り付けることができる。異方性導電膜(ACF)406を使用して、多層バンプ構造(101,107)およびガラス基板401を接合することができる。
本開示のいくつかの実施の形態は、半導体構造を製造する方法であって、半導体ダイ上に導体パッドを形成する工程、導体パッド上にシード層を形成する工程、シード層上に第1のマスク層を画成する工程、および第1のマスク層内に銀合金バンプ体を形成する工程を有してなる。第1のマスク層内に銀合金バンプ体を形成する工程は、第1のシアン化物系浴を調製する工程、第1のシアン化物系浴のpH値を、約6から約8の範囲内に制御する工程、第1のシアン化物系浴中に半導体ダイを浸漬する工程、および半導体ダイに、約0.1ASD(10A/m2)から約0.5ASD(50A/m2)の電気メッキ電流密度を印加する工程を含む。
本開示のいくつかの実施の形態において、半導体構造を製造する方法は、第1のマスク層内に銀合金バンプ体を形成した後、第1のマスク層を除去する工程、および銀合金バンプ体により覆われていないシード層の部分を除去する工程をさらに含む。
本開示のいくつかの実施の形態において、半導体構造を製造する方法において第1のシアン化物系浴を調製する工程は、約2ml/Lから約5ml/Lの濃度を有するシュウ酸イオンおよびその塩を、第1のシアン化物系浴に導入する工程を含む。
本開示のいくつかの実施の形態において、半導体構造を製造する方法において第1のシアン化物系浴を調製する工程は、KAg(CN)2およびその塩を第1のシアン化物系浴に導入する工程を含む。
本開示のいくつかの実施の形態において、半導体構造を製造する方法において第1のシアン化物系浴を調製する工程は、KAu(CN)2およびその塩を第1のシアン化物系浴に導入する工程を含む。
本開示のいくつかの実施の形態において、半導体構造を製造する方法においてKAu(CN)2およびその塩を第1のシアン化物系浴に導入する工程は、KAu(CN)2の濃度を約10質量%から約60質量%の範囲内に制御する工程を含む。
本開示のいくつかの実施の形態において、第1のシアン化物系浴を調製する工程は、K2Pd(CN)4およびその塩を第1のシアン化物系浴に導入する工程をさらに含む。
本開示のいくつかの実施の形態において、K2Pd(CN)4およびその塩を第1のシアン化物系浴に導入する工程は、K2Pd(CN)4の濃度を約10質量%から約30質量%の範囲内に制御する工程を含む。
本開示のいくつかの実施の形態において、半導体構造を製造する方法は、銀合金バンプ体を約200から約300℃の温度で焼き鈍す工程をさらに含む。
本開示のいくつかの実施の形態において、半導体構造を製造する方法は、銀合金バンプ体を約30から約60分の期間に亘り焼き鈍す工程をさらに含む。
本開示のいくつかの実施の形態において、半導体構造を製造する方法は、電気メッキ操作により、銀合金バンプ体の上面に金属層を形成する工程をさらに含む。
本開示のいくつかの実施の形態において、電気メッキ操作により、銀合金バンプ体の上面に金属層を有する半導体構造を製造する方法は、半導体ダイを、KAu(CN)2を含む第2のシアン化物系浴中に浸漬する工程を含む。
本開示のいくつかの実施の形態において、半導体構造を製造する方法は、電気メッキ操作または無電界メッキ操作により、銀合金バンプ体の上面と側壁を覆う金属層を形成する工程をさらに含む。
本開示のいくつかの実施の形態において、半導体構造を製造する方法において、銀合金バンプ体の上面と側壁を覆う金属層を形成する工程は、シード層上に削減された第1のマスク層を形成する工程、および削減された第1のマスク層内に金属層を形成する工程を含む。
本開示のいくつかの実施の形態において、無電界メッキ操作により、銀合金バンプ体の上面と側壁を覆う金属層を形成する工程は、半導体ダイを、KAu(CN)2を含む無電界メッキ浴中に浸漬する工程を含む。
本開示のいくつかの実施の形態において、半導体構造を製造する方法は、第1のシアン化物系浴の温度を約40から約50℃の範囲内に制御する工程をさらに含む。
本開示のいくつかの実施の形態は、チップオンフィルム(COF)半導体構造を製造する方法を提供する。この方法は、半導体ダイ上に導体パッドを形成する工程、導体パッド上にシード層を形成する工程、シード層上に銀合金バンプ体を形成する工程、および銀合金バンプ体をフレキシブルフィルムに接合する工程を有してなる。シード層上に銀合金バンプ体を形成する工程は、約40から約50℃の溶液温度でKAu(CN)2、KAg(CN)2およびK2Pd(CN)4の内の少なくとも1つを含むシアン化物系浴を調製する工程、シアン化物系浴のpH値を、約6から約8の範囲内に制御する工程、シアン化物系浴中に半導体ダイを浸漬する工程、および半導体ダイに、約0.1ASD(10A/m2)から約0.5ASD(50A/m2)の電気メッキ電流密度を印加する工程をさらに含む。
本開示のいくつかの実施の形態において、COF半導体構造を製造する方法において銀合金バンプ体をフレキシブルフィルムに接合する工程は、銀合金バンプ体とフレキシブルフィルム上のはんだ層との間の接合部をSu−Ag共融温度以上に制御する工程を含む。
本開示のいくつかの実施の形態において、COF半導体構造を製造する方法は、銀合金バンプ体を約200から約300℃の温度で焼き鈍す工程をさらに含む。
本開示のいくつかの実施の形態において、COF半導体構造を製造する方法は、銀合金バンプ体を約30から約60分の期間に亘り焼き鈍す工程をさらに含む。
本開示のいくつかの実施の形態において、COF半導体構造を製造する方法において銀合金バンプ体をフレキシブルフィルムに接合する工程は、銀合金バンプ体とフレキシブルフィルムとの間に異方性導電膜(ACF)を施す工程を含む。
本開示のいくつかの実施の形態において、COF半導体構造を製造する方法は、電気メッキ操作または無電界メッキ操作により、銀合金バンプ体上に金属層を形成する工程をさらに含む。
本開示のいくつかの実施の形態は、チップオンガラス(COG)半導体構造を製造する方法を提供する。この方法は、半導体ダイ上に導体パッドを形成する工程、導体パッド上にシード層を形成する工程、シード層上に銀合金バンプ体を形成する工程、および銀合金バンプ体をガラス基板に接合する工程を有してなる。シード層上に銀合金バンプ体を形成する工程は、KAu(CN)2、KAg(CN)2およびK2Pd(CN)4の内の少なくとも1つを含むシアン化物系浴を調製する工程、シアン化物系浴のpH値を、約6から約8の範囲内に制御する工程、シアン化物系浴中に半導体ダイを浸漬する工程、および半導体ダイに、約0.1ASD(10A/m2)から約0.5ASD(50A/m2)の電気メッキ電流密度を印加する工程をさらに含む。
本開示のいくつかの実施の形態において、COG半導体構造を製造する方法は、KAu(CN)2の濃度をシアン化物系浴中で約10質量%から約60質量%の範囲内に制御する工程を含む。
本開示のいくつかの実施の形態において、COG半導体構造を製造する方法は、K2Pd(CN)4の濃度を約10質量%から約30質量%の範囲内に制御する工程を含む。
本開示のいくつかの実施の形態において、COG半導体構造を製造する方法において銀合金バンプ体をガラス基板に接合する工程は、銀合金バンプ体とガラス基板との間に異方性導電膜(ACF)を施す工程を含む。
本開示のいくつかの実施の形態において、COG半導体構造を製造する方法は、電気メッキ操作または無電界メッキ操作により、銀合金バンプ体上に金属層を形成する工程をさらに含む。
本開示のいくつかの実施の形態において、COG半導体構造を製造する方法において無電界メッキ操作により銀合金バンプ体上に金属層を形成する工程は、KAu(CN)2を含む無電界メッキ浴を調製する工程を含む。
本開示のいくつかの実施の形態において、COG半導体構造を製造する方法は、無電界メッキ浴の温度を約80から約90℃の範囲内に制御する工程をさらに含む。
さらに、本出願の範囲は、本明細書に記載されたプロセス、装置、製造、物質の組成、手段、方法および工程の特定の実施の形態に制限されることを意図していない。当業者には本開示から容易に認識されるように、ここに記載された対応する実施の形態と実質的に同じ機能を果たす、または実質的に同じ結果を達成する、既存の、または後に開発される、プロセス、装置、製造、物質の組成、手段、方法、または工程を、本開示にしたがって利用してもよい。
したがって、添付の特許請求の範囲は、プロセス、装置、製造、物質の組成、手段、方法または工程などをそれらの範囲内に含むことが意図されている。その上、各請求項は、個別の実施の形態を構成し、様々な請求項および実施の形態の組合せは、本発明の範囲に含まれる。
10,20 銀合金バンプ構造
30,50,60 チップオンフィルム(COF)半導体構造
40 多層バンプ構造
70,80,90 チップオンガラス(COG)半導体構造
100 デバイス
101 銀合金バンプ体
102 導体パッド
103 パッシベーション層
104 バンプ下地金属(UBM)層
105 シード層
111 アノード
112 カソード
113 電気メッキ浴
115 無電界メッキ浴
301 フレキシブルフィルム
302 導電層
304 封止剤
306,308 はんだ層
401 ガラス基板

Claims (20)

  1. 半導体構造を製造する方法において、
    半導体ダイ上に導体パッドを形成する工程、
    前記導体パッド上にシード層を形成する工程、
    前記シード層上に第1のマスク層を画成する工程、および
    前記第1のマスク層内に銀合金バンプ体を形成する工程であって、
    第1のシアン化物系浴を調製する工程と、
    前記第1のシアン化物系浴のpH値を、6から8の範囲内に制御する工程と、
    前記第1のシアン化物系浴中に半導体ダイを浸漬する工程と、
    厚さが9μmから15μmの前記銀合金バンプ体が得られるまで、前記半導体ダイに、0.1ASD(10A/m2)から0.5ASD(50A/m2)の電気メッキ電流密度を印加する工程と、
    を含む工程、
    を有してなり、
    前記第1のシアン化物系浴を調製する工程は、KAg(CN)2およびその塩を前記第1のシアン化物系浴に導入する工程を含むことを特徴とする方法。
  2. 前記第1のシアン化物系浴を調製する工程は、KAu(CN)2およびその塩を前記第1のシアン化物系浴に導入する工程を含む、請求項1記載の方法。
  3. 前記KAu(CN)2およびその塩を第1のシアン化物系浴に導入する工程は、KAu(CN)2の量を、前記第1のシアン化物系浴中に添加される塩の合計において、10質量%から60質量%の範囲内に制御する工程を含む、請求項2記載の方法。
  4. 前記第1のシアン化物系浴を調製する工程は、2ml/Lから5ml/Lの濃度を有するシュウ酸イオンおよびその塩を、前記第1のシアン化物系浴に導入する工程を含む、請求項1記載の方法。
  5. 前記第1のシアン化物系浴を調製する工程は、K2Pd(CN)4およびその塩を前記第1のシアン化物系浴に導入する工程をさらに含む、請求項1記載の方法。
  6. 前記K2Pd(CN)4およびその塩を第1のシアン化物系浴に導入する工程は、K2Pd(CN)4の量を、前記第1のシアン化物系浴中に添加される塩の合計において、10質量%から30質量%の範囲内に制御する工程を含む、請求項5記載の方法。
  7. 前記銀合金バンプ体を200から300℃の温度で焼き鈍す工程をさらに含む、請求項1記載の方法。
  8. 前記銀合金バンプ体を焼き鈍す工程が30から60分の期間を含む、請求項7記載の方法。
  9. 前記第1のシアン化物系浴の温度を40から50℃の範囲内に制御する工程をさらに含む、請求項1記載の方法。
  10. 半導体構造を製造する方法において、
    半導体ダイ上に導体パッドを形成する工程、
    前記導体パッド上にシード層を形成する工程、
    前記シード層上に第1のマスク層を画成する工程、
    前記第1のマスク層内に、0.4μmから1.1μmの範囲内の粒径を含む銀合金バンプ体を形成する工程であって、
    第1のシアン化物系浴を調製する工程と、
    前記第1のシアン化物系浴のpH値を、6から8の範囲内に制御する工程と、
    前記第1のシアン化物系浴中に半導体ダイを浸漬する工程と、
    前記半導体ダイに、0.1ASD(10A/m2)から0.5ASD(50A/m2)の電気メッキ電流密度を印加する工程と、
    を含む工程、および
    前記銀合金バンプ体の上面に金属層を形成する工程、
    を有してなり、
    前記銀合金バンプ体の上面に前記金属層を形成する前記工程において、前記半導体ダイが、KAu(CN)2を含む第2のシアン化物系浴中に浸漬される
    ことを特徴とする方法。
  11. 前記第1のシアン化物系浴を調製する前記工程が、KAg(CN)2、KAu(CN)2およびK2Pd(CN)4の内の少なくとも1つを含む、40から50℃の溶液を調整する工程を含むことを特徴とする請求項10記載の方法。
  12. 前記銀合金バンプ体をフレキシブルフィルムに接合する工程をさらに含むことを特徴とする請求項10記載の方法。
  13. 前記銀合金バンプ体をフレキシブルフィルムに接合する前記工程が、前記銀合金バンプ体と前記フレキシブルフィルム上のはんだ層との間の接合部をSu−Ag共融温度以上に制御する工程を含む、請求項12記載の方法。
  14. 前記銀合金バンプ体をガラス基板に接合する工程をさらに含むことを特徴とする請求項10記載の方法。
  15. 前記銀合金バンプ体をガラス基板に接合する前記工程が、前記銀合金バンプ体と前記ガラス基板との間に異方性導電膜(ACF)を施す工程を含む、請求項14記載の方法。
  16. 前記銀合金バンプ体の上面に前記金属層を形成する前記工程が、電気メッキ操作または無電界メッキ操作を行う工程を含むことを特徴とする請求項10記載の方法。
  17. 前記無電界メッキ操作のための浴の温度が、80から90℃の範囲内にあることを特徴とする請求項16記載の方法。
  18. 前記第1のシアン化物系浴を調製する工程は、2ml/Lから5ml/Lの濃度を有するシュウ酸イオンおよびその塩を、前記第1のシアン化物系浴に導入する工程を含む、請求項10記載の方法。
  19. 半導体構造を製造する方法において、
    半導体ダイ上に導体パッドを形成する工程、
    前記導体パッド上にシード層を形成する工程、
    前記シード層上に第1のマスク層を画成する工程、
    前記第1のマスク層内に銀合金バンプ体を形成する工程であって、
    第1のシアン化物系浴を調製する工程と、
    前記第1のシアン化物系浴のpH値を、6から8の範囲内に制御する工程と、
    前記第1のシアン化物系浴中に半導体ダイを浸漬する工程と、
    前記半導体ダイに、0.1ASD(10A/m2)から0.5ASD(50A/m2)の電気メッキ電流密度を印加する工程と、
    を含む工程、および
    電気メッキ操作または無電界メッキ操作により、前記銀合金バンプ体の上面と側壁を覆う金属層を形成する工程、
    を有してなり、
    前記電気メッキ操作または前記無電界メッキ操作は、前記半導体ダイを、KAu(CN)2を含むメッキ浴中に浸漬する処理を含み、
    前記銀合金バンプ体の粒径の平均値から離れた1標準偏差と、前記平均値との差が、0.2μmから0.4μmの範囲内であることを特徴とする方法。
  20. 前記銀合金バンプ体の上面と側壁を覆う前記金属層を形成する前記工程が、
    前記シード層上に削減された第1のマスク層を形成する工程、および
    前記削減された第1のマスク層内に前記金属層を形成する工程、
    を含む、請求項19記載の方法。
JP2015098864A 2013-11-12 2015-05-14 半導体構造およびその製造方法 Active JP6149306B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/078,240 US8877630B1 (en) 2013-11-12 2013-11-12 Semiconductor structure having a silver alloy bump body and manufacturing method thereof
US14/078,240 2013-11-12

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014005798A Division JP2022008700A (ja) 2013-11-12 2014-01-16 半導体構造およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015195382A true JP2015195382A (ja) 2015-11-05
JP6149306B2 JP6149306B2 (ja) 2017-06-21

Family

ID=49639774

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014005798A Pending JP2022008700A (ja) 2013-11-12 2014-01-16 半導体構造およびその製造方法
JP2015098864A Active JP6149306B2 (ja) 2013-11-12 2015-05-14 半導体構造およびその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014005798A Pending JP2022008700A (ja) 2013-11-12 2014-01-16 半導体構造およびその製造方法

Country Status (6)

Country Link
US (1) US8877630B1 (ja)
EP (1) EP2879169B1 (ja)
JP (2) JP2022008700A (ja)
KR (1) KR101545402B1 (ja)
CN (1) CN104099653B (ja)
TW (1) TWI462204B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7391692B2 (ja) 2020-02-05 2023-12-05 新光電気工業株式会社 配線基板及び配線基板の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150171039A1 (en) * 2013-12-13 2015-06-18 Chipmos Technologies Inc. Redistribution layer alloy structure and manufacturing method thereof
CN112981482B (zh) * 2021-02-02 2022-05-13 无锡华友微电子有限公司 一种在半导体晶圆上电镀导电材质的方法
CN113337860B (zh) * 2021-08-02 2021-11-09 华芯半导体研究院(北京)有限公司 在芯片晶圆表面进行电镀的方法及其应用
CN117238781B (zh) * 2023-11-16 2024-02-23 江苏芯德半导体科技有限公司 一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构
CN117542818B (zh) * 2024-01-10 2024-04-05 深圳市联合蓝海应用材料科技股份有限公司 一种金银合金凸块及其制备方法和应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06184789A (ja) * 1992-12-22 1994-07-05 Asahi Glass Co Ltd 耐酸化性金属部材、メッキ液、及び回路装置
JP2004193457A (ja) * 2002-12-13 2004-07-08 Nec Kansai Ltd 二層バンプの形成方法
JP2004288855A (ja) * 2003-03-20 2004-10-14 Rohm Co Ltd 半導体装置
JP2005123247A (ja) * 2003-10-14 2005-05-12 Seiko Epson Corp 半導体装置及びその製造方法
JP2009071093A (ja) * 2007-09-14 2009-04-02 Ne Chemcat Corp バンプ及びバンプ形成方法
JP2013036072A (ja) * 2011-08-05 2013-02-21 Furukawa Electric Co Ltd:The 可動接点部品用被覆複合材および可動接点部品、スイッチならびにその製造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3466233A (en) * 1967-05-23 1969-09-09 Engelhard Ind Inc Gold plating
DE2121150C3 (de) * 1971-04-24 1980-08-21 Schering Ag, 1000 Berlin Und 4619 Bergkamen Verfahren zur galvanischen Abscheidung von Goldlegierungen
US4121982A (en) * 1978-02-03 1978-10-24 American Chemical & Refining Company Incorporated Gold alloy plating bath and method
JPS5824509B2 (ja) * 1980-05-08 1983-05-21 日本鉱業株式会社 銀パラジウム合金メツキ液及び銀パラジウム合金メツキ方法
JPS58176969A (ja) * 1982-04-09 1983-10-17 Toshiba Corp 半導体装置
DE4406419C1 (de) * 1994-02-28 1995-04-13 Heraeus Gmbh W C Bad zum galvanischen Abscheiden von Silber-Gold-Legierungen
US5516412A (en) * 1995-05-16 1996-05-14 International Business Machines Corporation Vertical paddle plating cell
JP3285294B2 (ja) 1995-08-08 2002-05-27 太陽誘電株式会社 回路モジュールの製造方法
US6040702A (en) * 1997-07-03 2000-03-21 Micron Technology, Inc. Carrier and system for testing bumped semiconductor components
US5973405A (en) * 1997-07-22 1999-10-26 Dytak Corporation Composite electrical contact structure and method for manufacturing the same
US5965945A (en) * 1998-11-12 1999-10-12 Advanced Micro Devices, Inc. Graded PB for C4 pump technology
US6926796B1 (en) * 1999-01-29 2005-08-09 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
US7070687B2 (en) * 2001-08-14 2006-07-04 Intel Corporation Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
US7012333B2 (en) * 2002-12-26 2006-03-14 Ebara Corporation Lead free bump and method of forming the same
JP4758614B2 (ja) * 2003-04-07 2011-08-31 ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. 電気めっき組成物および方法
US20050092611A1 (en) * 2003-11-03 2005-05-05 Semitool, Inc. Bath and method for high rate copper deposition
US7713859B2 (en) * 2005-08-15 2010-05-11 Enthone Inc. Tin-silver solder bumping in electronics manufacture
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
EP1783548B1 (en) * 2005-11-08 2017-03-08 Rohm and Haas Electronic Materials LLC Method of forming a patterned layer on a substrate
JP2007142271A (ja) * 2005-11-21 2007-06-07 Tanaka Electronics Ind Co Ltd バンプ材料および接合構造
US20070114663A1 (en) * 2005-11-23 2007-05-24 Brown Derrick L Alloys for flip chip interconnects and bumps
TWI287846B (en) 2006-03-17 2007-10-01 Advanced Semiconductor Eng Method for forming metal bumps
KR100744149B1 (ko) * 2006-08-30 2007-08-01 삼성전자주식회사 은 범프를 이용한 반도체 패키지 구조 및 형성 방법
JP4881129B2 (ja) * 2006-11-07 2012-02-22 メタローテクノロジーズジャパン株式会社 金バンプ又は金配線形成用非シアン系電解金めっき浴
US20080128019A1 (en) * 2006-12-01 2008-06-05 Applied Materials, Inc. Method of metallizing a solar cell substrate
US8193636B2 (en) * 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US7919859B2 (en) * 2007-03-23 2011-04-05 Intel Corporation Copper die bumps with electromigration cap and plated solder
SG148056A1 (en) * 2007-05-17 2008-12-31 Micron Technology Inc Integrated circuit packages, methods of forming integrated circuit packages, and methods of assembling intgrated circuit packages
EP2221396A1 (en) * 2008-12-31 2010-08-25 Rohm and Haas Electronic Materials LLC Lead-Free Tin Alloy Electroplating Compositions and Methods
US8193555B2 (en) * 2009-02-11 2012-06-05 Megica Corporation Image and light sensor chip packages
US8153905B2 (en) * 2009-02-27 2012-04-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board and printed wiring board
US8318596B2 (en) * 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
CN102376863A (zh) * 2010-08-06 2012-03-14 晶元光电股份有限公司 发光元件的制造方法
JP2012038965A (ja) * 2010-08-09 2012-02-23 Lapis Semiconductor Co Ltd 半導体装置及びその製造方法
US9404194B2 (en) * 2010-12-01 2016-08-02 Novellus Systems, Inc. Electroplating apparatus and process for wafer level packaging
US20120325671A2 (en) * 2010-12-17 2012-12-27 Tel Nexx, Inc. Electroplated lead-free bump deposition
CN102851719B (zh) * 2011-06-29 2016-01-27 比亚迪股份有限公司 一种锆基非晶合金复合材料及其制备方法
US8888984B2 (en) * 2012-02-09 2014-11-18 Rohm And Haas Electronic Materials Llc Plating bath and method
US8980077B2 (en) * 2012-03-30 2015-03-17 Rohm And Haas Electronic Materials Llc Plating bath and method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06184789A (ja) * 1992-12-22 1994-07-05 Asahi Glass Co Ltd 耐酸化性金属部材、メッキ液、及び回路装置
JP2004193457A (ja) * 2002-12-13 2004-07-08 Nec Kansai Ltd 二層バンプの形成方法
JP2004288855A (ja) * 2003-03-20 2004-10-14 Rohm Co Ltd 半導体装置
JP2005123247A (ja) * 2003-10-14 2005-05-12 Seiko Epson Corp 半導体装置及びその製造方法
JP2009071093A (ja) * 2007-09-14 2009-04-02 Ne Chemcat Corp バンプ及びバンプ形成方法
JP2013036072A (ja) * 2011-08-05 2013-02-21 Furukawa Electric Co Ltd:The 可動接点部品用被覆複合材および可動接点部品、スイッチならびにその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7391692B2 (ja) 2020-02-05 2023-12-05 新光電気工業株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
US8877630B1 (en) 2014-11-04
KR101545402B1 (ko) 2015-08-18
KR20150054607A (ko) 2015-05-20
TW201444004A (zh) 2014-11-16
CN104099653B (zh) 2015-10-28
EP2879169A3 (en) 2015-08-26
CN104099653A (zh) 2014-10-15
TWI462204B (zh) 2014-11-21
JP6149306B2 (ja) 2017-06-21
JP2022008700A (ja) 2022-01-14
EP2879169A2 (en) 2015-06-03
EP2879169B1 (en) 2019-10-23

Similar Documents

Publication Publication Date Title
JP5636122B1 (ja) 半導体構造およびその製造方法
JP6149306B2 (ja) 半導体構造およびその製造方法
TWI532131B (zh) 半導體結構及其製造方法
US10249588B2 (en) Designs and methods for conductive bumps
US8497200B2 (en) Method to form solder alloy deposits on substrates
US8957323B2 (en) Electrical connecting element having nano-twinned copper, method of fabricating the same, and electrical connecting structure comprising the same
TWI476878B (zh) 包含有具優選方向成長之CuSn晶粒之電性連接結構及其製備方法
US9721913B2 (en) Semiconductor package and method of manufacturing thereof
KR20040011628A (ko) 전기도금법에 의한 반도체 소자의 플립칩 접속용 ubm의형성방법
US20060011482A1 (en) Electrocodeposition of lead free tin alloys
JP2010040691A (ja) 鉛フリーバンプ形成方法
TWI482231B (zh) 具有奈米雙晶銅之電性連接體、其製備方法、以及包含其之電性連接結構
CN117542818B (zh) 一种金银合金凸块及其制备方法和应用
KR101693609B1 (ko) 필러범프제조방법 및 이를 이용하여 제조된 필러범프

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170428

R150 Certificate of patent or registration of utility model

Ref document number: 6149306

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250