JP4443349B2 - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法 Download PDF

Info

Publication number
JP4443349B2
JP4443349B2 JP2004243053A JP2004243053A JP4443349B2 JP 4443349 B2 JP4443349 B2 JP 4443349B2 JP 2004243053 A JP2004243053 A JP 2004243053A JP 2004243053 A JP2004243053 A JP 2004243053A JP 4443349 B2 JP4443349 B2 JP 4443349B2
Authority
JP
Japan
Prior art keywords
sheet
wiring board
conductor
groove
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004243053A
Other languages
English (en)
Other versions
JP2006060150A (ja
Inventor
唯知 須賀
勝秀 塚本
勇 青倉
明人 吉井
昌広 北村
博 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Namics Corp
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Namics Corp
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Namics Corp, Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Namics Corp
Priority to JP2004243053A priority Critical patent/JP4443349B2/ja
Publication of JP2006060150A publication Critical patent/JP2006060150A/ja
Application granted granted Critical
Publication of JP4443349B2 publication Critical patent/JP4443349B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、各種の電子部品をその表面に搭載、あるいは内蔵して電気的に接続することにより電子回路を形成することができる配線基板の製造方法に関する。
近年、電子機器の小型高密度化に伴い、配線基板の分野ではその構造が貫通スルー構造から層間の接続が自由なインナーバイア(inner via あるいは interstitial via)構造に移ってきている。
インナーバイアの製造方法にはいくつかの方法がある。
一つはデポジット型と呼ばれているものであり、絶縁体層に表面から内層の導体に届く穴(ブラインドビア)を開け、メッキなどして内層の導体と表層の導体を電気的に繋ぐ方法である。
また、積層型と呼ばれているものがあり、独立した絶縁体シートに穴を開け、この穴に導電性ペーストを埋め込み、この導電性ペーストを2枚の銅箔で挟んで加熱加圧して上下の導体(銅箔)の電気的接続をとる方法である。
その他に、絶縁体シートに溝と貫通穴をあけ、ここにペースト状の導電体を埋め込んで配線も貫通スルーも同時に作ってしまう簡単な工法のものがある。(特許文献1参照)
特開2003−8178公報
上述した第1の方法であるデポジット型は、ブラインドビアにメッキ液を確実に入れることが難しいためにアスペクト比の高い微細なビアの接続は難しい。また、メッキした後に凹みを埋めて平滑化し、その後に次の層を重ねなければビアオンビア(ビアの直上のビア)はできないなど工程が多くなるということがある。また、メッキ液を使うことから汚染対策も必要となる。
第2の積層型は、微細なビアが必要なときにはどうしても薄い独立した絶縁体シートを用いる必要があり、製造時に取り扱い難く、寸法精度を保ち難く、微細化が難しい。また、ビア形成時に大きな加圧力がいることも部品の内蔵時などには問題を生じる。溝や貫通穴にペースト状の導電体を埋め込む方法は、埋め込む際にスキージで表層の余分なペースト状の導電体を十分にとりきれない。また、クリーニングするために研磨する工程や、そのクリーニング工程なども増える。
本発明は上記した課題を解決するものであり、簡単でコストが安く、且つ異なる材料間の接合が少ないために信頼性が良く、微細な配線が容易で、また溝のアスペクト比も大きく取れるために配線の抵抗も少なくできる配線基板の製造方法を提供することを目的とする。
本発明の多層配線基板の製造方法は、両面に剥離可能なシートを設けた絶縁体シートに溝及び貫通ビア穴を作る工程と、溝及び貫通ビア穴にペースト状の導電体を埋め込む工程と、該剥離可能なシートを剥離する工程とにおいて第一の配線基板を製造し、この第一の配線基板の両面に、表面に剥離可能なシートを設けた新たな絶縁体シートを積層接着する工程と、その表面に溝及び第一の配線基板の導電体に届くビア穴を作る工程と、該溝及びビア穴にペースト状の導電体を埋め込む工程と、該剥離可能なシートを剥離する工程とを繰り返し施すものである。
また、溝幅に対する溝深さのアスペクト比が1より大きい溝を含むものである。
また、積層した新たな絶縁体シートに溝及び下層の導電体に届くビア穴をレーザで作るものである。
本発明の部品内蔵多層配線基板の製造方法は、電子部品を埋め込み両面に剥離可能なシートを設けた絶縁体シートに、溝及び貫通ビア穴並びに片面から電子部品の電極に届くビア穴を作る工程と、溝及び貫通ビア穴並びにビア穴にペースト状の導電体を埋め込む工程と、該剥離可能なシートを剥離する工程とにおいて第一の配線基板を製造し、この第一の配線基板の両面に、表面に剥離可能なシートを設けた新たな絶縁体シートあるいは表面に剥離可能なシートを設けた電子部品を埋め込んだ絶縁体シートを積層接着する工程と、その表面に溝及び第一の配線基板の導電体に届くビア穴並びに表面から電子部品の電極に届くビア穴を作る工程と、該溝やビア穴にペースト状の導電体を埋め込む工程と、該剥離可能なシートを剥離する工程とを繰り返し施すものである。
また、溝幅に対する溝深さのアスペクト比が1より大きい溝を含むものである。
また、溝及びビア穴をレーザで作るものである。
上記したように、本発明の製造方法に係る配線基板並びにパッケージは製造法が簡単でコストが安く、且つ異なる材料間の接合が少ないために信頼性がよい。またレーザ加工などを用いれば、微細な配線が容易で、また溝のアスペクト比も大きく取れるために配線の抵抗も少なくできる。
本発明の詳細を実施例を用いて説明する。
(実施例1)
図1(a)〜(e)は本発明の一実施例で両面配線基板の製造方法の工程を示す。図1(a)において、絶縁体101はシート状である。この絶縁体シート101の表面に薄い剥離可能なシート110を貼り付ける。これに加工を施し、図1(b)のように、溝102と貫通ビア穴103をもつ構造体104を作る。絶縁体101の材料は樹脂が加工しやすく好ましい。
この加工はいろいろな方法で作ることができる。たとえば機械的に研削して作ることもできるし、レーザなどを使って作ることもできる。微細な加工の場合、たとえば100ミクロン以下の溝幅や貫通穴の場合はレーザがよい。特にエキシマレーザは都合がよい。レーザや研削で作る場合に、剥離可能なシート110は溝を加工するときに同時に除去されて、溝以外の部分111が残る。
金型を使って大量に安価に作ることも考えられるが、表面に剥離可能なシートが存在するために金型を使って図1(b)に示す構造体を作ることはできない。
次に、図1(c)に示すように、ペースト状の導電体105をスキージ106により埋め込む。この作業は構造体104の片側からでも良いが、本実施例では構造体104の両面からペースト状の導電体をスキージ106で刷り込んで行く。埋め込まれたペースト状の導電体107には気泡が含まれないことが望ましい。そのために図1(c)の工程を真空中で行うのがより好ましい。
次に、図1(d)に示すように、加工されて穴の開いた剥離可能なシート111を剥離する。このようにすることにより、図1(c)に示す剥離可能なシート111上に残されたペースト状の導電体の残渣112を容易に除くことができる。ペースト状の導電体としては一般によく知られているものでは金や銀、銅などの微粉をエポキシ樹脂に混入したものが一般的である。また、溶剤を含んでいるものもあるし、含んでいないものもある。
埋め込まれた導電体107の表面の高さは剥離可能なシートの表面とほぼ同じであるために、ペースト状の導電体107は絶縁体シート101の表面から飛び出す。このまま硬化すれば、図1(e)に示すように、硬化した導電体108が表面から少し飛び出た両面配線基板109を得る。飛び出し量はペースト状の導電体の硬化収縮率に依存する。
剥離可能なシートを剥離した後でペースト状の導電体を硬化するか、硬化してから剥離するかは選択できる。硬化した後で剥離する場合は体積収縮して体積減少したペースト状の導電体を補給することができる。硬化には加熱したり紫外線を照射したり、あるいは常温放置という方法などがあるが一般的には加熱の手段が材料の選択巾が広いことから好ましい。
この配線基板の製造方法の特徴は絶縁体が厚くても、すなわち貫通ビア穴が深くアスペクト比が大きいものでも容易に接続できることである。従来の工法ではビア穴径が100ミクロン以下という小さな径ではアスペクト比が1以上は接続の歩留まりが悪く製造は困難であった。また、従来基板のように金属箔と、ペーストというような異なった材料の接続ではなく、同一材料(ペースト状導電体の硬化物)による一体化構造のためにより信頼性も高い。また、絶縁体を樹脂のみだけでなくフィラーを入れる場合は、硬化した導電体の熱膨張係数を合わせやすく貫通ビアの接続安定性が得られる。
通常において回路基板は部品の搭載に半田を使うのであるが、この基板の場合は導電性接着剤を使うのが簡単であり、コストも安い。しかし、従来の半田を使う実装法にも適用できるように、硬化した導電体108の表層にのみ銅などのメッキを施すこともできる。
(実施例2)
図2(a)〜(e)は本発明の別の実施例であり、4層基板用工程を示す。まず、図2(a)に示すように、実施例1で作った両面基板109(第一の配線基板)の両面に、剥離可能なシート210を設けた絶縁体シート201を重ねる。絶縁体シート201の材料は樹脂が加工しやすく好ましい。絶縁体シート201の製法はいくらもあるが、コーティング、あるいは積層が一般的である。コーティングの場合は液状の樹脂、積層の場合はB−ステージのシート状樹脂あるいは接着剤付きの樹脂シートなどが使える。剥離可能なシート210は絶縁体シート201を重ねた後で作ってもよい。
次に、図2(b)に示すように、表面から溝202や下層の導電体に届くビア穴203をレーザ加工で作る。エキシマレーザの場合は一本のビームで描画して行くのでなく、マスクを通してパターンで剥離可能なシート210並びに絶縁体シート201を彫ってゆくことが可能である。10ミクロンの穴や溝巾は容易である。また、溝深さについてもアスペクト比10ぐらいも容易に得られる。他のレーザではアスペクト比の高い穴や溝加工は難しい。剥離可能なシート210は溝の部分が削られてそれ以外のところが残った穴の開いたシート211として残る。
次に、図2(c)に示すように、スキージ206でペースト状の導電体205を溝並びにビア穴に埋め込んでペースト状の導電体のパターン207を得る。このときパターン以外の部分にペースト状の導電体の残渣212が残ることがある。この残渣は、図2(d)に示すように、穴の開いたシート211を剥離することにより簡単に且つ完全に取り除くことができる。これを加熱して絶縁体シート201を第一の配線基板109に固着させると同時にペースト状の導電体を硬化させる。そして、図2(e)に示すように、硬化した導電体208が表面から少し飛び出した4層配線基板209を得る。
実施例1と同じくペースト状の導電体の充填を2回繰り返したり、研磨して表面を平にしたり、あるいは表面に銅メッキを施すなどもできる。もちろんアスペクト比の大きいビア穴も接続が同じ導電体であるので信頼性のいい物が得られる。従来の工法でビアの底にある電極が銅箔の表面の場合には安定した接続や高い歩留まりを得るために充填前に科学的な処理を施すのが常であったけれども、本発明では同一の導電体同士の接続になるのでそのような処理は必要がない。4層以上の多層配線基板についても同様に図2のプロセスを繰り返すことで得られる。
(実施例3)
図3(a)〜(e)は部品内蔵配線基板の実施例で、電子部品を内蔵する配線基板の製造工程を示す。図3(a)に示すように、内蔵部品321を埋め込んだ絶縁体シート301の表面に、剥離可能なシート310を貼り付ける。電子部品を絶縁体の中に内蔵するにはモールドしたり、コーティングしたり、薄い部品の場合には未硬化の樹脂シートの間に挟んで硬化させるなどいろいろの方法がある。
図3(b)に示すように、剥離可能なシート310の表面からレーザで溝302や貫通ビア303あるいは内蔵部品の電極に届くビア穴304を作る。表面の剥離可能なシート310はレーザで加工した穴のあるシート311として残る。
次に、図3(c)に示すように、ペースト状の導電体305をスキージ306で溝や貫通穴、ビア穴に刷り込んでペースト状の導電体のパターン307を得る。この時、剥離可能なシート311の表面にスキージで掻き取れずにペースト状の導電体の残留物312が残ることが多い。この残留物312は、図3(d)に示すように、剥離可能なシート311を剥ぎ取ることで容易に取り除くことができる。その後、ペースト状の導電体を硬化させて、図3(e)に示すように、硬化した導電体308が表面から少し飛び出した部品内蔵配線基板309を得る。
電子部品は図ではLSIチップとして描いたがチップ容量やチップ抵抗、チップインダクターであってもよい。貫通ビア穴は必然ではない。半導体パッケージのように片面の配線だけでよい場合には背面の配線や貫通ビア穴はいらない、後述するように部品全体を絶縁体樹脂で包む必要もない。
コンタクトビア穴でのペースト状の導電体とLSIチップ上のパッド322の電気的結合にはパッド322の表面を金などにしておくとよい。通常のLSIのパッドはAlであり表面が酸化している。この酸化膜を除去しないと良好な電気的結合が得られない。この問題を回避するためにAl電極の表面にNi/Auの変換(積層)をしておくと良い。この変換の方法は一般によく知られている。
(実施例4)
図4(a)〜(e)は電子部品を多層に内蔵する4層配線基板の製造方法の工程図を示す。図4(a)に示すように、実施例3で説明した部品内蔵の両面配線基板309を第一の配線基板とし、この上下面に更に部品421を内蔵した絶縁体シート401を積層し、更にその上に剥離できるシート410を貼り付ける。
図4(b)に示すように、シート410の表面から溝402や貫通穴ビア403、内蔵部品421の電極422に届くビア穴404を作る。表面の剥離シート410はレーザで加工した穴のあるシート411として残る。
図4(c)に示すように、ペースト状の導電体405をスキージ406で埋め込んでペースト状の導電体のパターン407を得る。この時、スキージで掻き取れずに表面に残るペースト状の導電体の残留物412は、図4(d)に示すように、剥離可能なシート411を剥離することにより容易に取り除ける。その後ペースト状の導電体を硬化させて、図4(e)に示すように、硬化した導電体408が表面から少し飛び出した部品内蔵多層配線基板409を得る。
この実施例ではコアーの部品内蔵両面配線基板の上下面に更に部品を内蔵した絶縁体シートを積層したが、部品を内蔵しない絶縁体シートを積層することも可能である。すなわち、部品内蔵層数が一層の部品内蔵多層配線基板ができる。
部品内蔵基板の場合は部品の厚さのために貫通穴のアスペクト比が高くなるが、本発明ではエキシマレーザなどが利用できるので、微細で且つアスペクト比(厚み/穴径)が1以上の貫通穴接続も容易である。
(実施例5)
図5(a)〜(f)は実施例3の部品内蔵基板の製造方法の応用で半導体パッケージCSP(Chip Scale Package)の製造方法である。図5(a)に示すように、複数個の半導体回路を作ったシリコンウエファー521を内蔵する絶縁シート501に剥離可能なシート511を貼り付ける。この実施例ではシリコンウエファーには電極522の側に絶縁体があるだけで背面にはない。もちろん背面にも絶縁体があってもよい。
図5(a)に示すように、剥離可能なシート511の表面からレーザなどを使って電極522に届くビア穴504と溝502を作る。溝502は、図5(f)に示すように、最終のCSPパッケージのバンプ(導電体)514になる導電体を形成するためのものである。ペースト状の導電体505をスキージ506で埋め込んでペースト状の導電体のパターン507を得る。図5(c)には、この時表面に残る残留物は描いてない。
ペースト状の導電体を硬化させて、図5(d)に示すように、電極にバンプ(導電体)514つきのシリコンウエファー509を得る。図5(e)に示すように、これをカッター513で単位のチップに分割し、表面の剥離可能なシート511を剥離すればこのシート511の厚みによる出っ張りのあるバンプ514付きCSPパッケージ510が得られる。
図5(d)に示す状態の後に、実施例2で説明したような多層配線を行いパッド電極の再配列を行うこともできる。バンプ514のマザーボードへの接合には導電性接着剤が好ましいけれど、半田付け等に適応するためにバンプ514にメッキすることも可能である。あるいは図5d)の後、剥離シートを剥離した後に銅箔を貼り付けてペースト状の導電体を硬化させ、化学エッチングにより銅箔を電極の形に形成することも可能である。図5においてペースト状の導電体を硬化させずにチップに分割し、実装現場で剥離シート511を剥離し、マザーボードに搭載し、ペースト状の導電体を硬化させる等の低コストなCSPパッケージも可能である。
以上、本発明を実施例をあげて説明したが、他にも多くの変形が考えられる。剥離シートを付けた絶縁体シートに溝や貫通ビア穴を作りこれにペースト状の導電体を埋め込んで絶縁体シートを剥離して配線基板やパッケージを作る限り本発明から逸脱するものではない。
本発明の実施の形態における実施例1を示す両面配線基板の製造方法の工程図 本発明の実施の形態における実施例2を示す4層配線基板の製造方法の工程図 本発明の実施の形態における実施例3を示す部品を内蔵する配線基板の製造方法の工程図 本発明の実施の形態における実施例4を示す電子部品を多層に内蔵する4層配線基板の製造方法の工程図 本発明の実施の形態における実施例5を示すCSPの製造方法の工程図
符号の説明
101 絶縁体
102 溝
103 貫通ビア穴
104 構造体
105 ペースト状の導電体
106 スキージ
107 埋め込まれたペースト状の導電体
108 硬化した導電体
109 両面配線基板
110 剥離可能なシート
111 加工されて穴の開いた剥離可能なシート
112 ペースト状の導電体の残渣

Claims (6)

  1. 両面に剥離可能なシートを設けた絶縁体シートに溝及び貫通ビア穴を作る工程と、溝及び貫通ビア穴にペースト状の導電体を埋め込む工程と、該剥離可能なシートを剥離する工程とにおいて第一の配線基板を製造し、この第一の配線基板の両面に、表面に剥離可能なシートを設けた新たな絶縁体シートを積層接着する工程と、その表面に溝及び第一の配線基板の導電体に届くビア穴を作る工程と、該溝及びビア穴にペースト状の導電体を埋め込む工程と、該剥離可能なシートを剥離する工程とを繰り返し施すことを特徴とする多層配線基板の製造方法。
  2. 溝幅に対する溝深さのアスペクト比が1より大きい溝を含むことを特徴とする請求項1に記載の多層配線基板の製造方法。
  3. 積層した新たな絶縁体シートに溝及び下層の導電体に届くビア穴をレーザで作ることを特徴とする請求項1又は2に記載の多層配線基板の製造方法。
  4. 電子部品を埋め込み両面に剥離可能なシートを設けた絶縁体シートに、溝及び貫通ビア穴並びに片面から電子部品の電極に届くビア穴を作る工程と、溝及び貫通ビア穴並びにビア穴にペースト状の導電体を埋め込む工程と、該剥離可能なシートを剥離する工程とにおいて第一の配線基板を製造し、この第一の配線基板の両面に、表面に剥離可能なシートを設けた新たな絶縁体シートあるいは表面に剥離可能なシートを設けた電子部品を埋め込んだ絶縁体シートを積層接着する工程と、その表面に溝及び第一の配線基板の導電体に届くビア穴並びに表面から電子部品の電極に届くビア穴を作る工程と、該溝やビア穴にペースト状の導電体を埋め込む工程と、該剥離可能なシートを剥離する工程とを繰り返し施すことを特徴とする部品内蔵多層配線基板の製造方法。
  5. 溝幅に対する溝深さのアスペクト比が1より大きい溝を含むことを特徴とする請求項4に記載の部品内蔵多層配線基板の製造方法。
  6. 溝及びビア穴をレーザで作ることを特徴とする請求項4又は5に記載の部品内蔵多層配線基板の製造方法。
JP2004243053A 2004-08-24 2004-08-24 多層配線基板の製造方法 Active JP4443349B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004243053A JP4443349B2 (ja) 2004-08-24 2004-08-24 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004243053A JP4443349B2 (ja) 2004-08-24 2004-08-24 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006060150A JP2006060150A (ja) 2006-03-02
JP4443349B2 true JP4443349B2 (ja) 2010-03-31

Family

ID=36107341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004243053A Active JP4443349B2 (ja) 2004-08-24 2004-08-24 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4443349B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166736A (ja) * 2006-12-06 2008-07-17 Hitachi Via Mechanics Ltd プリント基板の製造方法およびプリント基板加工機
KR100841987B1 (ko) 2007-07-10 2008-06-27 삼성전기주식회사 다층 인쇄회로기판 제조방법
EP2146559A1 (en) * 2008-07-15 2010-01-20 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO A method of forming a high density structure
JP6848944B2 (ja) 2018-08-30 2021-03-24 日亜化学工業株式会社 配線基板の製造方法および配線基板
JP7381901B2 (ja) * 2018-08-30 2023-11-16 日亜化学工業株式会社 配線基板の製造方法
JP7174231B2 (ja) * 2018-09-25 2022-11-17 日亜化学工業株式会社 発光装置の製造方法および発光装置
CN111261607A (zh) * 2020-03-23 2020-06-09 上海艾为电子技术股份有限公司 一种芯片的制造方法

Also Published As

Publication number Publication date
JP2006060150A (ja) 2006-03-02

Similar Documents

Publication Publication Date Title
US7849591B2 (en) Method of manufacturing a printed wiring board
JP3709882B2 (ja) 回路モジュールとその製造方法
US8941016B2 (en) Laminated wiring board and manufacturing method for same
JP2001028483A (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
US7463475B2 (en) Multilayer electronic component, electronic device, and method for manufacturing multilayer electronic component
JP2008270532A (ja) インダクタ内蔵基板及びその製造方法
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
JP2015026689A (ja) 回路基板、回路基板の製造方法及び電子機器
JP5007164B2 (ja) 多層配線板及び多層配線板製造方法
JP4443349B2 (ja) 多層配線基板の製造方法
JPH10190232A (ja) 多層配線基板及びその製造方法
JP2010278379A (ja) 配線基板およびその製造方法
JP3850846B2 (ja) 多層配線基板の製造方法
KR100722604B1 (ko) 인쇄회로기판의 제조방법
US6913814B2 (en) Lamination process and structure of high layout density substrate
JP5385699B2 (ja) 積層配線基板の製造方法
JP2007305636A (ja) 部品実装モジュール
JP2005045228A (ja) 光学情報記録媒体とその製造方法
JP2011151348A (ja) 積層配線基板及びその製造方法
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法
KR100888562B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
JP7128857B2 (ja) 回路基板、回路基板の製造方法及び電子機器
TWI293236B (en) Method for manufacturing a substrate embedded with an electronic component and device from the same
JP2006049457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5610039B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100112

R151 Written notification of patent or utility model registration

Ref document number: 4443349

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140122

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250