JP7128857B2 - 回路基板、回路基板の製造方法及び電子機器 - Google Patents

回路基板、回路基板の製造方法及び電子機器 Download PDF

Info

Publication number
JP7128857B2
JP7128857B2 JP2020095845A JP2020095845A JP7128857B2 JP 7128857 B2 JP7128857 B2 JP 7128857B2 JP 2020095845 A JP2020095845 A JP 2020095845A JP 2020095845 A JP2020095845 A JP 2020095845A JP 7128857 B2 JP7128857 B2 JP 7128857B2
Authority
JP
Japan
Prior art keywords
insulating base
metal layer
base material
circuit board
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020095845A
Other languages
English (en)
Other versions
JP2021190602A (ja
Inventor
憲司 飯田
徳一 尾崎
泰治 酒井
隆 中川
憲治 高野
孝之 稲葉
章 矢島
伸 平野
孝大 青井
哲郎 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FICT LIMITED
Original Assignee
FICT LIMITED
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FICT LIMITED filed Critical FICT LIMITED
Priority to JP2020095845A priority Critical patent/JP7128857B2/ja
Priority to US17/924,273 priority patent/US20230180398A1/en
Priority to PCT/JP2021/007593 priority patent/WO2021246005A1/ja
Priority to TW110108733A priority patent/TW202147931A/zh
Publication of JP2021190602A publication Critical patent/JP2021190602A/ja
Application granted granted Critical
Publication of JP7128857B2 publication Critical patent/JP7128857B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、回路基板、回路基板の製造方法、回路基板を用いた電子機器に関する。
従来より、電子部品をコンパクトに電子機器に組み込むためにプリント配線板などの回路基板が一般に広く使用されている。プリント配線板は、積層板に張り合わせた銅箔を電子回路パターンに従ってエッチングしたものであって、高密度に電子部品を実装することは困難であるが、コスト面で有利である。
一方、電子機器に対する小型化、高性能化、低価格化などの要求に伴い、回路基板の電子回路の微細化、多層化、及び電子部品の高密度実装化が急速に進み、回路基板に対し、多層プリント配線板の検討が活発化してきた。
多層構造を有する回路基板である多層プリント配線板を製造する際には、例えば特許文献1のように配線パターンが形成された複数の絶縁性基材を接着層により張り合わせることが行われている。
また、特許文献2のように、多層配線板として、ベースとなるコア材の両面に、絶縁材料からなる基板層に導体パターンを形成した順番に積層して形成したビルドアップ多層配線板が提案されている。
特開2006-66738号公報 特開2004-158671号公報
上述した特許文献1のように接着層を設けて複数の基板を張り付ける場合、そもそも接着層は、製造された多層プリント配線板においては必要のない材料であり、また高速伝送用基板においては電気的特性を満足できない場合もあり、さらにコスト的に無駄が大きいという課題がある。
また、特許文献2のようなビルドアップ型の多層配線板は製造工程に非常に長時間を必要とし、また歩留まりについても一層あたりの歩留まりが多層化されると層数の乗数として全体の歩留まりに反映されてしまい、製造コストも高いという課題がある。
そこで、本発明は上記課題を解決すべくなされ、その目的とするところは、接着層を用いずに且つ製造工程が短い回路基板、回路基板の製造方法、電子機器を提供することにある。
本発明にかかる回路基板によれば、複数の第1絶縁基材と、複数の第2絶縁基材が交互に積層されている回路基板であって、前記第1絶縁基材の第1表面においてパターン状に形成された第1金属層が設けられ、前記第1絶縁基材の第2表面においてパターン状に形成された第2金属層が設けられ、前記第1金属層と前記第2金属層とを接続する第1導電性ペーストが前記第1絶縁基材の貫通孔内に充填され、前記第2絶縁基材の第1表面側に積層された第1絶縁基材の第2金属層と、前記第2絶縁基材の第2表面側に積層された第1絶縁基材の第1金属層とを接続する第2導電性ペーストが前記第2絶縁基材の貫通孔内に充填され、前記第1金属層は、前記第1絶縁基材の第1表面側が大径となる台形形状に形成されており、前記第2金属層は、前記第1絶縁基材の第2表面側が大径となる台形形状に形成されており、前記第1金属層と前記第2金属層は、台形形状の向きがそれぞれ互い違いになるように積層され、前記第2絶縁基材の第1表面には、第2絶縁基材の第1表面側に積層されている第1絶縁基材の第2金属層が埋没して設けられ、前記第2絶縁基材の第2表面には、第2絶縁基材の第2表面側に積層されている第1絶縁基材の第1金属層が埋没して設けられていることを特徴としている。
また、前記第1絶縁基材と前記第2絶縁基材との間は接着層無しで接合されていることを特徴としてもよい。
これによれば、接着層無しで多層の回路基板を構成することができるため、電気的特性の向上、製造工程の短縮化、歩留まりの向上及びコスト削減を図ることができる。
本発明にかかる回路基板の製造方法によれば、第1表面にパターン状に形成された第1金属層が設けられ、第2表面にパターン状に形成された第2金属層が設けられ、第1金属層と第2金属層との間に形成された第1貫通孔内に第1金属層と第2金属層とを接続する第1導電性ペーストが充填された硬化済みの第1絶縁基材と、第1絶縁基材の第2表面側に配置されて、前記第2金属層と連通する第2貫通孔内に前記第2金属層と接続する第2導電性ペーストが充填された半硬化状の第2絶縁基材と、を有する単位構成体を製造する工程と、複数の単位構成体のうちの一の単位構成体における第1絶縁基材と、他の単位構成体における第2絶縁基材とを互いに接合し、複数の単位構成体を積層する工程と、を含むことを特徴としている。
この方法を採用することによって、単位構成体を複数製造しておき、複数の単位構成体を積層させることにより多層の回路基板を製造するため、製造工程の短縮化及びコスト削減を図ることができる。
また、前記第1金属層は、前記第1絶縁基材の第1表面側が大径となる台形形状に形成され、前記第2金属層は、前記第1絶縁基材の第2表面側が大径となる台形形状に形成されることを特徴としてもよい。
また、前記単位構成体を製造する工程において、前記単位構成体における第2金属層は、前記第2絶縁基材に埋没することを特徴としてもよい。
また、複数の単位構成体のうちの一の単位構成体における第1絶縁基材と、他の単位構成体における第2絶縁基材とを互いに接合する際に、一の単位構成体における第1金属層が他の単位構成体の第2絶縁基材内に埋没することを特徴としてもよい。
また、前記単位構成体は、接着層無しで前記第1絶縁基材と前記第2絶縁基材とが接合されることを特徴としてもよい。
また、複数の単位構成体どうしの積層は、接着層無しで接合されることを特徴としてもよい。
本発明にかかる電子機器によれば、請求項1~請求項3記載の回路基板と、電子部品とを有することを特徴としている。
本発明によれば、単位構成体を複数製造して、複数の単位構成体を積層させることにより多層の回路基板を構成することができるため、製造工程の短縮化、歩留まりの向上及びコスト削減を図ることができる。
回路基板の一例を示す概略断面図である。 回路基板を製造する方法の一例を示す概略断面図(その1)である。 回路基板を製造する方法の一例を示す概略断面図(その2)である。 回路基板を製造する方法の一例を示す概略断面図(その3)である。 回路基板を製造する方法の一例を示す概略断面図(その4)である。 回路基板を製造する方法の一例を示す概略断面図(その5)である。 回路基板を製造する方法の一例を示す概略断面図(その6)である。 回路基板を製造する方法の一例を示す概略断面図(その7)である。 回路基板を製造する方法の一例を示す概略断面図(その8)である。 回路基板を製造する方法の一例を示す概略断面図(その9)である。 回路基板を製造する方法の一例を示す概略断面図(その10)である。 回路基板を製造する方法の一例を示す概略断面図(その11)である。 回路基板を製造する方法の一例を示す概略断面図(その12)である。 回路基板を製造する方法の一例を示す概略断面図(その13)である。 回路基板を製造する方法の一例を示す概略断面図(その14)である。 回路基板を製造する方法の一例を示す概略断面図(その15)である。 回路基板を製造する方法の一例を示す概略断面図(その16)である。 回路基板を製造する方法の一例を示す概略断面図(その17)である。 回路基板を製造する方法の一例を示す概略断面図(その18)である。
(回路基板)
図1に回路基板の概略断面図を示す。
本実施形態における回路基板20は、第1絶縁基材22と、第2絶縁基材24が交互に接着層無しで積層されて構成されている。
第1絶縁基材22の第1表面22aには、パターン化された第1金属層26が形成されており、第1表面22aと反対側の第2表面22bには、パターン化された第2金属層28が形成されている。
第1絶縁基材22には、第1金属層26と第2金属層28を連通するように、第1金属層26側と第2金属層28側で開口する貫通孔30が形成されている。貫通孔30には、第1金属層26と第2金属層28を電気的に接続する第1導電性ペースト32が充填されている。
本実施形態では、貫通孔30は、第1表面22aから第2表面22bに向けて徐々に大径となるように形成されており、第1導電性ペースト32はコーン形状となっている。
第1絶縁基材22の第2表面22b側には、第2絶縁基材24が配置されている。
第2絶縁基材24の第1表面24aには、(すなわち第2絶縁基材24の第1絶縁基材22との対向面側(図1では下方側)には)、第1絶縁基材22の第2表面22bに形成された第2金属層28が第2絶縁基材24内に埋没している。
第2絶縁基材24の第2表面24b側、すなわち図1では上方側においては、第2絶縁基材24の上方に位置する第1絶縁基材22の第1表面22aに形成された第1金属層26が第2絶縁基材24内に埋没している。
また、第2絶縁基材24には、埋没している第2金属層28と第1金属層26を連通するように、第2金属層28側と第1金属層26側で開口する貫通孔34が形成されている。貫通孔34には、第2金属層28と第1金属層26を電気的に接続する第2導電性ペースト36が充填されている。
本実施形態では、貫通孔34は、第2絶縁基材24の第1表面24aから第2表面24bに向けて徐々に大径となるように形成されており、第2導電性ペースト36はコーン形状となっている。
そして、第1金属層26は、第1絶縁基材22に接する側が大径となり、第1絶縁基材22には接していない反対側では小径となっている台形形状となっている。
一方、第2金属層28は、第1絶縁基材22に接する側が大径となり、第1絶縁基材22には接していない反対側では小径となっている台形形状となっている。
本実施形態における回路基板20は、第1絶縁基材22と第2絶縁基材24が交互に積層され、且つ第1絶縁基材22と第2絶縁基材24の境界に設けられている各金属層26、28は双方とも第2絶縁基材24に埋没している。
第1絶縁基材22には各金属層26、28は双方とも埋没していない。
また、本実施形態における回路基板20は、第1絶縁基材22を中心にみると第1絶縁基材22の両側の各金属層26,28は第1絶縁基材22側が大径となり第1絶縁基材22から離れる方向に小径となる台形形状となっている。
回路基板20全体でみると、形成されている金属層26、28は、下方に向けて小径となる台形形状の第1金属層26、上方に向けて小径となる台形形状の第2金属層が交互に配置されている。ただし、回路基板20の最上面に位置する表面金属層62のみ上方に向けて小径となる台形形状であって、最上面のみ台形形状の向きは交互になっていない。
このように、第1絶縁基材22の両側の各金属層26,28は第1絶縁基材22側で大径となる台形形状となっているのは、製造工程時において第1絶縁基材22の両側に配置した金属層を第1絶縁基材22の両側からエッチング処理することで生じるものである。
(回路基板の製造方法)
次に、図2~図19に基づいて回路基板の製造方法について説明する。
まず、図2~図3に示すように、第1金属箔40に対して半硬化状態の(硬化済みではない)第1絶縁基材22を積層し、第1絶縁基材22の上面にマスク用の樹脂フィルム42を積層する。
第1金属箔40としては、一般的な銅箔を採用することができるが、特に銅箔に限定するものではなく、ニッケルなど目的に応じて様々な金属箔を適宜選択することができる。
また第1金属箔40は、少なくとも第1絶縁基材22側の面が粗面となっていてもよいし、HVLP箔などの低粗度処理金属箔を採用することもできる。
また、第1絶縁基材22としては、熱硬化性樹脂又は熱可塑性樹脂を含有することが好ましく、例えばプリプレグ(ガラス繊維等の不織布基材や織布基材に、エポキシ樹脂などを含侵させたもの)を採用することができる。ただし、第1絶縁基材22の樹脂としては、回路基板で用いられる絶縁性の基材であれば、例えば熱硬化性樹脂であるビスマレイミドトリアジン樹脂、または熱可塑性樹脂である変形ポリフェニレンエーテル樹脂などであってもよい。
図4に、第1絶縁基材22の厚さ方向に貫通する貫通孔を形成したところを示す。
貫通孔30は、第1絶縁基材22と樹脂フィルム42を貫通し、金属箔40が貫通孔30の底面を閉塞するように形成される。貫通孔30の形成方法としては、レーザを用いて形成する方法があるが、レーザによる形成方法に限定するものではない。
レーザで貫通孔30を形成する場合のレーザの種類としては、CO2レーザ、YAGレーザなどがあげられるが、適宜選択することができる。また、レーザ出力についても特に制限はなく、適宜選択することができる。
図5に、貫通孔30に第1導電性ペースト32を充填したところを示す。
第1導電性ペースト32としては、導電性フィラーとバインダー樹脂とを含有するものを採用することができる。
導電性フィラーとしては、例えば銅、金、銀、パラジウム、ニッケル、錫、ビスマスなどの金属粒子が挙げられる。これらの金属粒子は、1種類で用いるか、または2種類以上を混合させてもよい。
バインダー樹脂としては、例えば熱硬化性樹脂の一種であるエポキシ樹脂を採用することができる。ただし、エポキシ樹脂に限定するものではなく、ポリイミド樹脂などを採用してもよい。また、バインダー樹脂としては、熱硬化性樹脂ではなく、熱可塑性樹脂であってもよい。
また、第1導電性ペースト32の貫通孔30への充填方法としては、スキージなどの治具を使用して貫通孔30に大気圧下又は真空下において第1導電性ペースト32を充填する方法が挙げられる。
図6に、樹脂フィルム42を剥離したところを示す。
樹脂フィルム42を剥離することによって、樹脂フィルム42の厚みの分だけ第1導電性ペースト32が第1絶縁基材22の第2表面22bの開口から突出した状態となる。
図7~図8に、樹脂フィルム42を剥離した後に、第2金属箔50を第1絶縁基材22の上面(第1金属箔40が配置されている面とは反対側の面)に配置するところを示す。
第2金属箔50としては、一般的な銅箔を採用することができるが、特に銅箔に限定するものではなく、ニッケルなど目的に応じて様々な金属箔を適宜選択することができる。
また、第2金属箔50の、第1絶縁基材22側の面は粗面となっていてもよいし、HVLP箔などの低粗度処理金属箔を採用することもできる。
第1金属箔40と第2金属箔50は、第1絶縁基材22と接合される。接合は、熱圧着又は圧着によって行うことができ、これにより、第1導電性ペースト32及び第1絶縁基材22が硬化する。
なお、熱圧着の温度及び圧力、圧着の圧力は、第1導電性ペースト32、第1絶縁基材22の材料に応じて適宜選択することができる。
次に、図9に示すように、第1絶縁基材22の両面に配置されている第1金属箔40、第2金属箔50のエッチング処理を行う。
本実施形態のエッチング処理においては、ウェットエッチングを採用しており、ドライフィルム52を第1金属箔40、第2金属箔50のそれぞれの表面に貼り付け、フォトマスク53を介してドライフィルム52に対して露光及び現像を実行し、所定のパターンとして形成された第1金属層26、第2金属層28を得る。
エッチング処理において、金属箔はパターン状の台形形状の第1金属層26、第2金属層28として形成される。これは、薬品による等方性エッチングによってエッチング処理が行われることから生じるものである。
図10のように、エッチング処理により第1絶縁基材22の第1表面22a側が大径となる台形形状の第1金属層26が形成され、第1絶縁基材22の第2表面22b側が大径となる台形形状の第2金属層28が形成される。
また、第1絶縁基材22の両面に第1金属層26と第2金属層28が形成された状態で、第1金属層26と第2金属層28の表面を粗面化処理するとよい。なお、第1金属層26と第2金属層28の表面を粗面化処理しなくてもよく、特に電気的特性が要求される場合には金属層としてHVLP箔を用いるなどして粗面化処理しない。金属層の粗面化処理をしない場合には、カップリング剤などを用いて金属層と絶縁基材との間を化学的に密着させることもできる。
図11に、第1絶縁基材22の第2表面22b側に、半硬化状態の(硬化済みではない)第2絶縁基材24を積層し、第2絶縁基材の表面に樹脂フィルム54を積層したところを示す。
第2絶縁基材24は、第1絶縁基材22と同じ材質のものを採用することができ、熱硬化性樹脂又は熱可塑性樹脂を含有することが好ましく、例えばプリプレグ(ガラス繊維等の不織布基材や織布基材に、エポキシ樹脂などを含侵させたもの)を採用することができる。ただし、第2絶縁基材24の樹脂としては、回路基板で用いられる絶縁性の基材であれば、例えば熱硬化性樹脂であるビスマレイミドトリアジン樹脂、または熱可塑性樹脂である変形ポリフェニレンエーテル樹脂などであってもよい。
第2絶縁基材24は、半硬化状態であり、第1絶縁基材22の第2表面22bに形成した第2金属層28は第2絶縁基材24に埋没する。
図12に、第2絶縁基材24の厚さ方向に貫通する貫通孔34を形成したところを示す。
貫通孔34は、第2絶縁基材24と樹脂フィルム54を貫通し、第2金属層28が貫通孔34の底面を閉塞するように形成される。貫通孔34の形成方法としては、レーザを用いて形成する方法があるが、レーザによる形成方法に限定するものではない。
レーザで貫通孔34を形成する場合のレーザの種類としては、CO2レーザ、YAGレーザなどがあげられるが、適宜選択することができる。また、レーザ出力についても特に制限はなく、適宜選択することができる。
図13に、貫通孔34に第2導電性ペースト36を充填したところを示す。
第2導電性ペースト36は、第1導電性ペースト32と同じ材質のものを採用することができる。第2導電性ペースト36としては、導電性フィラーとバインダー樹脂とを含有するものを採用することができる。
導電性フィラーとしては、例えば銅、金、銀、パラジウム、ニッケル、錫、ビスマスなどの金属粒子が挙げられる。これらの金属粒子は、1種類で用いるか、または2種類以上を混合させてもよい。
バインダー樹脂としては、例えば熱硬化性樹脂の一種であるエポキシ樹脂を採用することができる。ただし、エポキシ樹脂に限定するものではなく、ポリイミド樹脂などを採用してもよい。また、バインダー樹脂としては、熱硬化性樹脂ではなく、熱可塑性樹脂であってもよい。
また、第2導電性ペースト36の貫通孔34への充填方法としては、スキージなどの治具を使用して貫通孔34に大気圧下又は真空下において第2導電性ペースト36を充填する方法が挙げられる。
図14に、第2絶縁基材24の表面の樹脂フィルム54を剥離したところを示す。
樹脂フィルム54を剥離することによって、樹脂フィルム54の厚みの分だけ第2導電性ペースト36が第2絶縁基材24の第1絶縁基材22側と反対側の表面の開口から突出した状態となる。
樹脂フィルム54を剥離した状態で、2つの絶縁基材が積層された1つの単位構成体60が完成する。
単位構成体60は、硬化済みの第1絶縁基材22と、第1絶縁基材22の第2表面22b側に積層された半硬化状態の第2絶縁基材24とが積層されて構成されている。そして、第2金属層28は第2絶縁基材24内に埋没しており、また第2導電性ペースト36も硬化しておらず、第2絶縁基材24の第2表面24b側に盛り上がっている状態である。
また、単位構成体60は、第1絶縁基材22の第1表面22aにおいて、第1表面22a側が大径であり第1表面22aから離れる方向に向けて小径となる台形形状の第1金属層26が形成され、第1絶縁基材22の第2表面22bにおいて、第2表面22b側が大径であり第2表面22bから離れる方向に向けて小径となる台形形状の第2金属層28が形成される。
本実施形態の回路基板の製造方法は、図14に示された単位構成体60を複数積層することによって多層の回路基板を製造する。ビルドアップ型のように1層ずつ形成する場合よりも、本実施形態のように予め複数の単位構成体を製造しておき、複数の単位構成体を積層することで製造時間の短縮化を図ることができる。
図15に、複数の単位構成体が積層される状態を示す。
複数の単位構成体60の積層は、一の単位構成体60の半硬化状態の第2絶縁基材24と、他の単位構成体60の硬化済みの第1絶縁基材22が接合される。
このため、一の単位構成体60の第2絶縁基材24に、他の単位構成体60の第2金属層28が埋没する。
図15~図19に、複数の単位構成体60を積層した回路基板の製造工程について説明する。なお、図15~図19では、2つの単位構成体60を積層した4層の回路基板を例とする。
まず、複数の単位構成体60を積層した状態で最上面(複数の単位構成体60のうちの最上部の単位構成体60の第2絶縁基材24側)に表面用金属層62を配置する。表面用金属層62としては、銅などを挙げることができるが、銅に限定するものではなく他の金属を適宜選択することができる。
なお、図15~図19では図示しないが、積層対象とする複数の単位構成体60のうち、最下部の単位構成体60における最下面の第1金属層26は、エッチングによるパターニングをせずに一面ベタの金属層のままであってもよい。
図16に示すように、最上面に表面用金属層62を配置した後に、表面用金属層62及び複数の単位構成体60を熱圧着又は圧着する。
熱圧着又は圧着により、各単位構成体60の第2絶縁基材24及び第2導電性ペースト36が硬化し、各単位構成体60どうしが接合される。
また、最上面の表面用金属層62は、積層した単位構成体60のうちの最上部に位置する単位構成体60の第2絶縁基材24と接合する。
なお、熱圧着における温度及び圧力は、第1導電性ペースト32、第1絶縁基材22、第2導電性ペースト36、第2絶縁基材24の材料に応じて適宜選択することができる。
次に図17~図18に示すように、表面用金属層62をエッチング処理する。
本実施形態のエッチング処理においては、ウェットエッチングを採用しており、ドライフィルム64を表面用金属層62の表面に貼り付け、フォトマスク63を介してドライフィルム64に対して露光及び現像を実行し、所定のパターンとして形成された表面用金属層62を得る。
なお、最下面の第1金属層26に対してここまでの工程でパターニングしていなかった場合、この段階でエッチング処理してパターニングしてもよい。
図19に示すように、製造された多層の回路基板20は、接着層無しで各絶縁基材22,24どうしが接合されている。これは、単位構成体60の製造時において半硬化した第2絶縁基材24が第1絶縁基材22と接合され、且つ複数の単位構成体60を積層する際に第1絶縁基材22と半硬化した第2絶縁基材24とが熱圧着され、第2導電性ペースト36と第1金属層26とが熱圧着されるためである。また、これらの製造工程により、第1金属層26と第2金属層28は、双方とも第2絶縁基材24に埋没して構成されることとなる。
また、多層の回路基板20内に形成されている台形形状の金属層26、28はその台形形状の向きが交互に配置されている。すなわち、多層の回路基板20は、第1金属層26と第2金属層28とが交互に配置され、かつ第1金属層26は台形形状の小径の側が底面方向に向いており、第2金属層28は台形形状の小径の側が第1金属層26とは反対の方向(多層回路基板の上部側方向)に向いている。ただし、回路基板20の最上面においては、最後にエッチング処理を実行するため、第2絶縁基材24の第2表面24bの側が大径となる台形形状の表面用金属層62が形成されている。このため、最上面の表面用金属層62とそのすく下方に位置する第2金属層28は、双方とも大径の側が底面方向に向いており、最上面のみ台形形状の方向が互い違いにはなっていない。
本実施形態における回路基板の製造方法によって製造される回路基板、及び本実施形態における回路基板は、マザーボード(支持基板)としても使用可能であり、またインターポーザ(中継基板)としても使用可能である。特にサーバー系や高速通信系のマザーボードやインターポーザに使用可能であり、さらに半導体素子を構成する回路基板としても使用可能である。また、半導体の良否判定に使用する検査装置、プローブカード等にも適用することができる。
(電子機器)
電子機器は、上述した回路基板と電子部品とを有し、さらに必要に応じてその他の部材を有する。
例えば、電子機器としては、スマートフォン、タブレット型携帯端末、コンピュータなどが挙げられる。
20 回路基板
22 第1絶縁基材
22a 第1表面
22b 第2表面
24 第2絶縁基材
24a 第1表面
24b 第2表面
26 第1金属層
28 第2金属層
30 貫通孔
32 第1導電性ペースト
34 貫通孔
36 第2導電性ペースト
40 第1金属箔
42 樹脂フィルム
50 第2金属箔
52 ドライフィルム
53 フォトマスク
54 樹脂フィルム
60 単位構成体
62 表面用金属層
63 フォトマスク
64 ドライフィルム

Claims (9)

  1. 複数の第1絶縁基材と、複数の第2絶縁基材が交互に積層されている回路基板であって、
    前記第1絶縁基材の第1表面においてパターン状に形成された第1金属層が設けられ、
    前記第1絶縁基材の第2表面においてパターン状に形成された第2金属層が設けられ、
    前記第1金属層と前記第2金属層とを接続する第1導電性ペーストが前記第1絶縁基材の貫通孔内に充填され、
    前記第2絶縁基材の第1表面側に積層された第1絶縁基材の第2金属層と、前記第2絶縁基材の第2表面側に積層された第1絶縁基材の第1金属層とを接続する第2導電性ペーストが前記第2絶縁基材の貫通孔内に充填され、
    前記第1金属層は、前記第1絶縁基材の第1表面側が大径となる台形形状に形成されており、
    前記第2金属層は、前記第1絶縁基材の第2表面側が大径となる台形形状に形成されており、
    前記第1金属層と前記第2金属層は、台形形状の向きがそれぞれ互い違いになるように積層され
    前記第2絶縁基材の第1表面には、第2絶縁基材の第1表面側に積層されている第1絶縁基材の第2金属層が埋没して設けられ、
    前記第2絶縁基材の第2表面には、第2絶縁基材の第2表面側に積層されている第1絶縁基材の第1金属層が埋没して設けられていることを特徴とする回路基板。
  2. 前記第1絶縁基材と前記第2絶縁基材との間は接着層無しで接合されていることを特徴とする請求項1記載の回路基板。
  3. 第1表面にパターン状に形成された第1金属層が設けられ、第2表面にパターン状に形成された第2金属層が設けられ、第1金属層と第2金属層との間に形成された第1貫通孔内に第1金属層と第2金属層とを接続する第1導電性ペーストが充填された硬化済みの第1絶縁基材と、
    第1絶縁基材の第2表面側に配置されて、前記第2金属層と連通する第2貫通孔内に前記第2金属層と接続する第2導電性ペーストが充填された半硬化状の第2絶縁基材と、を有する単位構成体を製造する工程と、
    複数の単位構成体のうちの一の単位構成体における第1絶縁基材と、他の単位構成体における第2絶縁基材とを互いに接合し、複数の単位構成体を積層する工程と、を含むことを特徴とする回路基板の製造方法。
  4. 前記第1金属層は、前記第1絶縁基材の第1表面側が大径となる台形形状に形成され、
    前記第2金属層は、前記第1絶縁基材の第2表面側が大径となる台形形状に形成されることを特徴とする請求項3記載の回路基板の製造方法。
  5. 前記単位構成体を製造する工程において、前記単位構成体における第2金属層は、前記第2絶縁基材に埋没することを特徴とする請求項3又は請求項4記載の回路基板の製造方法。
  6. 複数の単位構成体のうちの一の単位構成体における第1絶縁基材と、他の単位構成体における第2絶縁基材とを互いに接合する際に、一の単位構成体における第1金属層が他の単位構成体の第2絶縁基材内に埋没することを特徴とする請求項3請求項5のうちのいずれか1項記載の回路基板の製造方法。
  7. 前記単位構成体は、接着層無しで前記第1絶縁基材と前記第2絶縁基材とが接合されることを特徴とする請求項3請求項6のうちのいずれか1項記載の回路基板の製造方法。
  8. 複数の単位構成体どうしの積層は、接着層無しで接合されることを特徴とする請求項3請求項7のうちのいずれか1項記載の回路基板の製造方法。
  9. 請求項1~請求項2記載の回路基板と、電子部品とを有することを特徴とする電子機器。
JP2020095845A 2020-06-02 2020-06-02 回路基板、回路基板の製造方法及び電子機器 Active JP7128857B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020095845A JP7128857B2 (ja) 2020-06-02 2020-06-02 回路基板、回路基板の製造方法及び電子機器
US17/924,273 US20230180398A1 (en) 2020-06-02 2021-03-01 Circuit board, method for manufacturing circuit board, and electronic device
PCT/JP2021/007593 WO2021246005A1 (ja) 2020-06-02 2021-03-01 回路基板、回路基板の製造方法及び電子機器
TW110108733A TW202147931A (zh) 2020-06-02 2021-03-11 電路基板、電路基板的製造方法及電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020095845A JP7128857B2 (ja) 2020-06-02 2020-06-02 回路基板、回路基板の製造方法及び電子機器

Publications (2)

Publication Number Publication Date
JP2021190602A JP2021190602A (ja) 2021-12-13
JP7128857B2 true JP7128857B2 (ja) 2022-08-31

Family

ID=78830804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020095845A Active JP7128857B2 (ja) 2020-06-02 2020-06-02 回路基板、回路基板の製造方法及び電子機器

Country Status (4)

Country Link
US (1) US20230180398A1 (ja)
JP (1) JP7128857B2 (ja)
TW (1) TW202147931A (ja)
WO (1) WO2021246005A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208763A (ja) 2000-11-09 2002-07-26 Matsushita Electric Ind Co Ltd 回路基板とその製造方法
JP2004158671A (ja) 2002-11-07 2004-06-03 Eito Kogyo:Kk 多層基板およびその製造方法
WO2012077288A1 (ja) 2010-12-06 2012-06-14 パナソニック株式会社 多層配線基板および多層配線基板の製造方法
JP2016219452A (ja) 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
WO2018155089A1 (ja) 2017-02-23 2018-08-30 株式会社村田製作所 電子部品、電子機器および電子部品の実装方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4626225B2 (ja) * 2004-08-27 2011-02-02 パナソニック電工株式会社 多層プリント配線板用銅張り積層板、多層プリント配線板及び多層プリント配線板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208763A (ja) 2000-11-09 2002-07-26 Matsushita Electric Ind Co Ltd 回路基板とその製造方法
JP2004158671A (ja) 2002-11-07 2004-06-03 Eito Kogyo:Kk 多層基板およびその製造方法
WO2012077288A1 (ja) 2010-12-06 2012-06-14 パナソニック株式会社 多層配線基板および多層配線基板の製造方法
JP2016219452A (ja) 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
WO2018155089A1 (ja) 2017-02-23 2018-08-30 株式会社村田製作所 電子部品、電子機器および電子部品の実装方法

Also Published As

Publication number Publication date
JP2021190602A (ja) 2021-12-13
WO2021246005A1 (ja) 2021-12-09
TW202147931A (zh) 2021-12-16
US20230180398A1 (en) 2023-06-08

Similar Documents

Publication Publication Date Title
JP5022392B2 (ja) ペーストバンプを用いた印刷回路基板の製造方法
JP4291279B2 (ja) 可撓性多層回路基板
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
JP2011258772A (ja) 配線基板及びその製造方法並びに半導体装置
JP2005045013A (ja) 回路モジュールとその製造方法
JP2008533751A (ja) 埋め込み部品を備えた多層回路基板及び製造方法
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
CN108934122B (zh) 内置电子部件的印刷电路板
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP7128857B2 (ja) 回路基板、回路基板の製造方法及び電子機器
JP7216139B2 (ja) 回路基板の製造方法
KR100722604B1 (ko) 인쇄회로기판의 제조방법
JP7031955B2 (ja) 回路基板の製造方法
KR100722605B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법
KR20060134512A (ko) 임베디드 인쇄회로기판 제조방법
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
JP4824972B2 (ja) 回路配線基板及びその製造方法
WO2023176063A1 (ja) 多層基板、多層基板の製造方法及び電子機器
JP4961945B2 (ja) 多層プリント配線基板とその製造方法
JP4503578B2 (ja) プリント配線板
JPH11233917A (ja) 積層基板の製造方法
JP5172410B2 (ja) 部品内蔵配線基板の製造方法
JP2003133674A (ja) 配線基板及び配線基板の製造方法
JP2005175388A (ja) 多層基板用基材、多層配線板およびその製造方法
JP2003198135A (ja) 多層プリント配線板および多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220819

R150 Certificate of patent or registration of utility model

Ref document number: 7128857

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150