TWI801684B - 半導體元件搭載用封裝基板之製造方法 - Google Patents

半導體元件搭載用封裝基板之製造方法 Download PDF

Info

Publication number
TWI801684B
TWI801684B TW108138768A TW108138768A TWI801684B TW I801684 B TWI801684 B TW I801684B TW 108138768 A TW108138768 A TW 108138768A TW 108138768 A TW108138768 A TW 108138768A TW I801684 B TWI801684 B TW I801684B
Authority
TW
Taiwan
Prior art keywords
substrate
metal layer
layer
resin layer
metal
Prior art date
Application number
TW108138768A
Other languages
English (en)
Other versions
TW202038345A (zh
Inventor
平野俊介
加藤禎啓
小柏尊明
Original Assignee
日商三菱瓦斯化學股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三菱瓦斯化學股份有限公司 filed Critical 日商三菱瓦斯化學股份有限公司
Publication of TW202038345A publication Critical patent/TW202038345A/zh
Application granted granted Critical
Publication of TWI801684B publication Critical patent/TWI801684B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1603Process or apparatus coating on selected surface areas
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/1803Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/38Coating with copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34Pretreatment of metallic surfaces to be electroplated
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467Adding a circuit layer by thin film methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0156Temporary polymeric carrier or foil, e.g. for processing or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067Etchants
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Die Bonding (AREA)

Abstract

一種具備絕緣層與配線導體的半導體元件搭載用封裝基板之製造方法,包含:形成於核芯樹脂層的單面或雙面具備厚度為1μm~70μm且可剝離之第1金屬層、第1絕緣性樹脂層、及第2金屬層之基板的第1基板形成步驟(a);形成到達第1金屬層表面之非貫穿孔,並對其內壁施以電解及/或無電解銅鍍敷,使第2及第1金屬層連接的第1層間連接步驟(b);配置第2絕緣性樹脂層、及第3金屬層,並將第1基板予以加熱加壓來形成基板的第2基板形成步驟(c);形成到達第2金屬層的表面之非貫穿孔,並對其內壁施以電解及/或無電解銅鍍敷,使第2及第3金屬層連接的第2層間連接步驟(d);將第3基板予以剝離的剝離步驟(e);及將第1及第3金屬層予以圖案化來形成配線導體的配線導體形成步驟(f)。

Description

半導體元件搭載用封裝基板之製造方法
本發明係關於半導體元件搭載用封裝基板之製造方法。
廣泛使用於電子設備、通信機器、及個人電腦等之半導體封裝體的高功能化及小型化在近年來日益加速。伴隨之,係要求半導體封裝體中之印刷電路板及半導體元件搭載用封裝基板的薄型化。通常,印刷電路板及半導體元件搭載用封裝基板,係於支撐基板上將電路圖案所成的層(以下,簡單稱作「配線導體」。)與絕緣材料予以疊層而製得。
就此種半導體元件搭載用封裝基板之製造方法而言,有人揭示使用在附載體箔之極薄銅箔的載體箔面上設置有第1絕緣樹脂之電路形成用基板,藉由圖案電解銅鍍敷形成第1配線導體,然後將第2絕緣樹脂予以疊層,其後形成第2配線導體之方法(例如,參照下述專利文獻1。)。又,就這些半導體元件搭載用封裝基板相關的製造技術而言,係揭示了在作為核芯之基板上將多個層予以疊層,並在形成疊層體後,從作為核芯之基板分離這些疊層體並製得半導體封裝基板等之方法(例如,參照下述專利文獻2~4。)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2005-101137號公報 [專利文獻2]日本特開2014-220402號公報 [專利文獻3]日本特開2012-099857號公報 [專利文獻4]日本特開2011-119722號公報
[發明所欲解決之課題]
就如上述半導體元件搭載用封裝基板相關之製造技術而言,使在核芯樹脂層之雙面上設置有金屬箔之包銅疊層板作為中心,並在該雙面上將預浸體等之絕緣層及金屬箔予以增層而形成之電路形成用基板的手法係為已知。電路形成用基板,在含有4層金屬箔時亦稱作「4層無芯屏蔽板」,例如,4層無芯屏蔽板在之後經過圖案化步驟等,形成6層無芯屏蔽板,設置於核芯樹脂層其雙面之各個基板(疊層體)係從核芯樹脂層剝離。
又,近年來,針對半導體元件搭載用封裝基板,例如,厚度約40μm等薄膜化的要求正在提高。伴隨此種封裝基板的薄膜化,以往不成問題的事項已成為新的問題而浮現。例如,在封裝基板的製造過程中,對係中間產品之疊層體進行孔加工、去膠渣處理、電鍍步驟等係為必要。進行孔加工時,在直到藉由電鍍步驟等將孔封閉為止的期間,疊層體的剛性暫時降低。又,因為如此之剛性的降低,疊層體發生翹曲之可能性亦會提高。各步驟中,為了移往下一步驟係有必要搬運疊層體,但薄膜化之疊層體若為剛性低落的狀態,發生破損的可能性會變高等,處理性會降低。又,伴隨基板的薄膜化,各處理中基板(疊層體)的翹曲對於對準(alignment)等各處理造成的影響會變大。像這樣,伴隨著基板的薄膜化,基於種種的原因,最終產率有時會降低。
本發明為了解決上述課題,係以提供產率優異的半導體元件搭載用封裝基板之製造方法為目的。 [解決課題之手段]
>1>一種半導體元件搭載用封裝基板之製造方法,係製造具備絕緣層與設置於該絕緣層上之配線導體的半導體元件搭載用封裝基板之方法,包含: 第1基板形成步驟(a),形成於核芯樹脂層的單面或雙面按順序具備厚度為1μm~70μm且可從該核芯樹脂層剝離之第1金屬層、第1絕緣性樹脂層、及第2金屬層的第1基板, 第1層間連接步驟(b),於該第1基板的表面形成到達該第1金屬層表面之非貫穿孔,並對該非貫穿孔的內壁施以電解銅鍍敷及/或無電解銅鍍敷,使該第2金屬層與該第1金屬層連接, 第2基板形成步驟(c),將於該第1基板之該第2金屬的表面按順序配置第2絕緣性樹脂層、及第3金屬層而形成的疊層體予以加熱加壓來形成第2基板, 第2層間連接步驟(d),於該第2基板的表面形成到達該第2金屬層的表面之非貫穿孔,並對該非貫穿孔的內壁施以電解銅鍍敷及/或無電解銅鍍敷,使該第2金屬層與該第3金屬層連接, 剝離步驟(e),從該核芯樹脂層將按順序具備該第1金屬層、該第1絕緣性樹脂層、該第2金屬層、該第2絕緣性樹脂層、及該第3金屬層之第3基板予以剝離,及 配線導體形成步驟(f),將該第3基板的該第1金屬層及該第3金屬層予以圖案化來形成該配線導體。 >2>如>1>之半導體元件搭載用封裝基板之製造方法,其中,該第1基板形成步驟(a)為: (i)於該核芯樹脂層的單面或雙面配置該第1金屬層,並於加熱加壓下進行疊層後,於該第1金屬層表面按順序配置該第1絕緣性樹脂層、及該第2金屬層並進行加熱加壓來形成該第1基板,或 (ii)形成於該核芯樹脂層的雙面按順序配置該第1金屬層、該第1絕緣性樹脂層、及該第2金屬層而成的疊層體,並一次性地將該疊層體予以加熱加壓來形成第1基板。 >3>如>1>或>2>之半導體元件搭載用封裝基板之製造方法,其中,該第3基板的厚度為5μm~100μm。 >4>如>1>~>3>中任一項之半導體元件搭載用封裝基板之製造方法,其中,該第1金屬層具備脫模層,該第1基板係以使該脫模層與該核芯樹脂層接觸的方式配置有該第1金屬層。 >5>如>1>~>4>中任一項之半導體元件搭載用封裝基板之製造方法,其中,該第3金屬層具備載體層,並於該第2基板形成步驟(c)中,在對該第1基板進行加熱加壓後,從該第3金屬層去除該載體層。 >6>如>1>~>5>中任一項之半導體元件搭載用封裝基板之製造方法,其中,該第1金屬層、該第2金屬層、及該第3金屬層中之至少任一者為銅箔。 >7>如>1>~>6>中任一項之半導體元件搭載用封裝基板之製造方法,其中,該核芯樹脂層、第1絕緣性樹脂層、及第2絕緣性樹脂層中之至少任一者為將樹脂含浸於基材而成的預浸體。 >8>如>1>~>7>中任一項之半導體元件搭載用封裝基板之製造方法,其中,該核芯樹脂層的膜厚為1μm~90μm。 [發明之效果]
根據本發明,可提供產率優異的半導體元件搭載用封裝基板之製造方法。
以下,針對本發明以實施形態為例進行說明。但,本發明之態樣不應受以下說明之實施形態所限定。
本實施形態之半導體元件搭載用封裝基板之製造方法(以下,簡單稱作『本實施形態之製造方法』。), 係製造具備絕緣層與設置於該絕緣層上之配線導體的半導體元件搭載用封裝基板之方法,包含: 第1基板形成步驟(a),形成於核芯樹脂層的單面或雙面按順序具備厚度為1μm~70μm且可從該核芯樹脂層剝離之第1金屬層、第1絕緣性樹脂層、及第2金屬層的第1基板, 第1層間連接步驟(b),於該第1基板的表面形成到達該第1金屬層表面之非貫穿孔,並對該非貫穿孔的內壁施以電解銅鍍敷及/或無電解銅鍍敷,使該第2金屬層與該第1金屬層連接, 第2基板形成步驟(c),將於該第1基板之該第2金屬的表面按順序配置第2絕緣性樹脂層、及第3金屬層而形成的疊層體予以加熱加壓來形成第2基板, 第2層間連接步驟(d),於該第2基板的表面形成到達該第2金屬層的表面之非貫穿孔,並對該非貫穿孔的內壁施以電解銅鍍敷及/或無電解銅鍍敷,使該第2金屬層與該第3金屬層連接, 剝離步驟(e),從該核芯樹脂層將按順序具備該第1金屬層、該第1絕緣性樹脂層、該第2金屬層、該第2絕緣性樹脂層、及該第3金屬層之第3基板予以剝離,及 配線導體形成步驟(f),將該第3基板的該第1金屬層及該第3金屬層予以圖案化來形成該配線導體。
習知的方法中,多數情況,係在形成第1基板後,從作為核芯之基板的雙面,將包含第1金屬層、第1絕緣性樹脂層、第2金屬層、第2絕緣性樹脂層與第3金屬層之疊層體予以剝離,之後對剝離之疊層體進行孔加工、去膠渣處理、電鍍處理等,製造半導體元件搭載用封裝基板。但是,若藉由這種習知的方法,伴隨基板的薄膜化,疊層體的處理性將降低,又,疊層體的翹曲會變得容易發生。結果,係最終產品之半導體元件搭載用封裝基板的產率降低。這些處理性之降低、翹曲等問題,係在將疊層體從作為核芯之基板予以剝離之後的多數情況浮現的問題。
對此,根據本實施形態之製造方法,在形成第2基板後不從核芯樹脂層將疊層體剝離,針對第2基板,形成非貫穿孔,對其內壁進行電解銅鍍敷及/或無電解銅鍍敷,進行使上述第2金屬層與上述第3金屬層連接之第2層間連接步驟。之後,從核芯樹脂層將按順序具備第1金屬層、第1絕緣性樹脂層、第2金屬層、第2絕緣性樹脂層、及第3金屬層之第3基板予以剝離。係剝離後之疊層體之第3基板之各層間係已為連接之狀態,不須針對從核芯樹脂層分離之疊層體施以剛性會降低之孔加工等。因此,根據本實施形態之製造方法,在剝離後給予第3基板的負擔少,可減少因第3基板之剛性降低所致之處理性低落、伴隨翹曲的發生而導致之基板的破損等。 以下,針對本實施形態之製造方法進行詳細地記載。
[第1基板形成步驟(a)] 第1基板形成步驟(a),係為形成於核芯樹脂層的單面或雙面按順序具備厚度為1μm~70μm且可從該核芯樹脂層剝離之第1金屬層、第1絕緣性樹脂層、及第2金屬層的第1基板之步驟。使用圖1針對第1基板(電路形成用基板)之構成進行說明。圖1係為用以說明本發明之半導體元件搭載用封裝基板之製造方法的一實施形態之概略圖。如圖1(A)及圖1(B)所示,電路形成用基板(第1基板)1係於核芯樹脂層2(例如預浸體)之雙面,從核芯樹脂層2的表面側按順序設置第1金屬層3、第1絕緣性樹脂層4、及第2金屬層。在此,所謂「電路形成用基板」係指包含核芯樹脂層、金屬箔、及樹脂層之疊層體,且不對金屬箔施以圖案化等之狀態。
第1基板形成步驟(a)中,第1基板之形成方法並無特別限定,例如,能以下述(i)或(ii)中任一者之步驟形成。 (i)於該核芯樹脂層的單面或雙面配置該第1金屬層,並於加熱加壓下進行疊層後,於該第1金屬層表面按順序配置該第1絕緣性樹脂層、及該第2金屬層並進行加熱加壓來形成該第1基板,或 (ii)形成於該核芯樹脂層的雙面按順序配置該第1金屬層、該第1絕緣性樹脂層、及該第2金屬層而成的疊層體,並一次性地將該疊層體予以加熱加壓來形成第1基板。
上述(i)中,進行用以形成包銅疊層板(於核芯樹脂層之單面或雙面只有第1金屬層疊層的狀態)之壓製步驟(第1壓製),然後,將第1絕緣性樹脂層及第2金屬層予以疊層並進行壓製步驟(第2壓製)。將各層予以疊層時的方法、條件並無特別限定,例如,可在溫度220±2℃、壓力5±0.2MPa、保持時間60分鐘的條件下對疊層體實施真空壓製。又,為了獲得各金屬層與核芯樹脂層或各絕緣性樹脂層間的密接力,亦可在各金屬層的表面進行粗糙化處理。上述粗糙化處理不特別限定,可適當地使用公知的方式,可列舉如使用銅表面粗糙化液之方式。
上述(ii)中,將核芯樹脂層作為中心,於其雙面按順序配置第1金屬層、第1絕緣性樹脂層及第2金屬層而形成疊層體之後,將上述疊層體一次性地進行加熱加壓而形成第1基板。在此,所謂「一次性地形成第1基板(電路形成用基板)」,係指在第1基板形成步驟(a)中,將核芯樹脂層作為中心,於其雙面按順序配置第1金屬層、第1絕緣性樹脂層及第2金屬層之後,進行加熱加壓(進行壓製步驟)而形成第1基板(電路形成用基板)之步驟,係藉由進行一次壓製步驟而形成第1基板。亦即(ii)中,不進行用以形成包銅疊層板之壓製步驟,而是疊層直到將第1絕緣性樹脂層及第2金屬層之後,藉由進行一次的壓製步驟以形成第1基板。
(ii)中,形成疊層體之疊層的方法、條件並不特別限定,例如,可藉由在溫度220±2℃、壓力5±0.2MPa、保持時間60分鐘的條件下對疊層體進行真空壓製以形成第1基板。又,為了獲得各金屬層與核芯樹脂層或各絕緣性樹脂層間的密接力,亦可在各金屬層的表面進行粗糙化處理。上述粗糙化處理不特別限定,可適當地使用公知的手段,可列舉如使用銅表面粗糙化液之手段。
如上述,若一次性地形成電路形成用基板,可省略一次壓製步驟,因此可提高電路形成用基板及使用其之半導體元件搭載用封裝基板的製造效率。
(核芯樹脂層) 就基板形成步驟(a)中之核芯樹脂層而言,並不特別限定,例如可使用於玻璃布等基材中含浸有熱硬化性樹脂等絕緣性的樹脂材料(絕緣材料)之預浸體、絕緣性薄膜材等。 核芯樹脂層的厚度並無特別限定。但是,以上述(ii)之方法形成第1基板時,核芯樹脂層的厚度宜為1μm~90μm,更宜為1μm~80μm。若核芯樹脂層的厚度落在1μm~90μm(宜為1μm~80μm)之範圍內,樹脂之成形性充分,且在一次性地形成第1基板時,可抑制在剝離步驟後從核芯樹脂層剝離的第3基板表面之金屬層上出現皺褶、凹凸。因此,藉由一次性地形成第1基板(電路形成用基板),可以提高生產效率,進而也同時抑制導致圖案化不良的發生之金屬層的皺褶、凹凸之發生,因此可提高半導體元件搭載用封裝基板的產率。核芯樹脂層的厚度,考量疊層成形性的觀點,更甚宜為3μm~40μm,特宜為10μm~25μm。
「預浸體」係為將樹脂組成物等之絕緣材料予以含浸或塗覆於基材所成之物。 就基材而言,並無特別限定,可適當地使用用於各種電絕緣材料用疊層板之習知品。就構成基材之材料而言,可列舉如E玻璃、D玻璃、S玻璃或Q玻璃等無機纖維;聚醯亞胺、聚酯或四氟乙烯等有機纖維;及它們的混合物等。基材並不特別限定,例如可適當地使用織布、不織布、粗紗、切股氈、表面氈等具有形狀之物。基材的材質及形狀,係根據目標成形物之用途、性能而選擇,視需要可使用單獨或2種類以上的材質及形狀。
基材的厚度,可根據核芯樹脂層的厚度而適宜地設定,並無特別限制,可使用一般10μm~30μm之物。又,就基材而言,可使用經以矽烷偶聯劑等進行表面處理後之物、經機械性地進行開纖處理後之物,這些基材從耐熱性、耐濕性、加工性的方面來看係為理想。
就上述絕緣材料而言,並無特別限定,可適當地選擇並使用作為印刷電路板之絕緣材料而使用之公知的樹脂組成物。就上述樹脂組成物而言,可將耐熱性、耐藥品性良好的熱硬化性樹脂作為基礎成分使用。就熱硬化性樹脂而言,不應特別限定,可例示如酚樹脂、環氧樹脂、氰酸酯樹脂、馬來醯亞胺樹脂、異氰酸酯樹脂、苯並環丁烯樹脂、乙烯基樹脂等。熱硬化性樹脂,可單獨使用1種,亦可混合使用2種以上。
熱硬化性樹脂當中尤以環氧樹脂係耐熱性、耐藥品性、電特性優異,且價格較便宜,可理想地作為絕緣材料使用。就環氧樹脂而言,可列舉如雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚S型環氧樹脂、脂環式環氧樹脂、脂肪族鏈狀環氧樹脂、苯酚酚醛清漆型環氧樹脂、甲酚酚醛清漆型環氧樹脂、雙酚A酚醛清漆型環氧樹脂、聯苯酚的二環氧丙基醚化物、萘二醇的二環氧丙基醚化物、酚類的二環氧丙基醚化物、醇類的二環氧丙基醚化物、及它們的烷基取代體、鹵化物、氫化物等。環氧樹脂,可單獨使用1種,亦可混合使用2種以上。又,與此環氧樹脂一同使用之硬化劑只要為能使環氧樹脂硬化之物,可不限定地使用,例如多官能酚類、多官能醇類、胺類、咪唑化合物、酸酐、有機磷化合物及它們的鹵化物等。這些環氧樹脂硬化劑,可單獨使用1種,亦可混合使用2種以上。
上述氰酸酯樹脂,係藉由加熱會生成以三
Figure 108138768-A0304-12-01
為重複單元之硬化物的樹脂,硬化物係介電特性優異。因此,在要求高頻率特性等時候係特別理想。就氰酸酯樹脂而言,並不特別限定,可列舉如2,2-雙(4-氰氧苯基)丙烷、雙(4-氰氧苯基)乙烷、2,2-雙(3,5二甲基-4-氰氧苯基)甲烷、2,2-(4-氰氧苯基)-1,1,1,3,3,3-六氟丙烷、α,α'-雙(4-氰氧苯基)-m-二異丙基苯、苯酚酚醛清漆及烷基苯酚酚醛清漆的氰酸酯化物等。其中尤以2,2-雙(4-氰氧苯基)丙烷,硬化物的介電特性與硬化性間的平衡特別良好,成本也較便宜,因此較為理想。這些氰酸酯化合物等之氰酸酯樹脂,可單獨使用1種,亦可混合使用2種以上。又,亦可事先將上述氰酸酯化合物之部分予以低聚合為三聚體、五聚體。
又,可對氰酸酯樹脂併用硬化觸媒、硬化促進劑。就硬化觸媒而言,例如可使用錳、鐵、鈷、鎳、銅、鋅等之金屬類,具體而言,可列舉如2-乙基己酸鹽、辛酸鹽等有機金屬鹽;乙醯丙酮錯合物等有機金屬錯合物。硬化觸媒,可單獨使用1種,亦可混合使用2種以上。 又,就硬化促進劑而言,使用酚類係較為理想,可使用壬基酚、對枯基苯酚等單官能酚;雙酚A、雙酚F、雙酚S等二官能酚;或苯酚酚醛清漆、甲酚酚醛清漆等多官能酚。硬化促進劑,可單獨使用1種,亦可混合使用2種以上。
作為上述絕緣材料使用之樹脂組成物,考慮到介電特性、耐衝擊性、薄膜加工性等,亦可摻混熱塑性樹脂。就熱塑性樹脂而言,不應特別限定,可列舉如氟樹脂、聚苯醚、改性聚苯醚、聚苯硫醚、聚碳酸酯、聚醚醯亞胺、聚醚醚酮、聚丙烯酸酯、聚醯胺、聚醯胺醯亞胺、聚丁二烯等。熱塑性樹脂,可單獨使用1種,亦可混合使用2種以上。
熱塑性樹脂之中,從可讓硬化物之介電特性更好的觀點來看,摻合聚苯醚及改性聚苯醚使用係有幫助。就聚苯醚及改性聚苯醚而言,可列舉如聚(2,6-二甲基-1,4-伸苯基)醚、聚(2,6-二甲基-1,4-伸苯基)醚與聚苯乙烯間的聚合物合金;聚(2,6二甲基-1,4-伸苯基)醚與苯乙烯-丁二烯共聚物間的聚合物合金;聚(2,6-二甲基-1,4-伸苯基)醚與苯乙烯-馬來酸酐共聚物的聚合物合金;聚(3,6-二甲基-1,4-伸苯基)醚與聚醯胺間的聚合物合金;聚(2,6-二甲基-1,4-伸苯基)醚與苯乙烯-丁二烯-丙烯腈共聚物間的聚合物合金等。又,為了賦予聚苯醚反應性、聚合性,也可以將胺基、環氧基、羧基、苯乙烯基等官能基導入至聚合物鏈末端,亦可將胺基、環氧基、羧基、苯乙烯基、甲基丙烯酸基等官能基導入至聚合物鏈側鏈。
熱塑性樹脂之中,從耐濕性優異,此外對金屬之黏接性良好的觀點來看,尤以聚醯胺醯亞胺樹脂係有幫助。聚醯胺醯亞胺樹脂之原料,並不特別限定,就酸性成分而言,可列舉如苯偏三酸酐、苯偏三酸酐一氯化物,就胺成分而言,可列舉如間苯二胺、對苯二胺、4,4'-二胺基二苯基醚、4,4'-二胺基二苯基甲烷、雙[4-(胺基苯氧基)苯基]碸、2,2'-雙[4-(4-胺基苯氧基)苯基]丙烷等。聚醯胺醯亞胺樹脂,為了使乾燥性更好亦可進行矽氧烷改性,此時,可使用矽氧烷二胺作為胺基成分。聚醯胺醯亞胺樹脂,若考慮薄膜加工性,使用分子量為5萬以上之物較為理想。
就上述熱塑性樹脂而言,主要係針對用於預浸體之絕緣材料進行說明,但這些熱塑性樹脂並不限定於針對預浸體之使用。例如,亦可將使用上述之熱塑性樹脂對薄膜加工後所成之物(薄膜材)作為上述電路形成用基板之核芯樹脂層使用。
作為絕緣材料使用之樹脂組成物中亦可混合無機填料。無機填料,並不特別限定,可列舉如氧化鋁、氫氧化鋁、氫氧化鎂、黏土、滑石、三氧化銻、五氧化銻、氧化鋅、熔融二氧化矽、玻璃粉、石英粉、矽中空球等。這些無機填料可單獨使用1種,亦可混合使用2種以上。
作為絕緣材料使用之樹脂組成物亦可含有有機溶劑。就有機溶劑而言,並不特別限定,可視需求併用如苯、甲苯、二甲苯、三甲基苯之芳香族烴系溶劑;如丙酮、甲基乙基酮、甲基異丁基酮之酮系溶劑;如四氫呋喃之醚系溶劑;如異丙醇、丁醇之醇系溶劑;如2-二甲氧基乙醇、2-丁氧乙醇之醚醇溶劑;如N-甲基吡咯烷酮、N,N-二甲基甲醯胺、N,N-二甲基乙醯胺之醯胺系溶劑等。又,在製作預浸體時清漆中的溶劑量,相對樹脂組成物整體宜在40~80質量%之範圍內。又,期望上述清漆之黏度落在20~100cP(20~100mPa・s)之範圍內。
作為絕緣材料使用之樹脂組成物亦可含有阻燃劑。就阻燃劑而言不特別限定,例如可使用十溴二苯基醚、四溴雙酚A、四溴鄰苯二甲酸酐、三溴酚等溴化合物;磷酸三苯酯、磷酸三(二甲苯)酯、磷酸甲苯二苯酯等磷化合物;氫氧化鎂、氫氧化鋁等之金屬氫氧化物;紅磷及其改性物;三氧化銻、五氧化銻等銻化合物;三聚氰胺、三聚氰酸、氰尿酸三聚氰胺等之三
Figure 108138768-A0304-12-01
化合物等公知慣用的阻燃劑。
針對作為絕緣材料使用之樹脂組成物,視需要尚可添加上述之硬化劑、硬化促進劑,其他如熱塑性粒子、著色劑、紫外線不透過劑、抗氧化劑、還原劑等之各種添加劑、充填劑。
本實施形態中之預浸體,例如,針對上述基材之樹脂組成物的附著量,為了使在乾燥後的預浸體之樹脂含有率為20~90質量%,將樹脂組成物(包含清漆)予以含浸或塗覆於基材之後,藉由在100~200℃的溫度下進行1~30分鐘之加熱乾燥,可獲得半硬化狀態(B階段狀態)之預浸體。就此種預浸體而言,例如可使用三菱瓦斯化學製的GHPL-830NS系列、GHPL-830NSF系列(製品名)。
(第1金屬層) 第1金屬層,可使用厚度係1μm~70μm且可從上述核芯樹脂層剝離之金屬箔。第1金屬層的厚度若未達1μm,第1~第3基板的成形會不好,若超過70μm,會使表面不良好。第1金屬層的厚度,從電路形成性的觀點來看,宜為1μm~12μm,更甚宜為2μm~5μm。
如下述,將第3基板在剝離步驟中從核芯樹脂層與第1金屬層間的界面予以剝離。剝離步驟中從核芯樹脂層進行剝離時的第1金屬層的表面粗糙度(JISB0601:2001所示之10點的平均粗糙度(Rzjis)),從防止圖案不良好的觀點來看宜為1μm~3μm,更甚宜為1μm~2μm,特宜為1μm~1.5μm。第1金屬層的表面粗糙度,例如,可將試樣切成5×5cm後,使用顯微鏡VR-3100(KEYENCE公司製)對1×1cm之範圍進行測定。
就第1金屬層而言,例如,可使用銅箔。又,就銅箔而言,例如,可使用可剝離型之物。所謂「可剝離型」的銅箔,係指具有脫模層之極薄銅箔,脫模層,例如係可剝除的銅箔。使用可剝離型的銅箔時,第1金屬層,係以脫模層與核芯樹脂層接觸的方式疊層。
就脫模層而言,可列舉如至少包含矽化合物之層,例如可在銅箔或極薄銅箔上藉由賦予矽烷化合物單獨或多數組合所成之矽化合物以形成。又,賦予矽化合物之手段不特別限定,例如可使用塗佈等公知的手段。可在銅箔之和脫模層間的黏接面進行防鏽處理(形成防鏽處理層)。上述之防鏽處理,可使用鎳、錫、鋅、鉻、鉬、鈷中之任一者、或它們的合金以進行。
脫模層的層厚,不應特別限定,從去除性及剝離性的觀點來看,宜為5nm~100nm,更甚宜為10nm~80nm,特宜為20nm~60nm。
(第1絕緣性樹脂層) 就第1絕緣性樹脂層而言,可使用與上述核芯樹脂層同樣的材料(例如,預浸體)。又,第1絕緣性樹脂層的厚度,視需要而適宜地設定並不特別限定,例如可落在10μm~100μm之範圍內,宜為10μm~50μm,更甚宜為10μm~30μm。
(第2金屬層) 就第2金屬層而言,例如可使用與上述第1金屬層同樣的材料(例如,銅箔)。第2金屬層的厚度,視需要而適宜地設定並不特別限定,例如可落在2μm~70μm之範圍內,宜為2μm~18μm,更甚宜為2μm~12μm。 又,就第2金屬層而言,例如可使用附載體的極薄銅箔。此時,將第2金屬層以銅箔等與第2絕緣性樹脂層接觸之方式配置,藉由加熱加壓而形成第1基板後將載體予以剝離。
[第1層間連接步驟(b)] 第1層間連接步驟(b),係於上述第1基板的表面形成到達上述第1金屬層表面之非貫穿孔,並對上述非貫穿孔的內壁進行電解銅鍍敷及/或無電解銅鍍敷,使上述第2金屬層與上述第1金屬層連接之步驟。藉由進行第1層間連接步驟(b),如圖1(E)所示,在第1基板1中,第1金屬層3與第2金屬層5透過銅鍍敷膜5A而層間連接,可確保電性導通。
(非貫穿孔之形成) 第1層間連接步驟(b)中,於第1基板的表面形成到達第1金屬層表面之非貫穿孔。如圖1(C)所示,非貫穿孔6A係設置於第1基板1的雙面。 非貫穿孔的形成方式並無特別限定,例如可使用二氧化碳雷射等雷射、鑽頭等公知的手段。非貫穿孔的數量、尺寸可視需求而適宜選擇。又,形成非貫穿孔之後,可使用過錳酸鈉水溶液等進行去膠渣處理。
(層間連接) 第1層間連接步驟(b)中,形成非貫穿孔6A之後,如圖1(D)所示,進行電解銅鍍敷及/或無電解銅鍍敷,而於非貫穿孔的內壁形成銅鍍敷膜5A,將第1金屬層3與第2金屬層5予以電性連接。此時,藉由該電解銅鍍敷及/或無電解銅鍍敷,使第1基板雙面之第2金屬層的厚度增加,亦可於下述膜厚調整中對層厚進行調整。進行電解銅鍍敷及/或無電解鍍敷之方法不應特別限定,可採用公知的方法。該銅鍍敷,僅採不論電解銅鍍敷及無電解鍍敷中任一者亦可,但進行電解銅鍍敷及無電解鍍敷兩者較為理想。
(膜厚調整) 第1層間連接步驟(b)中,如圖1(E)所示,電解/無電解銅鍍敷處理之後,視需要,可進行蝕刻處理等公知的處理以調整其膜厚,使第2金屬層5成為所期望的厚度。 調整後之第2金屬層的厚度,視需要而適當地設定,並不特別限定,例如可落在2μm~30μm之範圍內,宜為2μm~20μm,更甚宜為2μm~12μm。
(圖案化) 第1層間連接步驟(b)中,視需要而實施第2金屬層5的調整之後,如圖1(F)所示,可於第1基板1之第2金屬層5形成圖案。第2金屬層之圖案的形成方式不特別限定,例如可藉由以下步驟形成。
圖案化,並不特別限定,例如,可實施第2金屬層之調整,將乾式薄膜抗蝕劑等予以疊合,然後,將負型遮罩予以貼合後,以曝光機煅燒電路圖案,並以顯影液將乾式薄膜抗蝕劑予以顯影,而形成抗蝕劑。之後,藉由進行蝕刻處理將沒有抗蝕劑的部分的銅以氯化鐵(III)水溶液等予以去除後,再去除抗蝕劑,可於第2金屬層形成圖案。
上述之抗蝕劑,並無特別限定,例如可適宜地選擇使用市售之乾式薄膜抗蝕劑等公知品。又,在第2金屬層形成圖案時的光微影(包含曝光、顯影、抗蝕劑之去除)並無特別限定,可使用公知的手段及裝置來進行。
第2金屬層的圖案寬,並無特別限定,可根據用途而適宜地選擇其寬度,例如可落在5~100μm之範圍內,又可較佳地落在10~30μm之範圍內。
[第2基板形成步驟(c)] 第2基板形成步驟(c),係為將於上述第1基板之上述第2金屬層的表面按順序配置第2絕緣性樹脂層、及第3金屬層而形成的疊層體予以加熱加壓來形成第2基板之步驟。藉由進行第2基板形成步驟(c),如圖1(G)所示,可獲得於第2金屬層5上疊層了第2絕緣性樹脂層8及第3金屬層9而得的第2基板7。
(第2絕緣性樹脂層) 就第2絕緣性樹脂層而言,可使用與上述之核芯樹脂層同樣的材料(例如預浸體)。又,第2絕緣性樹脂層之厚度,因可視需求而適當地設定並不特別限定,例如可落在10μm~100μm之範圍內,宜為10μm~50μm,更甚宜為10μm~30μm。
(第3金屬層) 就第3金屬層而言,例如可使用與上述第1金屬層同樣的材料(例如銅箔)。第3金屬層的厚度,因可視需求而適當地設定並不特別限定,例如可落在2μm~70μm之範圍內,宜為2μm~18μm,更甚宜為2μm~5μm。 又,就第3金屬層而言,例如可使用附載體的極薄銅箔。此時,將第3金屬層以銅箔等與第2絕緣性樹脂層接觸之方式配置,藉由加熱加壓而形成第2基板後,將載體予以剝離。
(疊層方法、條件) 用以獲得第2基板而將第2絕緣性樹脂層及第3金屬層予以疊層之方法、條件並無特別限定,例如在第1基板將第2絕緣性樹脂層及第3金屬層予以疊層後,藉由在溫度220±2℃、壓力5±0.2MPa、保持時間60分鐘的條件下實施真空壓製可形成第2基板。又,為了獲得第2金屬層與第2絕緣樹脂層間的密接力,亦可於第2金屬層的表面進行粗糙化處理。
[第2層間連接步驟(d)] 第2層間連接步驟(d),係為於上述第2基板的表面形成到達上述第2金屬層的表面之非貫穿孔,並對上述非貫穿孔的內壁進行電解銅鍍敷及/或無電解銅鍍敷,使上述第2金屬層與該第3金屬層連接之步驟。藉由進行第2層間連接步驟(d),如圖1(J)所示,在第2基板7中,第2金屬層5與第3金屬層9介隔銅鍍敷膜9A而層間連接,可確保電性導通。
(非貫穿孔之形成) 第2層間連接步驟(d)中,於第2基板之表面,形成到達第2金屬層表面之非貫穿孔。如圖1(H)所示,非貫穿孔6B係設置於第2基板7的雙面。 非貫穿孔的形成手段,與上述相同並無特別限定,例如可使用二氧化碳雷射等雷射、鑽頭等公知的手段。非貫穿孔的數量、尺寸可視需求而適當地選擇。又,形成非貫穿孔之後,可使用過錳酸鈉水溶液等進行去膠渣處理。
(層間連接) 第2層間連接步驟(d)中,形成非貫穿孔6B之後,如圖1(I)所示,進行電解銅鍍敷及/或無電解銅鍍敷於非貫穿孔的內壁形成銅鍍敷膜9A,將第2金屬層5與第3金屬層9予以電性連接。此時,藉由該電解銅鍍敷及/或無電解銅鍍敷,使第2基板雙面之第3金屬層的厚度增加,亦可於下述膜厚調整中對層厚進行調整。進行電解銅鍍敷及/或無電解鍍敷之方法不應特別限定,可採用公知的方法。該銅鍍敷,僅採不論電解銅鍍敷及無電解鍍敷中任一者亦可,但進行電解銅鍍敷及無電解鍍敷兩者較為理想。
(膜厚調整) 第2層間連接步驟(d)中,如圖1(J)所示,電解/無電解銅鍍敷處理之後,視需要,可進行蝕刻處理等公知的處理以調整其膜厚使第3金屬層9成為所期望的厚度。 調整後之第3金屬層的厚度,視需要而適當地設定並不特別限定,例如可落在2μm~30μm之範圍內,宜為2μm~20μm,更甚宜為2μm~12μm。
[剝離步驟(e)] 剝離步驟(e),係為從上述核芯樹脂層將按順序具備上述第1金屬層、上述第1絕緣性樹脂層、上述第2金屬層、上述第2絕緣性樹脂層、及上述第3金屬層之第3基板予以剝離之步驟。藉由進行剝離步驟(e),如圖1(K)所示,藉由將第2基板7於核芯樹脂層2與配置在其雙面上之第1金屬層3之間的界面予以分離,可獲得兩個按順序具備第1金屬層3、第1絕緣性樹脂層4、第2金屬層5、第2絕緣性樹脂層8、及第3金屬層9之第3基板10。 第3基板之厚度,視需要而適宜地設定並不特別限定,例如可落在5μm~400μm之範圍內,宜為5μm~200μm,更甚宜為5μm~100μm。
剝離步驟(e)中,在核芯樹脂層與第1金屬層間的界面將核芯樹脂層予以剝離係較為理想,例如在第1金屬層有脫模層的時候,亦可將其一部分與核芯樹脂層一起剝離。又,亦包含在第1金屬層的脫模層與銅箔間的界面將脫模層與核芯樹脂層一起剝離的態樣。在第1金屬層上殘存有脫模層的時候,例如可使用硫酸系或過氧化氫系蝕刻液以去除脫模層。硫酸系或過氧化氫系蝕刻液並無特別限定,可使用該業界使用之物。
[配線導體形成步驟(f)] 配線導體形成步驟(f),係為將上述第3基板的第1金屬層及第3金屬層予以圖案化來形成上述配線導體之步驟。藉由進行配線導體形成步驟(f),如圖1(L)所示,可獲得在絕緣層11的雙面上形成有配線導體12之半導體元件搭載用封裝基板13。又,絕緣層11係由第1絕緣性樹脂層4及第2絕緣性樹脂層8構成;配線導體12係藉由將各個圖案化後之第1金屬層3、第2金屬層5及第3金屬層9藉由電解銅鍍敷及/或無電解銅鍍敷予以層間連接所形成。
(圖案化) 配線導體形成步驟(f)中,在視需要而實施第1金屬層3及第3金屬層9(參照圖1(K))之表面處理後,將乾式薄膜抗蝕劑等予以疊層,接著將負型遮罩予以貼合後,以曝光機煅燒電路圖案,並以顯影液將乾式薄膜抗蝕劑予以顯影,可形成抗蝕劑。之後,進行蝕刻處理,藉由將沒有抗蝕劑之部分的銅以氯化鐵(III)水溶液等予以去除後,再將抗蝕劑去除,可在絕緣層11的雙面上形成配線導體12。
其他就本實施形態中可採用的層間連接方法而言,可採用公知的在雷射形成之盲孔部進行化學銅鍍敷之方法(藉由雷射加工形成配線電路之後藉由化學銅鍍敷進行圖案化、層間連接之方法);藉由預先對成為連接部之部分進行鍍敷、蝕刻金屬箔等而形成之金屬凸塊(宜為銅凸塊),以連同將絕緣層刺穿而進行層間連接之方法;還有將在絕緣樹脂中含有焊料、銀及銅等金屬填料之金屬糊劑藉由網版印刷等在預定處進行凸塊印刷後,藉由乾燥使糊劑硬化,再藉由加熱加壓以確保在內外層間的電性導通等方法。
就本實施形態進行例示說明之圖1中,半導體元件搭載用封裝基板13係成為3層結構的半導體元件搭載用封裝基板,但本發明並不限定於此,可形成具有5層結構等更進一步之增層結構的半導體元件搭載用封裝基板。例如在配線導體形成步驟(f)中,在形成配線導體之後,再藉由重複進行絕緣性樹脂層與金屬層之疊層、圖案化及層間連接,可製造具有增層結構之半導體元件搭載用封裝基板。
《半導體元件搭載用封裝基板之製造方法》 本實施形態之半導體元件搭載用封裝基板的製造方法中,在形成如上述之半導體元件用封裝基板之後,視需要,例如可搭載裸片等半導體元件。
上述半導體元件並不特別限定,可適當地使用需要的元件,例如可使用藉由金線的球形焊接法在鋁電極部形成金凸塊之裸片等。半導體元件,可介隔接合材而搭載於半導體元件搭載用封裝基板的配線導體上予以搭載。上述接合材只要具有導電手段並無特別限定,例如可使用焊料等(例如焊球、焊料糊劑等)。又,可在半導體元件搭載用封裝基板的配線導體上進行表面處理後,介隔接合材而搭載半導體元件。上述表面處理並不應特別限定,可列舉如鎳層、金鍍敷層之形成。使用焊料作為上述接合材等時候,將半導體元件搭載於配線導體上之後,可進行回焊等處理。此時,回焊的溫度可根據接合材的熔點等而適當地選擇,例如可設在260℃以上。
又,以上係以各層設置於核芯樹脂層的雙面上之情況為例進行說明,本發明並不限定為與其對應,亦可為各層僅具有於核芯樹脂層的單面上。 [實施例]
以下,根據實施例針對本發明的製造方法進行具體說明。
[實施例1] 在將雙馬來亞醯胺三
Figure 108138768-A0304-12-01
樹脂(BT樹脂)含浸於玻璃布(玻璃纖維)而成為B階段之預浸體(圖1(A)中之核芯樹脂層2;厚度0.100mm,三菱瓦斯化學製,商品名:GHPL-830NS ST56)之雙面上,將在8μm厚銅箔上塗佈有剝離層之附脫模層之銅箔(圖1(A)中之第1金屬層3;JX日鑛日石金屬(股)製,商品名:PCS)以脫模層面與上述預浸體黏接之方式配置,並在溫度220±2℃、壓力5±0.2MPa、保持時間60分鐘的條件下實施真空壓製,製得表面粗糙度為3μm之銅箔的包銅疊層板。
>第1基板形成步驟(a)> 於所得之包銅疊層板的雙面,介隔著將雙馬來亞醯胺三
Figure 108138768-A0304-12-01
樹脂(BT樹脂)含浸於玻璃布(玻璃纖維)而成為B階段之預浸體(圖1(A)中之第1絕緣性樹脂層4;厚度0.017mm,三菱瓦斯化學製,商品名:GHPL-830NS SF62),將附18μm載體銅箔之2μm銅箔(圖1(A)中之第2金屬層5;三井金屬礦業(股)製,商品名:MTEx)以真空壓製在壓力2.5±0.2MPa、溫度220±2℃、保持時間60分鐘的條件下予以疊層,之後將18μm之載體銅箔予以剝離,製得第1基板(圖1(B)中之電路形成用基板(第1基板)1)。
>第1層間連接步驟(b)> 然後,於第1基板的雙面藉由二氧化碳雷射加工機(日立Via Mechanics(股)製、商品名:LC-1C/21)以光束照射徑Φ0.21mm、頻率500Hz、脈衝寬10μs的條件,將孔洞逐一加工出來,於第1基板雙面形成非貫穿孔(圖1(C)中之非貫穿孔6A)。然後,使用溫度80±5℃、濃度55±10g/L之過錳酸鈉水溶液進行去膠渣處理。 然後,以無電解銅鍍敷進行使厚度落在0.4~0.8μm之鍍敷處理之後,以電解銅鍍敷實施厚度8μm的鍍敷,形成銅鍍敷膜(圖1(D)中之銅鍍敷膜5A)。藉此,第1及第2金屬層介隔銅鍍敷膜而藉由非貫穿孔形成電性連接。接著,實施第1基板表面的表面調整,在溫度110±10℃、壓力0.50±0.02MPa下將乾式薄膜抗蝕劑(Nichigo-Morton(股)製,商品名:NIT225)予以疊層。之後,將負型遮罩予以貼合後,以平行曝光機煅燒電路圖案,以1%碳酸鈉水溶液將乾式薄膜抗蝕劑顯影以形成抗蝕劑,將沒有抗蝕劑的部分銅以氯化鐵(III)水溶液去除之後,以氫氧化鈉水溶液將乾式薄膜抗蝕劑去除,於第2金屬層5形成圖案(參照圖1(F))。
>第2基板形成步驟(c)> 然後,使用銅表面粗糙化液(MEC(股)製,製品名:CZ-8100)將圖案化後之第2金屬層的表面予以粗糙化,並對於設置於第1基板的雙面之第2金屬層的表面,將塗佈於附18μm載體銅箔之2μm銅箔(三井金屬礦石業(股)製,商品名:MTEx)的B階段之樹脂薄板(厚度0.010mm:三菱瓦斯化學製、商品名:CRS-381NSI)以真空壓製在壓力2.5±0.2MPa、溫度220±2℃、保持時間60分鐘的條件下予以疊層,之後將18μm的載體銅箔予以剝離,製得第2基板(圖1(G)中之第2基板7)。
>第2層間連接步驟(d)> 在第2基板的雙面藉由二氧化碳雷射加工機(日立Via Mechanics(股)製,商品名:LC-1C/21)以光束照射徑Φ0.21mm、頻率500Hz、脈衝幅10μs的條件,將孔洞逐一加工出來,在第2基板的雙面形成非貫穿孔(圖1(H)中之非貫穿孔6B)。然後,使用溫度80±5℃、濃度55±10g/L的過錳酸鈉水溶液進行去膠渣處理。 然後,以無電解銅鍍敷進行使厚度成為0.4~0.8μm之鍍敷處理之後,以電解銅鍍敷實施厚度8μm之鍍敷,形成銅鍍敷膜(圖1(I)中之銅鍍敷膜9A)。藉此,第2及第3金屬層介隔銅鍍敷膜,藉由非貫穿孔形成電性連接。
>剝離步驟(e)> 第2基板中,於附脫模層之銅箔(第1金屬層3)與預浸體(核芯樹脂層2)間的邊界部施加物理作用力予以剝離,獲得第3基板(圖1(K)中之第3基板10)。
>配線導體形成步驟(f)> 以日立Via Mechanics(股)製之起槽加工機在第3基板形成導孔之後,以過氧化氫水硫酸系的軟蝕刻液對表面進行1~2μm程度的蝕刻,在溫度110±10℃、壓力0.50±0.02MPa下將乾式薄膜抗蝕劑(Nichigo-Morton(股)製,商品名:NIT225)予以疊層。將上述導孔作為基準以平行曝光機實施電路圖案的煅燒之後,以1%碳酸鈉水溶液將乾式薄膜抗蝕劑顯影,以硫酸銅濃度60~80g/L、硫酸濃度150~200g/L的硫酸銅鍍敷線進行約15~20μm的圖案電解銅鍍敷。之後,以胺系的抗蝕劑剝離液將乾式薄膜抗蝕劑予以剝離去除,於第3金屬層形成圖案,製得半導體元件搭載用封裝基板(在圖1(L)中之絕緣層11的雙面上形成有配線導體12的半導體元件搭載用封裝基板13)。
在所得之半導體元件搭載用封裝基板上進行抗焊層形成處理及金鍍敷加工,藉由進行封裝體尺寸之切割加工以獲得實施例1之半導體元件搭載用封裝基板。實施例1之半導體元件搭載用封裝基板的處理性優異,且多次製作時的產率係為99%。
[實施例2] 除了按以下方式製作第1基板(圖1(B)中之電路形成用基板(第1基板)1)之外,係以與實施例1之第1基板形成步驟(a)中同樣的方式獲得實施例2之半導體元件搭載用封裝基板。
在將雙馬來亞醯胺三
Figure 108138768-A0304-12-01
樹脂(BT樹脂)含浸於玻璃布(玻璃纖維)而成為B階段之預浸體(圖1(A)中之核芯樹脂層2;厚度0.08mm,三菱瓦斯化學製,商品名:GHPL-830NS SH65)的雙面上,將厚8μm銅箔上塗佈有剝離層之附脫模層之銅箔(圖1(A)中之第1金屬層3;JX日礦日石金屬(股)製,商品名:PCS,表面粗糙度Rz3.7μm)以脫模層面與上述預浸體黏接的方式配置,再進一步於其上介隔將雙馬來亞醯胺三
Figure 108138768-A0304-12-01
樹脂(BT樹脂)含浸於玻璃布(玻璃纖維)而成為之B階段的預浸體(圖1(A)中之第1絕緣性樹脂層4;厚度0.017mm,三菱瓦斯化學製,商品名:GHPL-830NS SF62),將附18μm載體銅箔之2μm銅箔(圖1(A)中之第2金屬層5;三井金屬礦石業(股)製,商品名:MTEx)以真空壓製在壓力2.5±0.2MPa、溫度220±2℃、保持時間60分鐘的條件下予以疊層之後,將18μm之載體銅箔剝離,製得第2電路基板,並製得第1基板(圖1(B)中之電路形成用基板(第1基板)1)。
實施例2之半導體元件搭載用封裝基板的處理性優異,且多次製作時的產率係為99%。
[比較例1] 在將雙馬來亞醯胺三
Figure 108138768-A0304-12-01
樹脂(BT樹脂)含浸於玻璃布(玻璃纖維)而成為B階段的預浸體(核芯樹脂層,厚度0.100mm,三菱瓦斯化學製,商品名:GHPL-830NS ST56)之雙面上,將在厚2μm之銅箔上塗佈有剝離層之銅箔(JX日礦日石金屬(股)製,商品名:PCS)以脫模層面與上述預浸體黏接的方式配置,在溫度220±2℃、壓力5±0.2MPa、保持時間60分鐘的條件下實施真空壓製,製得表面粗糙度為3μm之銅箔的包銅疊層板。
於所得之包銅疊層板的雙面,介隔將雙馬來亞醯胺三
Figure 108138768-A0304-12-01
樹脂(BT樹脂)含浸於玻璃布(玻璃纖維)而成為B階段之預浸體(厚度0.017mm,三菱瓦斯化學製,商品名:GHPL-830NS SF62),將12μm的銅箔(三井金屬礦石業(股)製,商品名:3LC-VLP)以真空壓製在壓力2.5±0.2MPa、溫度220±2℃、保持時間60分鐘的條件下予以疊層。
然後,於所得之基板表面進行表面調整處理,在溫度110±10℃、壓力0.50±0.02MPa下將乾式薄膜抗蝕劑(Nichigo-Morton(股)製,商品名:NIT225)予以疊層。之後,將負型遮罩貼合後,以平行曝光機煅燒電路圖案,以1%碳酸鈉水溶液將乾式薄膜抗蝕劑顯影以形成抗蝕劑,將沒有抗蝕劑的部分的銅以氯化鐵(III)水溶液予以去除之後,以氫氧化鈉水溶液將乾式薄膜抗蝕劑去除,形成電路圖案。
使用銅表面粗糙化液(MEC(股)製,製品名:CZ-8100)將所得之基板的表面予以粗糙化,並對基板的雙面,將雙馬來亞醯胺三
Figure 108138768-A0304-12-01
樹脂(BT樹脂)塗佈於附18μm載體銅箔之2μm銅箔(三井金屬礦石業(股)製,商品名:MTEx)而成為B階段之樹脂薄板(厚度0.010mm,三菱瓦斯化學製,商品名:CRS-381NSI)以真空壓製在壓力2.5±0.2MPa、溫度220±2℃、保持時間60分鐘的條件下予以疊層之後,將18μm的載體銅箔予以剝離。
針對所得之基板,在核芯樹脂層與PCS間的邊界部施加物理作用力予以剝離。
藉由二氧化碳雷射加工機(日立Via Mechanics(股)製、商品名:LC-1C/21)在從核芯樹脂層剝離之基板的雙面上,以光束照射徑Φ0.21mm、頻率500Hz、脈衝寬10μs的條件下,將孔洞逐一加工出來,雖然想在基板上形成非貫穿孔,但基板係過薄而破損。
2018年12月14日申請之日本國專利申請案2018-234584號之揭示內容,其整體併入本說明書作為參照。 又,說明書記載之全部文獻、專利申請案、及技術規格,係和個別的文獻、專利申請案、及技術規格作為參照納入時具體且分別記載時般,納入在本案說明書中作為參照。
1:電路形成用基板(第1基板) 2:核芯樹脂層 3:第1金屬層 4:第1絕緣性樹脂層 5:第2金屬層 5A,9A:銅鍍敷膜 6A,6B:非貫穿孔 7:第2基板 8:第2絕緣性樹脂層 9:第3金屬層 10:第3基板 11:絕緣層 12:配線導體 13:半導體元件搭載用封裝基板
[圖1](A)~(L)係為用於說明本發明之半導體元件搭載用封裝基板之製造方法的一實施形態之概略圖。

Claims (7)

  1. 一種半導體元件搭載用封裝基板之製造方法,係製造具備絕緣層與設置於該絕緣層上之配線導體的半導體元件搭載用封裝基板之方法,包含:第1基板形成步驟(a),形成於核芯樹脂層的單面或雙面按順序具備厚度為1μm~70μm且可從該核芯樹脂層剝離之第1金屬層、第1絕緣性樹脂層、及第2金屬層的第1基板,第1層間連接步驟(b),於該第1基板的表面形成到達該第1金屬層表面之非貫穿孔,並對該非貫穿孔的內壁施以電解銅鍍敷及/或無電解銅鍍敷,使該第2金屬層與該第1金屬層連接,第2基板形成步驟(c),將於該第1基板之該第2金屬的表面按順序配置第2絕緣性樹脂層、及第3金屬層而形成的疊層體予以加熱加壓來形成第2基板,第2層間連接步驟(d),於該第2基板的表面形成到達該第2金屬層的表面之非貫穿孔,並對該非貫穿孔的內壁施以電解銅鍍敷及/或無電解銅鍍敷,使該第2金屬層與該第3金屬層連接,剝離步驟(e),從該核芯樹脂層將按順序具備該第1金屬層、該第1絕緣性樹脂層、該第2金屬層、該第2絕緣性樹脂層、及該第3金屬層之第3基板予以剝離,及配線導體形成步驟(f),將該第3基板的該第1金屬層及該第3金屬層予以圖案化來形成該配線導體;該第3金屬層具備載體層,並於該第2基板形成步驟(c)中,在對該第1基板進行加熱加壓後,從該第3金屬層去除該載體層。
  2. 如請求項1之半導體元件搭載用封裝基板之製造方法,其中,該第1基板形成步驟(a)為:(i)於該核芯樹脂層的單面或雙面配置該第1金屬層,並於加熱加壓下進行疊層後,於該第1金屬層表面按順序配置該第1絕緣性樹脂層、及該第2金屬層並進行加熱加壓來形成該第1基板,或(ii)形成於該核芯樹脂層的雙面按順序配置該第1金屬層、該第1絕緣性樹脂層、及該第2金屬層而成的疊層體,並一次性地將該疊層體予以加熱加壓來形成第1基板。
  3. 如請求項1或2之半導體元件搭載用封裝基板之製造方法,其中,該第3基板的厚度為5μm~100μm。
  4. 如請求項1或2之半導體元件搭載用封裝基板之製造方法,其中,該第1金屬層具備脫模層,該第1基板係以使該脫模層與該核芯樹脂層接觸的方式配置有該第1金屬層。
  5. 如請求項1或2之半導體元件搭載用封裝基板之製造方法,其中,該第1金屬層、該第2金屬層、及該第3金屬層中之至少任一者為銅箔。
  6. 如請求項1或2之半導體元件搭載用封裝基板之製造方法,其中,該核芯樹脂層、第1絕緣性樹脂層、及第2絕緣性樹脂層中之至少任一者為將樹脂含浸於基材而成的預浸體。
  7. 如請求項1或2之半導體元件搭載用封裝基板之製造方法,其中,該核芯樹脂層的膜厚為1μm~90μm。
TW108138768A 2018-12-14 2019-10-28 半導體元件搭載用封裝基板之製造方法 TWI801684B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-234584 2018-12-14
JP2018234584 2018-12-14

Publications (2)

Publication Number Publication Date
TW202038345A TW202038345A (zh) 2020-10-16
TWI801684B true TWI801684B (zh) 2023-05-11

Family

ID=71077243

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108138768A TWI801684B (zh) 2018-12-14 2019-10-28 半導體元件搭載用封裝基板之製造方法

Country Status (7)

Country Link
US (1) US11990349B2 (zh)
EP (1) EP3897083A4 (zh)
JP (1) JPWO2020121652A1 (zh)
KR (1) KR20210100593A (zh)
CN (1) CN113196892A (zh)
TW (1) TWI801684B (zh)
WO (1) WO2020121652A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022209851A1 (ja) * 2021-03-29 2022-10-06 Mgcエレクトロテクノ株式会社 基板及び配線基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070289704A1 (en) * 2006-06-16 2007-12-20 Fujitsu Limited Process for producing circuit board
TW201806110A (zh) * 2016-07-01 2018-02-16 三菱瓦斯化學股份有限公司 半導體元件搭載用封裝基板之製造方法及半導體元件安裝基板之製造方法
TWI621224B (zh) * 2017-07-14 2018-04-11 欣興電子股份有限公司 封裝結構及其製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE788117A (fr) * 1971-08-30 1973-02-28 Perstorp Ab Procede de production d'elements pour circuits imprimes
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
JP4897281B2 (ja) * 2005-12-07 2012-03-14 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2007335770A (ja) * 2006-06-19 2007-12-27 Toshiba Corp タップ切り換え器付き変圧器および変圧器タップ切り換え方法
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
JP4533449B2 (ja) * 2008-10-16 2010-09-01 新光電気工業株式会社 配線基板の製造方法
JP5700241B2 (ja) 2009-11-09 2015-04-15 日立化成株式会社 多層配線基板及びその製造方法
TWI396491B (zh) * 2010-07-06 2013-05-11 Unimicron Technology Corp 線路板的製造方法
JP5848110B2 (ja) * 2011-02-15 2016-01-27 日本特殊陶業株式会社 多層配線基板の製造方法
TWI600097B (zh) * 2011-03-09 2017-09-21 Hitachi Chemical Co Ltd Manufacturing method of package substrate for mounting semiconductor device, package substrate for mounting semiconductor device, and semiconductor package
US8945329B2 (en) * 2011-06-24 2015-02-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5902931B2 (ja) * 2011-12-06 2016-04-13 新光電気工業株式会社 配線基板の製造方法、及び、配線基板製造用の支持体
JP5413693B2 (ja) 2012-02-06 2014-02-12 日立化成株式会社 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法
US9451696B2 (en) * 2012-09-29 2016-09-20 Intel Corporation Embedded architecture using resin coated copper
KR101884430B1 (ko) * 2012-10-15 2018-08-01 삼성전기주식회사 다층 인쇄회로기판 및 그 제조 방법
JP2014220402A (ja) 2013-05-09 2014-11-20 凸版印刷株式会社 半導体パッケージ基板の製造方法
JP2015159223A (ja) * 2014-02-25 2015-09-03 凸版印刷株式会社 ポスト電極、ポスト電極の製造方法および回路基板
JP6358887B2 (ja) * 2014-07-31 2018-07-18 新光電気工業株式会社 支持体、配線基板及びその製造方法、半導体パッケージの製造方法
US9756735B2 (en) * 2014-10-17 2017-09-05 Ibiden Co., Ltd. Method for manufacturing printed wiring board
US11217445B2 (en) 2016-08-05 2022-01-04 Mitsubishi Gas Chemical Company, Inc. Supporting substrate, supporting substrate-attached laminate and method for manufacturing a package substrate for mounting a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070289704A1 (en) * 2006-06-16 2007-12-20 Fujitsu Limited Process for producing circuit board
TW201806110A (zh) * 2016-07-01 2018-02-16 三菱瓦斯化學股份有限公司 半導體元件搭載用封裝基板之製造方法及半導體元件安裝基板之製造方法
TWI621224B (zh) * 2017-07-14 2018-04-11 欣興電子股份有限公司 封裝結構及其製造方法

Also Published As

Publication number Publication date
EP3897083A1 (en) 2021-10-20
KR20210100593A (ko) 2021-08-17
JPWO2020121652A1 (ja) 2021-10-21
US20220020602A1 (en) 2022-01-20
WO2020121652A1 (ja) 2020-06-18
EP3897083A4 (en) 2022-01-26
TW202038345A (zh) 2020-10-16
US11990349B2 (en) 2024-05-21
CN113196892A (zh) 2021-07-30

Similar Documents

Publication Publication Date Title
JP4273895B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
TWI801346B (zh) 支持基板、附設支持基板之疊層體及搭載半導體元件用之封裝基板的製造方法
JP5413693B2 (ja) 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法
TWI718316B (zh) 半導體元件搭載用封裝基板之製造方法及半導體元件安裝基板之製造方法
TWI830797B (zh) 半導體元件搭載用封裝基板之製造方法
JP5029911B2 (ja) 回路形成用支持基板と、半導体素子搭載用パッケージ基板及び基板の製造方法
TWI801684B (zh) 半導體元件搭載用封裝基板之製造方法
JPWO2018199003A1 (ja) 支持体及びそれを用いた半導体素子実装基板の製造方法
WO2022209851A1 (ja) 基板及び配線基板の製造方法
WO2023106208A1 (ja) 支持体付き配線基板、支持体付き配線基板の製造方法、及び、電子部品実装基板の製造方法
CN118339932A (zh) 带支撑体的布线基板、带支撑体的布线基板的制造方法和电子部件安装基板的制造方法
CN118020150A (zh) 半导体元件搭载用封装基板的制造方法
CN118043958A (zh) 半导体元件搭载用封装基板的制造方法和带支撑基板的层叠体
TW202322225A (zh) 半導體元件搭載用封裝基板之製造方法及附支撐基板之積層體