TWI396491B - 線路板的製造方法 - Google Patents

線路板的製造方法 Download PDF

Info

Publication number
TWI396491B
TWI396491B TW099122239A TW99122239A TWI396491B TW I396491 B TWI396491 B TW I396491B TW 099122239 A TW099122239 A TW 099122239A TW 99122239 A TW99122239 A TW 99122239A TW I396491 B TWI396491 B TW I396491B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
forming
metal layer
metal
Prior art date
Application number
TW099122239A
Other languages
English (en)
Other versions
TW201204213A (en
Inventor
Shang Lin Sung
Shih Chiehmr Chang
Chao Sheng Chiu
Chin Cheng Lee
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW099122239A priority Critical patent/TWI396491B/zh
Priority to US12/878,586 priority patent/US8191244B2/en
Publication of TW201204213A publication Critical patent/TW201204213A/zh
Application granted granted Critical
Publication of TWI396491B publication Critical patent/TWI396491B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/06—Embossing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/043—Stacked PCBs with their backs attached to each other without electrical connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Description

線路板的製造方法
本發明是有關於一種線路板的製造方法，且特別是有關於一種多層線路板(multilayer circuit board)的製造方法。
目前線路板製程所製造出來的線路板通常具有對稱結構，也就是說，其線路層的層數大多是偶數層，例如二層、四層或六層，而層數為三層或三層以上之奇數層的線路板則比較少被製造。
圖1A至圖1F是習知線路板製造方法的流程剖面示意圖。請參閱圖1A，習知線路板製造方法包括以下步驟。首先，提供一銅箔基板(Copper Clad Laminate，CCL)110，其中鋼箔基板110包括一樹脂層112以及二層銅金屬層114，而樹脂層112配置在這二層銅金屬層114之間。
請參閱圖1B，接著，利用雷射鑽孔製程(laser drilling)，形成至少一個盲孔V1(blind via)於銅箔基板110中，其中盲孔V1貫穿樹脂層112，並且局部暴露其中一層銅金屬層114。
請參閱圖1C，之後，對盲孔V1進行電鍍孔製程(plating hole process)，以在盲孔V1內形成銅金屬柱120，其中銅金屬柱120連接這些銅金屬層114。
請參閱圖1C與圖1D，接著，對這些銅金屬層114進行微影製程(lithography)與蝕刻製程(etching)，以移除部分銅金屬層114，進而形成局部暴露樹脂層112的二層線路層122。
請參閱圖1E，之後，分別壓合二片樹脂片(prepreg)140與二片銅箔150於這些線路層122，其中各片樹脂片140黏合其中一銅箔150與其中一線路層122，且這些樹脂片140分別位在樹脂層112的相對二側。
請參閱圖1F，接著，形成多個銅金屬柱160於這些樹脂片140中，其中銅金屬柱160連接這些線路層122與這些銅箔150。銅金屬柱160的形成方法與銅金屬柱120完全相同，因此不再贅述。
請參閱圖1F與圖1G，之後，對這些銅箔150進行微影製程與蝕刻製程，以移除部分銅箔150，進而形成二層局部暴露樹脂片140的線路層152。至此，一種具有四層線路層(即二層線路層122與二層線路層152)的線路板100已製造完成。
由此可知，目前線路板製程多半適於製造層數為偶數的線路板。然而，隨著科技的進步，線路板的電路設計越來越多樣化，以至於一些層數為奇數層之線路板的需求量增加。因此，如何大量生產具有奇數層線路層的線路板乃是目前值得探討的課題。
本發明的主要目的是提供一種線路板的製造方法，其能製造多層線路板，且特別適合製造層數為奇數層的多層線路板。
本發明提出一種線路板的製造方法，包括以下步驟。首先，利用一氣壓差(atmospheric pressure difference)，令一液體材料黏合於一第一基板與一第二基板之間。第一基板包括二第一金屬層以及一配置在這些第一金屬層之間的第一介電層，而第二基板包括二第二金屬層以及一配置在這些第二金屬層之間的第二介電層，其中液體材料黏合其中一第一金屬層與其中一第二金屬層。接著，在第一介電層中形成至少一連接這些第一金屬層的第一導電柱，以及在第二介電層中形成至少一連接這些第二金屬層的第二導電柱。之後，圖案化液體材料未黏合的第一金屬層與第二金屬層，以分別形成一第一線路層與一第二線路層。接著，形成一第一疊層結構在第一線路層上，其中第一疊層結構包括一第三金屬層。之後，形成一第二疊層結構在第二線路層上，其中第二疊層結構包括一第四金屬層。之後，將液體材料所黏合的第一金屬層與第二金屬層分離。最後，在第一金屬層與第二金屬層分離之後，圖案化第一金屬層、第二金屬層、第三金屬層以及第四金屬層。
在本發明之一較佳實施例中，上述之液體材料為水、有機溶液或無機鹽水溶液。
在本發明之一較佳實施例中，上述之形成第一導電柱的方法包括以下步驟。在液體材料黏合第一基板與第二基板以前，形成至少一盲孔於第一介電層中。之後，在液體材料黏合第一基板與第二基板之後，對盲孔進行電鍍孔製程。
在本發明之一較佳實施例中，上述之形成第一導電柱的方法包括以下步驟。在液體材料黏合第一基板與第二基板之後，形成至少一盲孔於第一介電層中。之後，對盲孔進行電鍍孔製程。
在本發明之一較佳實施例中，上述之形成盲孔的方法包括雷射鑽孔製程或機械鑽孔製程。
在本發明之一較佳實施例中，上述之形成第二導電柱的方法包括以下步驟。在液體材料黏合以前，形成至少一盲孔於第二介電層中。接著，在液體材料黏合第一基板與第二基板之後，對盲孔進行電鍍孔製程。
在本發明之一較佳實施例中，上述之形成第二導電柱的方法包括以下步驟。在液體材料黏合第一基板與第二基板之後，形成至少一盲孔於第二介電層中。接著，對盲孔進行電鍍孔製程。
在本發明之一較佳實施例中，上述之形成盲孔的方法包括雷射鑽孔製程或機械鑽孔製程。
在本發明之一較佳實施例中，上述之形成第一疊層結構的方法包括以下步驟。形成一覆蓋第一線路層的第三介電層。接著，形成第三金屬層於第三介電層。
在本發明之一較佳實施例中，更包括以下步驟。在第三介電層中形成至少一連接第三金屬層與第一線路層的第三導電柱。
在本發明之一較佳實施例中，上述之形成第二疊層結構的方法包括以下步驟。形成一覆蓋第二線路層的第四介電層。接著，形成第四金屬層於第四介電層。
在本發明之一較佳實施例中，更包括以下步驟。在第四介電層中形成至少一連接第四金屬層與第二線路層的第四導電柱。
本發明因採用液體材料，並利用氣壓差來黏合第一基板與第二基板，因此能大量生產具有三層以上之奇數層或偶數層線路層的線路板。如此，本發明能製造出各種不同層數的線路板，以滿足目前多樣化之線路板的電路設計。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
圖2A至圖2G是本發明一較佳實施例之線路板的製造方法的流程剖面示意圖。請參閱圖2A，線路板的製造方法包括以下步驟。首先，利用一氣壓差，令一液體材料230黏合於一第一基板210與一第二基板220之間，其中液體材料230可為水、無機鹽水溶液或其他液態材料，較佳的為有機溶液。
承上述，水可以是蒸餾水、去離子水(Deionized Water，DI Water)、硬水(hard water)、軟水(soft water)或一般的自來水，有機溶液例如是酒精(alcohol)，而無機鹽水溶液可以是含有金屬離子的水溶液，例如硫酸銅溶液。
液體材料230是以氣壓差的方式黏合第一基板210與第二基板220。詳細而言，液體材料230因為受到第一基板210與第二基板220所壓迫，造成液體材料230與二基板(即第一基板210與第二基板220)之間的壓力小於外界的大氣壓力，以至於第一基板210與第二基板220被大氣壓力施壓而黏合在一起。
由此可知，液體材料230並不像黏膠(adhesive)一樣，具有的足夠黏性將二物體結合在一起，即液體材料230的黏度(viscosity)比黏膠低。此外，液體材料230也不是以化學方式來黏合第一基板210與第二基板220。當第一基板210與第二基板220透過液體材料230黏合之後，液體材料230的本質仍然不變，即液體材料230並不會發生例如硬化(curing)等化學變化。
第一基板210包括二第一金屬層212以及一配置在這些第一金屬層212之間的第一介電層214，而第二基板220包括二第二金屬層222以及一配置在這些第二金屬層222之間的第二介電層224，其中液體材料230黏合其中一層第一金屬層212與其中一層第二金屬層222，而另一層第一金屬層212與另一層第二金屬層222則未被液體材料230所黏合。
請參閱圖2A與圖2B，接著，在第一介電層214中形成至少一個第一導電柱242，以及在第二介電層224中形成至少一個第二導電柱244，其中第一導電柱242與第二導電柱244的材質較佳為銅金屬。第一導電柱242連接這些第一金屬層212，而第二導電柱244連接這些第二金屬層222。
形成第一導電柱242與第二導電柱244的方法可以包括以下步驟。形成至少一個盲孔V2於第一介電層214中，以及形成至少一個盲孔V3於第二介電層224中，其中形成盲孔V2、V3的方法可包括雷射鑽孔製程或機械鑽孔製程。此外，形成盲孔V2、V3之時機可以是在液體材料230黏合第一基板210與第二基板220以前，或是在液體材料230黏合第一基板210與第二基板220之後。
接著，在液體材料230黏合第一基板210與第二基板220之後，對盲孔V2、V3進行電鍍孔製程，也就是對盲孔V2、V3依序進行無電電鍍製程(electroless plating)與電鍍製程(electroplating)。如此，第一導電柱242與第二導電柱244透過沉積(deposition)的方式而得以形成在盲孔V2、V3中。
請參閱圖2B與圖2C，在形成第一導電柱242與第二導電柱244之後，隨即圖案化液體材料230未黏合的第一金屬層212與第二金屬層222，以分別形成一第一線路層252與一第二線路層254，其中上述圖案化的方法可以是對第一金屬層212與第二金屬層222進行微影製程與蝕刻製程。如此，部分第一金屬層212與部分第二金屬層222會被移除，而第一線路層252與第二線路層254得以形成，其中第一導電柱242連接第一線路層252，而第二導電柱244連接第二線路層254。
請參閱圖2D，接著，形成一第一疊層結構260在第一線路層252上，以及形成一第二疊層結構270在第二線路層254上，其中第一疊層結構260覆蓋第一線路層252，而第二疊層結構270覆蓋第二線路層254。第一疊層結構260包括一第三金屬層262與一第三介電層264，而第二疊層結構270包括一第四金屬層272與一第四介電層274，其中第三介電層264覆蓋第一線路層252，而第四介電層274覆蓋第二線路層254。
形成第一疊層結構260與第二疊層結構270的方法可以包括以下步驟。首先，形成第三介電層264，其覆蓋第一線路層252；以及形成第四介電層274，其覆蓋第二線路層254。第三介電層264與第四介電層274二者材質可以彼此相同，且皆可為樹脂片，所以二者可透過壓合來形成。
接著，形成第三金屬層262於第三介電層264，以及形成第四金屬層272於第四介電層274。第三金屬層262與第四金屬層272可皆為金屬箔片，其例如是銅箔。此外，第三金屬層262與第四金屬層272可以連同第三介電層264與第四介電層274一起壓合於第一線路層252與第二線路層254。
請參閱圖2E，在本發明的一較佳實施例中，線路板的製造方法可以更包括以下步驟。在第三介電層264中形成至少一個第三導電柱266，以及在第四介電層274中形成至少一個第四導電柱276，其中第三導電柱266連接第三金屬層262與第一線路層252，而第四導電柱276連接第四金屬層272與第二線路層254。
第三導電柱266與第四導電柱276二者的形成方法及材質皆相同於第一導電柱242及第二導電柱244，而形成第三導電柱266與第四導電柱276的方法可包括以下步驟。形成至少一個盲孔V4於第三介電層264中，以及形成至少一個盲孔V5於第四介電層274中，其中形成盲孔V4、V5的方法可以與盲孔V2、V3相同。接著，在盲孔V4、V5形成之後，對盲孔V4、V5進行電鍍孔製程，也就是對盲孔V4、V5依序進行無電電鍍製程與電鍍製程。如此，第三導電柱266與第四導電柱276得以分別形成在盲孔V4、V5中。
請參閱圖2E與圖2F，之後，將液體材料230所黏合的第一金屬層212與第二金屬層222分離，讓第一基板210與第二基板220得以分離，其中分離第一金屬層212與第二金屬層222的方法可以利用徒手或機器來剝離。此外，當第一金屬層212與第二金屬層222分離之後，可以擦拭或烘乾第一金屬層212與第二金屬層222的表面，以去除殘留的液體材料230。
請參閱圖2F與圖2G，在第一金屬層212與第二金屬層222分離之後，圖案化第一金屬層212、第二金屬層222、第三金屬層262以及第四金屬層272，以分別形成第三線路層256、第四線路層258、第五線路層268以及第六線路層278。至此，二個線路板202與204皆已製造完成。
承上述，線路板202包括第一線路層252、第三線路層256以及第五線路層268共三層線路層，而線路板204包括第二線路層254、第四線路層258以及第六線路層278共三層線路層。由此可知，線路板202、204皆為層數為三層之奇數層的線路板。
此外，在其他未繪示的實施例中，在線路板202與204製造完成之後，可對線路板202、204進行增層法製程，以在線路板202、204上額外增加至少一層線路層。此外，也可透過疊合法製程，將線路板202、204與其他線路板堆疊成一體，使線路板202、204成為線路板內的線路結構，進而形成層數更多的線路板。如此，以線路板202、204為基礎，可以製造出線路層超過三層的多層線路板，其可具有奇數層數或偶數層數的線路層。
綜上所述，由於本發明藉由液體材料，並利用氣壓差來黏合第一基板與第二基板，因而能大量生產具有奇數層或偶數層線路層的線路板。如此，本發明能因應現代科技的進步，製造出各種不同層數的線路板，以滿足目前多樣化之線路板的電路設計。
雖然本發明以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍內，所作更動與潤飾之等效替換，仍為本發明之專利保護範圍內。
100．．．線路板
110．．．銅箔基板
112．．．樹脂層
114．．．銅金屬層
120、160．．．銅金屬柱
122、152．．．線路層
140．．．樹脂片
150．．．銅箔
202、204．．．線路板
210．．．第一基板
212．．．第一金屬層
214．．．第一介電層
220．．．第二基板
222．．．第二金屬層
224．．．第二介電層
230．．．液體材料
242．．．第一導電柱
244．．．第二導電柱
252．．．第一線路層
254．．．第二線路層
256．．．第三線路層
258．．．第四線路層
260．．．第一疊層結構
262．．．第三金屬層
264．．．第三介電層
266．．．第三導電柱
268．．．第五線路層
270．．．第二疊層結構
272．．．第四金屬層
274．．．第四介電層
276．．．第四導電柱
278．．．第六線路層
V1、V2、V3、V4、V5．．．盲孔
圖1A至圖1G是習知線路板製造方法的流程剖面示意圖。
圖2A至圖2G是本發明一較佳實施例之線路板的製造方法的流程剖面示意圖。
210．．．第一基板
212．．．第一金屬層
214．．．第一介電層
220．．．第二基板
222．．．第二金屬層
224．．．第二介電層
230．．．液體材料
V2、V3．．．盲孔

Claims (11)

  1. 一種線路板的製造方法，包括以下步驟：利用一氣壓差，令一液體材料黏合於一第一基板與一第二基板之間，該第一基板包括二第一金屬層以及一配置在該些第一金屬層之間的第一介電層，而該第二基板包括二第二金屬層以及一配置在該些第二金屬層之間的第二介電層，其中該液體材料黏合其中一第一金屬層與其中一第二金屬層；在該第一介電層中形成至少一連接該些第一金屬層的第一導電柱；在該第二介電層中形成至少一連接該些第二金屬層的第二導電柱；圖案化該液體材料未黏合的該第一金屬層與該第二金屬層，以分別形成一第一線路層與一第二線路層；形成一第一疊層結構在該第一線路層上，其中該第一疊層結構包括一第三金屬層；形成一第二疊層結構在該第二線路層上，其中該第二疊層結構包括一第四金屬層；將該液體材料所黏合的該第一金屬層與該第二金屬層分離；以及在該第一金屬層與該第二金屬層分離之後，圖案化該第一金屬層、該第二金屬層、該第三金屬層以及該第四金屬層。
  2. 如申請專利範圍第1項所述之線路板的製造方法，其中該液體材料為水、有機溶液或無機鹽水溶液。
  3. 如申請專利範圍第1項所述之線路板的製造方法，其中形成該第一導電柱的方法包括以下步驟：在該液體材料黏合該第一基板與該第二基板以前，形成至少一盲孔於該第一介電層中；以及在該液體材料黏合該第一基板與該第二基板之後，對該盲孔進行電鍍孔製程。
  4. 如申請專利範圍第1項所述之線路板的製造方法，其中形成該第一導電柱的方法包括以下步驟：在該液體材料黏合該第一基板與該第二基板之後，形成至少一盲孔於該第一介電層中；以及對該盲孔進行電鍍孔製程。
  5. 如申請專利範圍第1項所述之線路板的製造方法，其中形成該第二導電柱的方法包括以下步驟：：在該液體材料黏合以前，形成至少一盲孔於該第二介電層中；以及在該液體材料黏合該第一基板與該第二基板之後，對該盲孔進行電鍍孔製程。
  6. 如申請專利範圍第1項所述之線路板的製造方法，其中形成該第二導電柱的方法包括以下步驟：在該液體材料黏合該第一基板與該第二基板之後，形成至少一盲孔於該第二介電層中；以及對該盲孔進行電鍍孔製程。
  7. 如申請專利範圍第1項所述之線路板的製造方法，其中形成該第一疊層結構的方法包括以下步驟：形成一覆蓋該第一線路層的第三介電層；以及形成該第三金屬層於該第三介電層。
  8. 如申請專利範圍第7項所述之線路板的製造方法，更包括以下步驟：在該第三介電層中形成至少一連接該第三金屬層與該第一線路層的第三導電柱。
  9. 如申請專利範圍第1項所述之線路板的製造方法，其中形成該第二疊層結構的方法包括以下步驟：形成一覆蓋該第二線路層的第四介電層；以及形成該第四金屬層於該第四介電層。
  10. 如申請專利範圍第9項所述之線路板的製造方法，更包括以下步驟：在該第四介電層中形成至少一連接該第四金屬層與該第二線路層的第四導電柱。
  11. 如申請專利範圍第1項所述之線路板的製造方法，其中該液體材料、該第一基板與第二基板之間的壓力小於外界的大氣壓力，以至於該第一基板與第二基板被該大氣壓力施壓而黏合在一起。
TW099122239A 2010-07-06 2010-07-06 線路板的製造方法 TWI396491B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099122239A TWI396491B (zh) 2010-07-06 2010-07-06 線路板的製造方法
US12/878,586 US8191244B2 (en) 2010-07-06 2010-09-09 Fabricating method of circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099122239A TWI396491B (zh) 2010-07-06 2010-07-06 線路板的製造方法

Publications (2)

Publication Number Publication Date
TW201204213A TW201204213A (en) 2012-01-16
TWI396491B true TWI396491B (zh) 2013-05-11

Family

ID=45437726

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099122239A TWI396491B (zh) 2010-07-06 2010-07-06 線路板的製造方法

Country Status (2)

Country Link
US (1) US8191244B2 (zh)
TW (1) TWI396491B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020121652A1 (ja) * 2018-12-14 2020-06-18 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法
CN114040575A (zh) * 2021-10-18 2022-02-11 盐城维信电子有限公司 卷料柔性线路板背靠背制程加工方法及线路板产品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200401928A (en) * 2002-06-11 2004-02-01 Fujitsu Ltd Method and apparatus for fabricating bonded substrate
TW200730064A (en) * 2005-12-07 2007-08-01 Shinko Electric Ind Co Method of manufacturing wiring substrate and method of manufacturing electronic component mounting structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4538373B2 (ja) 2005-05-23 2010-09-08 日本特殊陶業株式会社 コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
US20080060838A1 (en) * 2006-09-13 2008-03-13 Phoenix Precision Technology Corporation Flip chip substrate structure and the method for manufacturing the same
TWI341002B (en) 2007-02-09 2011-04-21 Unimicron Technology Corp Coreless flip-chip packing substrate and method for making coreless packing substrate
TWI423752B (zh) 2007-06-05 2014-01-11 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd 多層無芯支撐結構的製作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200401928A (en) * 2002-06-11 2004-02-01 Fujitsu Ltd Method and apparatus for fabricating bonded substrate
TW200730064A (en) * 2005-12-07 2007-08-01 Shinko Electric Ind Co Method of manufacturing wiring substrate and method of manufacturing electronic component mounting structure

Also Published As

Publication number Publication date
US20120006478A1 (en) 2012-01-12
US8191244B2 (en) 2012-06-05
TW201204213A (en) 2012-01-16

Similar Documents

Publication Publication Date Title
US8387239B2 (en) Manufacturing method of embedded circuit substrate
JP2006229115A (ja) 配線基板製造用金属部材と、それを用いた配線基板の製造方法
JP2014082459A (ja) 多層プリント回路基板及びその製造方法
US20170273195A1 (en) Recessed cavity in printed circuit board protected by lpi
JP4857433B2 (ja) 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法
US9655254B2 (en) Manufacturing method of circuit substrate
JP2002359471A (ja) 多層配線基板の製造方法及び配線基板形成用金属板
TWI396491B (zh) 線路板的製造方法
TWI519225B (zh) 多層軟性線路結構的製作方法
TWI578873B (zh) 高密度增層多層板之製造方法
TW201406223A (zh) 多層線路板及其製作方法
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR101205464B1 (ko) 인쇄회로기판 제조방법
JP2007208229A (ja) 多層配線基板の製造方法
JP2009026898A (ja) 多層プリント配線板の製造方法、多層プリント配線板
KR102054198B1 (ko) 배선 기판의 제조 방법
JP2005236194A (ja) プリント配線板の製造方法
JP4279811B2 (ja) 多層配線基板の製造方法と配線基板形成用金属板
TWI407872B (zh) 電路板製作方法
JP6303364B2 (ja) コア基板の貫通孔形成方法
TWI398206B (zh) 電路板製作方法
JP2010205809A (ja) 多層プリント配線板およびその製造方法
JP4586058B2 (ja) 層間接続部材
KR100873673B1 (ko) 금속 범프를 이용한 다층 인쇄 회로 기판 및 제조 방법
JP4358059B2 (ja) 回路基板の製造方法