JPWO2018026004A1 - 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法 - Google Patents

支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法 Download PDF

Info

Publication number
JPWO2018026004A1
JPWO2018026004A1 JP2018532011A JP2018532011A JPWO2018026004A1 JP WO2018026004 A1 JPWO2018026004 A1 JP WO2018026004A1 JP 2018532011 A JP2018532011 A JP 2018532011A JP 2018532011 A JP2018532011 A JP 2018532011A JP WO2018026004 A1 JPWO2018026004 A1 JP WO2018026004A1
Authority
JP
Japan
Prior art keywords
layer
resin layer
peeling
manufacturing
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018532011A
Other languages
English (en)
Other versions
JP7172597B2 (ja
Inventor
平野　俊介
俊介 平野
禎啓 加藤
禎啓 加藤
尊明 小柏
尊明 小柏
和晃 川下
和晃 川下
中島　洋一
洋一 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Gas Chemical Co Inc
Original Assignee
Mitsubishi Gas Chemical Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chemical Co Inc filed Critical Mitsubishi Gas Chemical Co Inc
Publication of JPWO2018026004A1 publication Critical patent/JPWO2018026004A1/ja
Application granted granted Critical
Publication of JP7172597B2 publication Critical patent/JP7172597B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/34—Imagewise removal by selective transfer, e.g. peeling away
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0067—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto an inorganic, non-metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Laminated Bodies (AREA)

Abstract

樹脂層と、前記樹脂層の少なくとも一方の面側に設けられ且つ剥離手段を備えた接着層と、前記接着層上に設けられた第１の金属層と、を有する第１の積層体を準備する第１の積層体準備工程と、前記第１の金属層をエッチングして、前記第１の積層体に第１の配線導体を形成する第１の配線形成工程と、前記第１の積層体の前記第１の配線導体が設けられた面に、絶縁樹脂層と第２の金属層とをこの順で積層して、第２の積層体を形成する第２の積層体形成工程と、前記絶縁樹脂層に前記第１の配線導体に達する非貫通孔を形成し、前記非貫通孔が形成された前記絶縁樹脂層に電解めっき及び／又は無電解めっきを施して、前記絶縁樹脂層上に第２の配線導体を形成する第２の配線形成工程と、前記第２の配線導体が形成された前記第２の積層体から、少なくとも前記樹脂層を剥離する剥離工程と、を含む半導体素子搭載用パッケージ基板の製造方法。

Description

本発明は、支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法に関するものである。
電子機器、通信機器、及びパーソナルコンピューターなどに広く用いられる半導体パッケージの高機能化及び小型化は、近年、益々加速している。それに伴い、半導体パッケージにおけるプリント配線板及び半導体素子搭載用パッケージ基板の薄型化が要求されている。通常、プリント配線板及び半導体素子搭載用パッケージ基板は、支持基板上に回路パターンとなる層（以下、単に「配線導体」ともいう。）と絶縁材料とを積層させて作製される。
このような半導体素子搭載用パッケージ基板の製造方法としては、例えば、キャリア箔付極薄銅箔のキャリア箔面に第１の絶縁樹脂を設けてなる回路形成用支持基板を用い、パターン電解銅めっきによって第１の配線導体を形成し、更に、第２の絶縁樹脂を積層し、その後第２の配線導体を形成する方法が開示されている（例えば、下記特許文献１参照。）。
特開２００５−１０１１３７号公報
上述の特許文献１の半導体素子搭載用パッケージ基板の製造方法によれば、第１の配線導体は、化学研磨、レジスト貼り付け、露光、現像、乾燥、水洗浄、酸洗浄、電気めっき、乾燥、レジスト剥離、乾燥といった多数の工数を有する、「パターンめっき工程」を用いて製造されている。このような方法としては、例えば、上述のように絶縁層表面に薄銅箔を貼り付けた積層板をパターンめっきする"Ｍ−ＳＡＰ法"を用いる方法や、銅箔を使用せずに、絶縁層表面に直接パターンめっきする"ＳＡＰ法"を用いる方法がある。しかし、このようなパターンめっき工程は、工数が多い分、密着していたレジストが物理的衝撃等で剥がれる可能性や、その工程中に異物が混入してしまう可能性があるため、半導体搭載用パッケージ基板の回路形成不良が起こりやすい工程である。このため、工数が少なく効率良く回路が形成でき、回路形成不良が起こりにくい歩留りのよい方法が求められている。
上述の課題を解決すべく本発明は、生産効率がよく、歩留りの高い半導体素子搭載用パッケージ基板の製造方法並びにこれに用いられる支持基板及び支持基板付積層体を提供することを目的とする。
＜１＞ 樹脂層と、前記樹脂層の少なくとも一方の面側に設けられ且つ剥離手段を備えた接着層と、前記接着層上に設けられた第１の金属層と、を有する第１の積層体を準備する第１の積層体準備工程と、
前記第１の金属層をエッチングして、前記第１の積層体に第１の配線導体を形成する第１の配線形成工程と、
前記第１の積層体の前記第１の配線導体が設けられた面に、絶縁樹脂層と第２の金属層とをこの順で積層して、第２の積層体を形成する第２の積層体形成工程と、
前記絶縁樹脂層に前記第１の配線導体に達する非貫通孔を形成し、前記非貫通孔が形成された前記絶縁樹脂層に電解めっき及び／又は無電解めっきを施して、前記絶縁樹脂層上に第２の配線導体を形成する第２の配線形成工程と、
前記第２の配線導体が形成された前記第２の積層体から、少なくとも前記樹脂層を剥離する剥離工程と、
を含む半導体素子搭載用パッケージ基板の製造方法。
＜２＞ 前記第１の配線形成工程は、前記第１の積層体の前記第１の金属層上にレジストを積層する工程と、
フォトリソグラフィーによって前記レジストを現像して前記第１の金属層上に配線回路パターンを形成する工程と、
前記第１の金属層を、エッチング液を用いてパターニングし、前記パターニングされた前記第１の金属層上の前記配線回路パターンを除去して、前記接着層上に第１の配線導体を形成する工程と、
を含む前記＜１＞に記載の半導体素子搭載用パッケージ基板の製造方法。
＜３＞ 前記第２の積層体形成工程は、前記第１の配線導体上に粗化処理を施し、前記粗化処理が施された前記第１の配線導体が設けられた面に、前記絶縁樹脂層と第２の金属層とを加熱加圧してこの順で積層する前記＜１＞又は＜２＞に記載の半導体素子搭載用パッケージ基板の製造方法。
＜４＞ 前記第２の配線形成工程は、前記電解めっき及び／又は無電解めっきによって前記非貫通孔の内壁を接続し、且つ、サブトラクティブ工法又はセミアディティブ工法によって前記第２の配線導体を形成する前記＜１＞〜＜３＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜５＞ 前記第２の配線形成工程によって前記絶縁樹脂層上に前記第２の配線導体が形成された前記第２の積層体に対して、更に、前記第２の積層体形成工程及び前記第２の配線形成工程と同じ工程をｎ回繰り返し行い（ｎ＋２）層の配線導体を有するビルドアップ構造を有する第ｎの積層体を形成し、
前記剥離工程は、前記第ｎの積層体から少なくとも前記樹脂層を剥離する前記＜１＞〜＜４＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜６＞ 前記第２の配線形成工程は、レーザーによって前記非貫通孔を形成する前記＜１＞〜＜５＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜７＞ 前記剥離工程は、少なくとも前記樹脂層を物理的手段によって剥離する前記＜１＞〜＜６＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜８＞ 前記樹脂層の厚さが１μｍ以上である前記＜１＞〜＜７＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜９＞ 前記第１の金属層の厚さが１００μｍ以下である前記＜１＞〜＜８＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜１０＞ 前記接着層の厚さが１００μｍ以下である前記＜１＞〜＜９＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜１１＞ 前記第１の積層体の厚みが３０〜３００μｍである前記＜１＞〜＜１０＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜１２＞ 前記絶縁樹脂層の厚みが５〜１００μｍである前記＜１＞〜＜１１＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜１３＞ 前記剥離工程において、少なくとも前記樹脂層が剥離された前記第２の積層体から、少なくとも前記接着層を除去する工程を含む前記＜１＞〜＜１２＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜１４＞ 前記剥離工程において、エッチング液又はデスミア液を用いて前記除去をおこなう前記＜１３＞に記載の半導体素子搭載用パッケージ基板の製造方法。
＜１５＞ 前記剥離工程において、プラズマ処理によって前記除去をおこなう前記＜１３＞に記載の半導体素子搭載用パッケージ基板の製造方法。
＜１６＞ 前記剥離手段が、キャリア層及び厚さ５μｍ以下の金属膜を含み前記接着層と前記樹脂層との間に設けられた中間層であって、前記キャリア層が前記樹脂層側に配置された前記＜１＞〜＜１５＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜１７＞ 前記剥離工程において、前記第２の積層体から、前記樹脂層及び前記キャリア層を剥離する前記＜１６＞に記載の半導体素子搭載用パッケージ基板の製造方法。
＜１８＞ 前記剥離手段が、フッ素系樹脂を含み前記接着層と前記樹脂層との間に設けられた中間層である前記＜１＞〜＜１５＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜１９＞ 前記剥離工程において、前記第２の積層体から、前記樹脂層及び前記中間層を剥離する前記＜１８＞に記載の半導体素子搭載用パッケージ基板の製造方法。
＜２０＞ 前記剥離手段が熱膨張性粒子であって、前記接着層が前記熱膨張性粒子を前記第１の金属層との界面側に含む前記＜１＞〜＜１５＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜２１＞ 前記剥離工程において、前記第２の積層体から、少なくとも前記樹脂層及び前記接着層を剥離する前記＜２０＞に記載の半導体素子搭載用パッケージ基板の製造方法。
＜２２＞ 前記剥離手段が、剥離層と厚さ１μｍ以上の金属膜とを含み前記接着層と前記樹脂層との間に設けられた中間層である前記＜１＞〜＜１５＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜２３＞ 前記剥離工程において、前記第２の積層体から、前記樹脂層及び前記中間層を剥離する前記＜２２＞の半導体素子搭載用パッケージ基板の製造方法。
＜２４＞ 前記剥離工程は、さらに前記中間層を除去する工程を含む前記＜１６＞〜＜１８＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜２５＞ 前記中間層の厚さが１μｍ以上である前記＜１６＞〜＜１９＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜２６＞ 樹脂層と、
前記樹脂層の少なくとも一方の面側に設けられ且つ剥離手段を備えた接着層と、
前記接着層上に設けられた金属層と、
を有する支持基板。
＜２７＞ 前記剥離手段が、キャリア層及び厚さ５μｍ以下の金属膜を含み前記接着層と前記樹脂層との間に設けられた中間層であって、前記キャリア層が前記樹脂層側に配置された前記＜２６＞に記載の支持基板。
＜２８＞ 前記剥離手段が、フッ素系樹脂を含み前記接着層と前記樹脂層との間に設けられた中間層である前記＜２６＞に記載の支持基板。
＜２９＞ 前記剥離手段が熱膨張性粒子であって、前記接着層が前記熱膨張性粒子を前記金属層との界面側に含む前記＜２６＞に記載の支持基板。
＜３０＞ 前記剥離手段が、剥離層と厚さ１μｍ以上の金属膜とを含み前記接着層と前記樹脂層との間に設けられた中間層である前記＜２６＞に記載の支持基板。
＜３１＞ 前記樹脂層の両面のそれぞれに、前記接着層及び前記金属層が配置された前記＜２６＞〜＜３０＞のいずれか一つに記載の支持基板。
＜３２＞ 樹脂層と、
前記樹脂層の少なくとも一方の面側に設けられ剥離手段を備えた接着層と、
前記接着層上に設けられた絶縁樹脂層と、
前記絶縁樹脂層に埋設された第１の配線導体と、
前記絶縁樹脂層上に設けられた第２の金属層と、
を有する支持基板付積層体。
本発明の半導体素子搭載用パッケージ基板の製造方法によれば、生産効率がよく、歩留りの高い半導体素子搭載用パッケージ基板の製造方法並びにこれに用いられる支持基板及び支持基板付積層体を提供することができる。
第１の積層体（支持基板）の構成の一態様を説明する概略図である。 本実施形態の製造方法の一態様（中間層として、キャリア層と厚さ５μｍ以下の金属膜とを含む層を用いた態様）における流れを示す説明図である。 中間層として、フッ素系樹脂を含む層を用いた態様における本実施形態の製造方法の流れを示す説明図である。 剥離手段として、熱膨張性粒子を用いた態様における本実施形態の製造方法の流れを示す説明図である。 剥離手段として剥離層付銅箔を用いた態様における本実施形態の製造方法の流れを示す説明図である。 ビルドアップ構造を有する半導体素子搭載用パッケージ基板を示す説明図である。
以下、本発明について実施形態を例に説明する。但し、本発明の態様は以下に説明する実施形態に限定されるものではない。
本実施形態の半導体素子搭載用パッケージ基板の製造方法（以下、単に『本実施形態の製造方法』と称することがある。）は、
樹脂層と、前記樹脂層の少なくとも一方の面側に設けられ且つ剥離手段を備えた接着層と、前記接着層上に設けられた第１の金属層と、を有する第１の積層体を準備する第１の積層体準備工程と、
前記第１の金属層をエッチングして、前記第１の積層体に第１の配線導体を形成する第１の配線形成工程と、
前記第１の積層体の前記第１の配線導体が設けられた面に、絶縁樹脂層と第２の金属層とをこの順で積層して、第２の積層体を形成する第２の積層体形成工程と、
前記絶縁樹脂層に前記第１の配線導体に達する非貫通孔を形成し、前記非貫通孔が形成された前記絶縁樹脂層に電解めっき及び／又は無電解めっきを施して、前記絶縁樹脂層上に第２の配線導体を形成する第２の配線形成工程と、
前記第２の配線導体が形成された前記第２の積層体から、少なくとも前記樹脂層を剥離する剥離工程と、を含む。
本実施形態の半導体素子搭載用パッケージ基板の製造方法によれば、第１の積層体準備工程において、第１の積層体として、樹脂層上に、剥離手段を備えた接着層と（第１の）金属層をこの順で有する積層体（支持基板）を用いる。当該支持基板は金属層が接着層上に形成されているため、第１の配線導体を形成する際に、第１の金属層にエッチング処理を施すことができる。このため、第１の配線導体を形成する際にパターンめっき工程を用いる必要がなく、サブトラクティブ法のみで半導体素子搭載用パッケージ基板を作製することができる。
ここで、「サブトラクティブ法」とはエッチングで回路形成を行う方法であり、例えば、レジストフィルムを貼り付けてエッチングで回路を形成することができる。また、サブトラクティブ法は、例えば、化学研磨、レジスト貼り付け、露光、現像、水洗浄、エッチング、水洗浄、レジスト剥離、水洗浄、乾燥、内層粗化処理といった工数を有することができる。
本実施形態の製造方法に用いることのできる本実施形態の支持基板は、樹脂層と、前記樹脂層の少なくとも一方の面側に設けられ且つ剥離手段を備えた接着層と、前記接着層上に設けられた金属層と、を有する。前記金属層は、本実施形態の製造方法における"第１の金属層"に相当するものであり、前記支持基板は、本実施形態の製造方法における"第１の積層体"として用いることができる。剥離手段については後述するが、例えば、接着層と樹脂層との間に設けられた中間層を剥離手段として用いたり、熱膨張性粒子などの剥離手段を接着層に含有させることができる。
本実施形態の半導体素子搭載用パッケージ基板の製造方法においては、樹脂層と、前記樹脂層の少なくとも一方の面側に設けられ剥離手段を備えた接着層と、前記接着層上に設けられた絶縁樹脂層と、前記絶縁樹脂層に埋設された第１の配線導体と、前記絶縁樹脂層上に設けられた第２の金属層と、を有する支持基板付積層体が中間製品として作製される。本実施形態の支持基板付積層体は、例えば、本実施形態の製造方法における第２の積層体形成工程によって形成される"第２の積層体"に相当するものである。当該支持基板付積層体から少なくとも樹脂層を剥離することで半導体素子搭載用パッケージ基板とすることができる。
以下、必要に応じて図面を参照しつつ、本実施形態について詳細に説明するが、本発明は下記本実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。なお、図面中、同一要素には同一符号を付すこととし、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。なお、本明細書において、各積層体は、各層が互いに接着したものであるが、その各層は、必要に応じて、互いに剥離可能なものであってもよい。
《半導体素子搭載用パッケージ基板の製造方法》
上述のように本実施形態の製造方法は、少なくとも、第１の積層体準備工程と、第１の配線形成工程と、第２の積層体形成工程と、第２の配線形成工程と、剥離工程と、を含む。本実施形態の製造方法は、その他必要に応じて、適宜他の工程等を含んでいてもよい。
［第１の積層体準備工程］
第１の積層体準備工程は、樹脂層と、前記樹脂層の少なくとも一方の面側に設けられ剥離手段を備えた接着層と、前記接着層上に設けられた第１の金属層と、を有する第１の積層体を準備する工程である。後述のように剥離手段等として樹脂層と接着層との間に中間層を設けることができる。
（第１の積層体（支持基板））
まず、本工程にて準備される第１の積層体について説明する。図１は、第１の積層体（支持基板）の構成の一態様を説明する概略図である。図１に示すように、本実施形態における第１の積層体１０は、樹脂層１の両面に、中間層２と、接着層３と、第１の金属層４と、がこの順で設けられている。本実施形態における第１の積層体（支持基板）は、接着層３の剥離手段として、中間層２が樹脂層１と接着層３との間に設けられている。
例えば、第１の金属層４の直下の層がキャリア銅箔付極薄銅箔等の金属層であると、エッチング時に第１の金属層４とその直下の層との両方が除去されてしまう。この場合、積層工程にて絶縁樹脂層等を金属層上に積層する際、直下の層の除去された領域から樹脂層１の表面が露出しまう場合がある。このため、後述の絶縁樹脂層６と樹脂層１とが張り付いてしまい、その後に続く工程において、樹脂層１を中心とする部材群を第２の積層体からとり除くことができなくなってしまう。
これに対し、本実施形態における第１の積層体（支持基板）は、第１の金属層４の直下の層が接着層３であり、更に剥離手段として、樹脂層１との間に中間層２が設けられている。このため、本実施形態における第１の積層体（支持基板）は、エッチング時に接着層３が第１の金属層４と一緒に除去されることがなく、上述のような樹脂層１と絶縁樹脂層との接着等を防止することができる。また、接着層３は中間層２等の剥離手段を備えているため、第１の金属層４を第１の配線導体とした後であっても、第１の配線導体と、樹脂層１を中心とする部材群とを、後の工程において第２の積層体から容易にセパレートすることができる。
図１で示すように第１の積層体１０においては、樹脂層１の両端部が中間層２及び接着層３の両端部を覆うはみ出し部分１Ａを有することができる。はみ出し部分１Ａは、例えば樹脂層として後述のプリプレグを用いた場合、プリプレグ中の樹脂が溶融して加熱加圧時にはみ出して形成される部分である。本実施形態における第１の積層体１０においてはみ出し部分１Ａは必須の構成ではないが、はみ出し部分１Ａを有する場合、例えば、中間層と接着層との層間や樹脂層と中間層との層間に各工程で用いる薬液が染み込むのを防止することができる。尚、後述する図２〜図４においては、はみ出し部分１Ａの図示を省略する。
第１の積層体準備工程においては、半導体素子搭載用パッケージ基板の製造方法の一工程として、第１の積層体を形成する工程が含まれていてもよいし、別途、完成された第１の積層体（即ち、本実施形態の支持基板）を用意し、当該第１の積層体を用いて本実施形態の半導体素子搭載用パッケージ基板の製造方法を実施してもよい。
−樹脂層−
樹脂層は、第１の積層体のキャリア基板としての役割を果たす層であり、後述の剥離工程において剥離される層である。前記樹脂層としては、特に限定されないが、通常のガラスクロス等の基材に熱硬化性樹脂等の絶縁性の樹脂材料（絶縁材料）を含浸させたプリプレグや、絶縁性のフィルム材等を用いることができる。
ここで、"プリプレグ"とは、樹脂組成物等の絶縁材料を基材に含浸又は塗工してなるものである。
前記基材としては、特に限定されるものではなく、各種の電気絶縁材料用積層板に用いられる周知のものを適宜使用することが出来る。前記基材の材質は特に限定されるものではないが、例えば、Ｅガラス、Ｄガラス、Ｓガラス又はＱガラス等の無機物繊維；ポリイミド、ポリエステル又はテトラフルオロエリレン等の有機繊維；及びそれらの混合物等が挙げられる。また、前記基材の形状は特に限定されるものではないが、例えば、織布、不織布、ロービンク、チョップドストランドマット、サーフェシングマット等の形状を有するものを適宜用いることができる。但し、前記基材の材質及び形状は、目的とする成形物の用途や性能により選択され、必要により単独もしくは２種類以上の材質及び形状の使用も可能である。
前記基材の厚みは特に制限はないが、通常０．０１５〜０．５ｍｍ程度のものを使用することができる。また、前記基材としては、シランカップリング剤等で表面処理したものや機械的に開繊処理を施したものを用いることができ、これら基材は耐熱性や耐湿性、加工性の面から好適である。
前記絶縁材料としては、プリント配線板の絶縁材料として用いられる公知の樹脂組成物を適宜選定して用いることが出来る。前記樹脂組成物としては、耐熱性、耐薬品性の良好な熱硬化性樹脂をベースとして用いることができる。前記熱硬化性樹脂としては、特に限定されるものではないが、フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂、ビニール樹脂などを例示することができる。前記熱硬化性樹脂は、１種類のものを単独で用いてもよいし、２種類以上を混合して用いてもよい。
熱硬化性樹脂の中でも、エポキシ樹脂は、耐熱性、耐薬品性、電気特性に優れ、比較的安価であることから、絶縁樹脂として好適に用いることができる。エポキシ樹脂としては、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、脂環式エポキシ樹脂、脂肪族鎖状エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡノボラック型エポキシ樹脂、ビフェノールのジグリシジルエテール化物、ナフタレンジオールのジグリシジルエテール化物、フェノール類のジグリシジルエテール化物、アルコール類のジグリシジルエテール化物、及びこれらのアルキル置換体、ハロゲン化物、水素添加物などを挙げることができる。エポキシ樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。また、このエポキシ樹脂とともに用いる硬化剤は、エポキシ樹脂を硬化させるものであれば限定することなく使用でき、例えば、多官能フェノール類、多官能アルコール類、アミン類、イミダゾール化合物、酸無水物、有機リン化合物及びこれらのハロゲン化物などが挙げられる。これらのエポキシ樹脂硬化剤は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
前記シアネート樹脂は、加熱によりトリアジン環を繰り返し単位とする硬化物を生成する樹脂であり、硬化物は誘電特性に優れる。このため、特に高周波特性が要求される場合などに好適である。前記シアネート樹脂としては、例えば、２，２−ビス（４−シアナトフェニル）プロパン、ビス（４−シアナトフェニル）エタン、２，２−ビス（３，５ジメチル−４−シアナトフェニル）メタン、２，２−（４−シアナトフェニル）−１，１，１，３，３，３−ヘキサフルオロプロパン、α，α'−ビス（４−シアナトフェニル）−ｍ−ジイソプロピルベンゼン、フェノールノボラック及びアルキルフェノールノボラックのシアネートエステル化物等が挙げられる。その中でも、２，２−ビス（４−シアナトフェニル）プロパンは、硬化物の誘電特性と硬化性とのバランスが特に良好であり、コスト的にも安価であるため好ましい。またシアネートエステル化合物等のシアネート樹脂は、１種類を単独で用いてもよく、２種類以上を混合して用いてもよい。また、前記シアネートエステル化合物は予め一部が三量体や五量体にオリゴマー化されていてもよい。
さらに、シアネート樹脂に対して硬化触媒や硬化促進剤を併用することもできる。硬化触媒としては、例えば、マンガン、鉄、コバルト、ニッケル、銅、亜鉛等の金属類を用いることができ、具体的には、２−エチルヘキサン酸塩、オクチル酸塩等の有機金属塩やアセチルアセトン錯体などの有機金属錯体を挙げることができる。前記硬化触媒は、１種類を単独で使用してもよいし、２種類以上を混合して使用してもよい。
また、前記硬化促進剤としてはフェノール類を使用することが好ましく、ノニルフェノール、パラクミルフェノールなどの単官能フェノールや、ビスフェノールＡ、ビスフェノールＦ、ビスフェノールＳなどの二官能フェノール、又は、フェノールノボラック、クレゾールノボラックなどの多官能フェノールなどを用いることができる。前記硬化促進剤は、１種類を単独で使用してもよいし、２種類以上を混合して使用してもよい。
前記絶縁材料として用いられる樹脂組成物には、誘電特性、耐衝撃性、フィルム加工性などを考慮して、熱可塑性樹脂をブレンドすることもできる。前記熱可塑性樹脂としては、特に限定されるものではないが、例えば、フッ素樹脂、ポリフェニレンエーテル、変性ポリフェニレンエーテル、ポリフェニレンスルフィド、ポリメーボネート、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリアクリレート、ポリアミド、ポリアミドイミド、ポリブタジエンなどを挙げることができる。前記熱可塑性樹脂は、１種類のものを単独で用いてもよいし、２種類以上を混合して用いてもよい。
熱可塑性樹脂の中でも、硬化物の誘電特性を向上させることができるという観点からは、ポリフェニレンエーテル及び変性ポリフェニレンエーテルを配合して用いることが有用である。ポリフェニレンエーテル及び変性ポリフェニレンエーテルとしては、例えば、ポリ（２，６−ジメチル−１，４−フェニレン）エーテル、ポリ（２，６−ジメチル−１，４−フェニレン）エーテルとポリスチレンとのアロイ化ポリマー、ポリ（２，６ジメチル−１，４−フェニレン）エーテルとスチレンーブタジエンコポリマーとのアロイ化ポリマー、ポリ（２，６−ジメチル−１，４−フェニレン）エーテルとスチレン−無水マレイン酸コポリマのアロイ化ポリマー、ポリ（３，６−ジメチル−１，４−フェニレン）エーテルとポリアミドとのアロイ化ポリマー、ポリ（２，６−ジメチル−１，４−フェニレン）エーテルとスチレンーブタジエン−アクリロニトリルコポリマーとのアロイ化ポリマーなどが挙げられる。また、ポリフェニレンレンエーテルに反応性や重合性を付与するために、ポリマー鎖末端にアミン基、エポキシ基、カルボン基、スチリル基などの官能基を導入したり、ポリマー鎖側鎖にアミン基、エポキシ基、カルボキシル基、スチリル基、メタクリル基などの官能基を導入してもよい。
前記熱可塑性樹脂の中でも、耐湿性に優れ、更に金属に対する接着性が良好な観点からは、ポリアミドイミド樹脂が有用である。ポリアミドイミド樹脂の原料は特に限定されるものではないが、酸性分としては、無水トリメリット酸、無水トリメリット酸モノクロライドが挙げられ、アミン成分としては、メタフェニレンジアミン、パラフェニレンジアミン、４，４'−ジアミノジフェニルエーテル、４，４'−ジアミノジフェニルメタン、ビス［４−（アミノフェノキシ）フェニル］スルホン、２，２'−ビス［４−（４−アミノフ
ェノキシ）フェニル］プロパンなどが挙げられる。前記ポリアミドイミド樹脂は、乾燥性を向上させるためにシロキサン変性としてもよく、この場合、アミノ成分としてシロキサンジアミンを用いることができる。前記ポリアミドイミド樹脂は、フィルム加工性を考慮すると、分子量が５万以上のものを用いるのが好ましい。
上述の熱可塑性樹脂については、主としてプリプレグに用いられる絶縁材料として説明したが、これら熱可塑性樹脂はプリプレグとしての使用に限定されない。例えば、上述の熱可塑性樹脂を用いてフィルム加工したものを本実施形態における樹脂層として用いてもよい。
絶縁材料として用いられる樹脂組成物には、無機フィラーが混合されていてもよい。前記無機フィラーとしては、アルミナ、水酸化アルミニウム、水酸化マグネシウム、クレー、タルク、三酸化アンチモン、五酸化アンチモン、酸化亜鉛、溶融シリカ、ガラス粉、石英粉、シラスバルーンなどが挙げられる。これら無機フィラーは単独で使用してもよいし、２種類以上を混合して使用してもよい。
絶縁材料として用いられる樹脂組成物は、有機溶媒を含有していてもよい。前記有機溶媒としては、ベンゼン、トルエン、キシエン、トリメチルベンゼンのような芳香族炭化水素系溶媒；アセトン、メチルエチルケトン、メチルイノブチルケトンのようなケトン系溶媒；テトラヒドロフランのようなエーテル系溶媒；イソプロパノール、ブタノールのようなアルコール系溶媒；２−メトキシエタノール、２−ブトキシエタノールのようなエーテルアルコール溶媒；Ｎ−メチルピロリドン、Ｎ、Ｎ−ジメチルホルムアミド、Ｎ、Ｎ−ジメチルアセトアミドのようなアミド系溶媒などを、所望に応じて併用することができる。尚、プリプレグを作製する場合におけるワニス中の溶媒量は樹脂組成物全体に対して４０〜８０質量％の範囲とすることが好ましい。また、前記ワニスの粘度は２０〜１００ｃＰ（２０〜１００ｍＰａ・ｓ）の範囲が望ましい。
絶縁材料として用いられる樹脂組成物は難燃剤を含有していてもよい。前記難燃剤としては特に限定されるものではないが、例えば、デカブロモジフェニルエーテル、テトラブロモビスフェノールＡ、テトラブロモ無水フタル酸、トリブロモフェノールなどの臭素化合物、トリフェニルフォスフェート、トリキシレルフォスフェート、クレジルジフェニルフォスフェートなどのリン化合物、水酸化マグネシウム、水酸化アルミニウムなどの金属水酸化物、赤リン及びその変性物、三酸化アンチモン、五酸化アンチモンなどのアンチモン化合物、メラミン、シアヌール酸、シアヌール酸メラミンなどのトリアジン化合物など公知慣例の難燃剤を用いることができる。
絶縁材料として用いられる樹脂組成物に対して、さらに必要に応じて上述の硬化剤、硬化促進剤や、その他、熱可塑性粒子、着色剤、紫外線不透過剤、酸化防止剤、還元剤などの各種添加剤や充填剤を加えることができる。
前記プリプレグは、例えば、上述した基材に対する樹脂組成物の付着量が、乾燥後のプリプレグにおける樹脂含有率で２０〜９０質量％となるように、樹脂組成物（ワニスを含む）を基材に含浸又は塗工した後、１００〜２００℃の温度で１〜３０分間加熱乾燥することで、半硬化状態（Ｂステージ状態）のプリプレグとして得ることができる。そのようなプリプレグとしては、例えば、三菱ガス化学製の厚み０．１ｍｍのプリプレグ（商品名：Ａ−ＩＴ５６）を使用することができる。本実施形態の第１の積層体の準備工程においては、例えば、このプリプレグを所望の樹脂層の厚さとなるように、１〜２０枚重ね、その両面に三菱ガス化学製の厚み０．１ｍｍのプリプレグ（商品名：Ａ−ＩＴ５６）を配置した構成で加熱加圧することができる。プリプレグの成形方法としては、通常の手法を適用でき、例えば、多段プレス、多段真空プレス、連続成形、オートクレーブ成形機等を使用し、通常、温度１００〜２５０℃、圧力２〜１００ｋｇ／ｃｍ2、加熱時間０．１〜５時間の範囲で成形したり、真空ラミネート装置などを用いてラミネート条件５０〜２００℃、０．１〜１０ＭＰｓの条件で真空又は大気圧の条件で行うことができる。
−接着層−
接着層は、樹脂層の少なくとも一方の面側に設けられており、剥離手段を備えている。剥離手段については後述するが、例えば、樹脂層と接着層との間に設けられる中間層等が挙げられる。
本実施形態において「接着層」は、樹脂を含み、金属層と接着することのできる非金属層を意味する。また、接着層を構成する樹脂は、後の工程で金属層がエッチングされる際にこれらエッチング処理に伴う工程に用いられる薬液に対する耐性が高いものを好適に用いることができる。前記接着層は、非金属層であるため、エッチングの際に第１の配線導体ともに除去されず樹脂層と絶縁樹脂層とが溶着することがない。また、接着層は非金属層であるため、剥離工程又は除去工程において容易に第１の配線導体から剥離又は除去することができる。
前記接着層を構成する樹脂としては、特に限定されず、例えば、熱硬化性樹脂又は熱可塑性樹脂のいずれであってもよいが、絶縁材料であることが好ましい。前記絶縁材料としては、上述の樹脂層に用いることできる熱硬化性樹脂や熱可塑性樹脂を用いることができるが、例えば、耐熱性、耐薬品性、電気特性の観点から、エポキシ樹脂を好適に用いることができる。エポキシ樹脂としては、特に限定されないが、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、脂環式エポキシ樹脂、脂肪族鎖状エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡノボラック型エポキシ樹脂、ビフェノールのジグリシジルエテール化物、ナフタレンジオールのジグリシジルエテール化物、フェノール類のジグリシジルエテール化物、アルコール類のジグリシジルエテール化物、及びこれらのアルキル置換体、ハロゲン化物、水素添加物などを挙げることができる。エポキシ樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。また、このエポキシ樹脂とともに用いる硬化剤は、エポキシ樹脂を硬化させるものであれば限定することなく使用でき、例えば、多官能フェノール類、多官能アルコール類、アミン類、イミダゾール化合物、酸無水物、有機リン化合物及びこれらのハロゲン化物などが挙げられる。これらのエポキシ樹脂硬化剤は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
−剥離手段−
接着層は剥離手段を備える。ここで「剥離手段」とは、接着層と対象となる層との剥離を容易にするための手段を意味し、例えば、剥離可能な中間層を用いて対象となる層との剥離を容易にするための手段や隣接する層との接着力を低下させて接着層と対象となる層との剥離を容易にする手段等が含まれる。特に限定されるものではないが、前記剥離手段としては以下の態様が例示される。
（１）剥離手段が、キャリア層及び厚さ５μｍ以下の金属膜を含み前記接着層と前記樹脂層との間に設けられた中間層であって、前記キャリア層が前記樹脂層側に配置された態様
（２）剥離手段が、フッ素系樹脂を含み、前記接着層と前記樹脂層との間に設けられた中間層である態様
（３）剥離手段が熱膨張性粒子であって、前記接着層が前記熱膨張性粒子を前記第１の金属層との界面側に含む態様
（４）剥離手段が、剥離層と厚さ１μｍ以上の金属膜とを含み、前記接着層と前記樹脂層との間に設けられた中間層である態様
尚、中間層は例えば接着層の剥離手段として用いることのできる他、任意の目的で設けることができる。
前記キャリア層と、厚さ５μｍ以下の金属膜と、を前記樹脂層側からこの順で含む中間層としては、例えば、キャリア金属箔付き金属箔を用いることができる。ここで、「キャリア金属箔付き金属箔」とは、キャリア層としてキャリア金属箔を有し、更にそのキャリア金属箔よりも薄い金属箔（以下、「薄金属箔」と称することがある。）を備える積層体シートである。より詳細には、キャリア金属箔付き金属箔は、キャリア金属箔に、必要に応じて別のフィルムを介して、薄金属箔が剥離可能な状態で積層された積層シートであり、市販のものであってもよい。
前記中間層がキャリア金属箔と薄金属箔とを積層してなる積層シートである場合、通常、キャリア金属箔と薄金属箔との間で剥離することになる。キャリア金属箔の厚さは、特に限定されないがハンドリング性と経済性とを考慮すると、９〜７０μｍが好ましく、１２〜３５μｍがさらに好ましい。薄金属箔の厚さについても特に限定されるものではないが、経済性及び積層体の生産性を考慮すると、５μｍ以下が好ましく、１〜５μｍが更に好ましい。前記薄金属箔の金属の種類は特に限定されず、例えば、金、銀、銅、アルミニウム、及びこれらのうちの２種以上の金属からなる合金から選択される少なくとも１種を使用できる。なかでも、熱膨張率、導電性及び経済性の点から銅を好適に用いることができる。
キャリア金属箔と薄金属箔との界面における剥離強度は特に限定されないが、各工程における薬液の浸み込みや、剥離工程における剥離むらを抑制する観点から、１〜５０Ｎ／ｍであると好ましく、３〜４０Ｎ／ｍであるとより好ましく、５〜２０Ｎ／ｍであると更に好ましい。剥離強度の測定方法は公知の手段を適宜用いることができるが、例えば、オートグラフ又はばねばかりを用いて剥離し、そのときの剥離強度を測定値とすることができる。尚、キャリア金属箔と薄金属箔との剥離強度は、剥離工程においてキャリア金属箔及び薄金属箔の界面で剥離できるように、キャリア金属箔及び樹脂層間の接着強度や薄金属箔及び接着層間の接着強度等よりも小さいことが好ましい。
前記フッ素系樹脂を含む中間層に含まれるフッ素系樹脂としては、特に限定されるものではないが、ポリテトラフルオロエチレン、ポリビニリデンフルオライド、ポリクロロトリフルオロエチレン等が挙げられる。前記中間層がフッ素系樹脂を含む場合、当該フッ素系樹脂を含む（中間）層は、必要に応じて他の熱可塑性樹脂や熱硬化性樹脂を含んでいてもよい。他の樹脂とフッ素系樹脂とを併用する場合、特に限定されるものではないが、中間層中のフッ素系樹脂の含有量は、中間層の全質量に対して１０質量％以上であることが好ましく、５０質量％以上であることが好ましく、９０質量％以上であることが好ましい。前記フッ素系樹脂を含む層としては、特に限定されるものではないが、例えば、市販品のテフロン（登録商標）シート等を好適に用いることができる。
特に限定されるものではないが、フッ素系樹脂を含む中間層を用いる場合、中間層と接着層との界面において剥離するように構成することができる。この場合、フッ素系樹脂を含む中間層と接着層との界面における剥離強度は特に限定されないが、剥離工程における剥離むら等を抑制する観点から、１〜１００Ｎ／ｍであると好ましく、１〜７０Ｎ／ｍであるとより好ましく、１〜５０Ｎ／ｍであると更に好ましい。剥離強度の測定方法は公知の手段を適宜用いることができるが、例えば、オートグラフ又はばねばかりを用いて剥離し、そのときの剥離強度を測定値とすることができる。尚、フッ素系樹脂を含む中間層と接着層との剥離強度は、剥離工程において中間層及び接着層の界面で剥離できるように、中間層及び樹脂層間の接着強度や接着層及び第１の配線導体との接着強度等よりも小さいことが好ましい。
前記接着層が剥離手段として熱膨張性粒子を含む場合、前記熱膨張性粒子としては、特に限定されるものではないが、例えば、容易にガス化して熱膨張性を示す化合物（例えば、イソブタン、プロパン、ペンタン等）をコアとし、シェルに、例えば、塩化ビニリデン−アクリロニトリル共重合体やポリビニルアルコール、ポリビニルブチラールやポリメチルメタクリレート、ポリアクリロニトリルやポリ塩化ビニリデン、ポリスルホン等の熱溶融性物質や熱膨張で破壊する物質を用いたマイクロカプセル等を用いることができる。熱膨張性粒子の体積膨張は、特に限定されるものではないが、例えば５倍以上とすることができる。更に、熱膨張性粒子の膨張温度も特に限定されるものではなく、前記第１の金属層と接着層との接着性を維持したい工程では接着強度が低下せず、後の工程において剥離可能なように適宜設定することができる。更に、用いる熱膨張性粒子の平均粒径も、適宜設定でき、例えば、１〜５０μｍとすることができる。
前記熱膨張粒子を剥離手段として接着層に含ませる場合、接着層の接着力を低下させたい面側に熱膨張粒子を偏在させることができる。但し、本発明は当該構成に限定されることなく、例えば、樹脂層側に熱膨張粒子を偏在させてもよいし、接着層内に熱膨張粒子を均一に分散させてもよい。
前記熱膨張粒子を用いた場合、例えば、接着層のベースポリマーとして、熱可塑性樹脂を用いることができる。前記熱可塑性樹脂としては、一定の温度を付与すると軟化して可塑性を示し、冷却すると固化する樹脂であって、例えば、ポリエチレン、ポリプロピレン、ポリスチレン、ポリ塩化ビニル等のビニル系ポリマー、ポリエステル，ポリアミドなどの縮合系ポリマー等が挙げられる。
前記接着層が剥離手段として熱膨張性粒子を含む場合、例えば、前記樹脂層上に熱膨張性粒子を含む接着層用組成物を塗布して接着層を形成してもよいし、ポリエステルフィルム等の支持体上に熱膨張性粒子を含む接着層が形成されたフィルム等を用いてもよい。後者の場合、例えば、支持体を中間層として前記樹脂層側に配置し、接着層側に前記第１の金属層を配置するように構成することができる。このようなフィルムとしては公知のものを適宜使用することができるが、例えば、ポリエステル基材に剥離層が形成された市販品である、電子部品工程用熱剥離シート（日東電工株式会社製、商品名：リバアルファ（品番３１９５０Ｅ））等を適宜用いることができる。
剥離層と、厚さ１μｍ以上の金属膜と、含む中間層を剥離手段として用いる場合、当該中間層は、剥離層が接着層側、金属膜が樹脂層側に位置するように接着層と樹脂層との間に配置される。剥離層に含まれる材料としては特に限定はないが、例えば、シラン化合物等のケイ素化合物を用いることができる。更に、剥離層には必要に応じて公知の熱硬化性樹脂等を用いてもよい。このような中間層としては、例えば、市販の剥離層付金属箔等を用いることができる。
前記中間層として剥離層付金属箔を用いる場合、剥離工程において剥離する箇所は特に限定はないが、通常、接着層と剥離層との間で剥離することが好ましい。剥離層の厚さは特に限定されるものではないが、５ｎｍ〜１００ｎｍが好ましく、１０ｎｍ〜８０ｎｍが更に好ましく、２０ｎｍ〜６０ｎｍが特に好ましい。
また、前記中間層に用いられる膜厚１μｍ以上の金属膜の金属の種類は特に限定されず、例えば、金、銀、銅、アルミニウム、及びこれらのうちの２種以上の金属からなる合金から選択される少なくとも１種を使用できる。なかでも、熱膨張率、導電性及び経済性の点から銅を好適に用いることができる。また、当該金属膜の膜厚は１μｍ以上であり、ハンドリング性や経済性を考慮すると、９μｍ〜７０μｍが好ましく、１２μｍ〜３５μｍがさらに好ましい。
−第１の金属層−
前記第１の金属層の金属の種類は特に限定されず、例えば、金、銀、銅、アルミニウム、及びこれらのうちの２種以上の金属からなる合金から選択される少なくとも１種を使用できる。なかでも、熱膨張率、導電性及び経済性の点から銅を好適に用いることができる。
−各層の厚み−
前記第１の積層体の厚さは、所望に応じて適宜設定可能であり特に限定されないが、例えば、積層時の取り扱いの観点から、３０μｍ〜３００μｍが好ましく、４０μｍ〜２００μｍが更に好ましい。
前記樹脂層の厚さは、所望に応じて適宜設定可能であり特に限定されないが、例えば、絶縁信頼性の観点から、１μｍ以上であることが好ましく、５μｍ〜２００μｍが好ましく、５μｍ〜１００μｍが更に好ましい。
前記中間層の厚さは特に限定されないが、エッチングにより第１の配線導体を形成する観点、並びに、経済的及び生産性の観点から、１μｍ以上が好ましく、１００μｍ以下が好ましく、１μｍ〜５０μｍがより好ましい。
前記接着層の厚さは特に限定されないが、例えば、後のデスミア工程にて除去する観点から、１００μｍ以下が好ましく、８０μｍ以下が好ましく、１μｍ〜５０μｍがより好ましい。
前記第１の金属層の厚さは特に限定されないが、エッチングにより第１の配線導体を形成する観点、並びに、経済的及び生産性の観点から、１００μｍ以下が好ましく、２０μｍ以下が好ましく、５μｍ〜２０μｍがより好ましい。
［第１の配線形成工程］
第１の配線形成工程は、前記第１の金属層をエッチングして前記第１の積層体に第１の配線導体を形成する工程である。
第１の金属層をエッチングして第１の配線導体を形成する方法は、特に限定されるものでなく、例えば、前記第１の積層体の前記第１の金属層上にレジストを積層する工程と、フォトリソグラフィーによって前記レジストを現像して前記第１の金属層上に配線回路パターンを形成する工程と、前記第１の金属層を、エッチング液を用いてパターニングし、前記パターニングされた前記第１の金属層上の前記配線回路パターンを除去して、前記接着層上に第１の配線導体を形成する工程（所謂サブトラクティブ工法）と、を含むことで、第１の金属層から第１の配線導体を形成することができる。前記サブトラクティブ法によって第１の配線導体を形成する方法は、特に限定されるものではなく、通常、多層プリント配線板の製造において行われている公知の方法を用いることができる。
上述のレジストは特に限定されず、例えば市販のドライフィルムレジスト等公知のものを適宜選定して用いることができる。また、配線回路パターンの形成の際におけるフォトリソグラフィー（露光、現像、レジストの除去を含む）の条件等は特に限定されず、公知の手段及び装置を用いて実施することができる。
第１の配線導体のパターン幅は、特に限定はなく用途に応じて適宜その幅を選定することができるが、例えば、５〜１００μｍとすることができ、好ましくは１０〜３０μｍ程度とすることができる。
例えば、特に限定されるものではないが、サブトラクティブ法による第１の金属層からの第１の配線導体の形成は、以下のようにして行うことができる。まず、メック（株）製ＣＺ−８１００（商品名）などの過水硫酸系のソフトエッチング液を用いて、銅箔（金属層）表面を１〜２μｍエッチング（粗化処理）し、次に、その銅箔表面に、温度１１０±１０℃、圧力０．５０±０．０２ＭＰａでドライフィルム（日立化成製ＲＤ−１２２５）をラミネートする。次いで、マスク露光機を用いて位置合わせ用の穴を基準に露光し、１％炭酸ナトリウム水溶液にてドライフィルムレジストを現像し、その後、エッチングレジストに覆われていない部分の銅箔を塩化第二銅水溶液で除去し、最終的にアミン系のレジスト剥離液にてドライフィルムレジストを剥離することで第１の配線導体を形成することができる。
［第２の積層体形成工程］
第２の積層体形成工程は、前記第１の積層体の前記第１の配線導体が設けられた面に絶縁樹脂層と第２の金属層とをこの順で積層して、第２の積層体を形成する工程である。また、前記第２の積層体形成工程は、前記第１の配線導体上に粗化処理を施し、前記粗化処理が施された前記第１の配線導体が設けられた面に前記絶縁樹脂層と第２の金属層とを加熱加圧してこの順で積層することができる。前記粗化処理を施すことで、第１の配線導体と前記絶縁樹脂との接着強度を高めることができる。前記粗化処理は公知の方法を適宜用いることができるが、例えば、酸化処理、還元処理、エッチングを行うなどの粗化処理を採用することができる。
（絶縁樹脂層）
前記絶縁樹脂層としては、上述の樹脂層と同様の材料（例えば、プリプレグ）を用いることができる。また、前記絶縁樹脂層の厚みは、所望に応じて適宜設定可能であり特に限定されないが、例えば、絶縁信頼性の観点から、５μｍ〜１００μｍが好ましく、２０μｍ〜９０μｍが更に好ましい。
（第２の金属層）
前記第２の金属層としては、例えば、上述の第１の金属層や極薄銅箔と同様の金属を用いることができる。前記第２の金属層は、例えば、キャリア付の極薄銅箔を使用することができる。この場合、前記キャリアは、極薄銅箔の面を前記絶縁樹脂層上に配置し、加熱加圧によって積層した後に剥離され、キャリアが剥離された後の極薄銅箔が第２の金属層となる。
前記第１の配線導体が設けられた面に前記絶縁樹脂層と第２の金属層とを配置した後の加熱加圧の方法は特に限定されるものではないが、例えば、真空（減圧）ホットプレス、及び真空（減圧）ラミネート等の公知の手段を挙げることができる。
例えば、前記絶縁樹脂層としてプリプレグを用いた場合、接着強度をより高くする観点から、真空（減圧）ホットプレスを好適に採用することができる。加熱加圧時における加熱温度は特に限定されるものではないが、例えば、接着強度をより高くする観点から、１６０〜２３０℃が好ましく、１８０〜２２０℃が更に好ましい。また、加圧圧力も特に限定されるものではないが、例えば、接着強度をより高くする観点から、１〜４ＭＰａが好ましく、２．５〜３．５ＭＰａが更に好ましい。更に、加熱及び加圧処理の時間も特に限定されるものではないが、例えば、接着強度をより高くする観点から、６０〜３００分間が好ましく、１２０〜１８０分間がさらに好ましい。但し、これら加熱温度、加圧圧力及び加熱及び加圧の処理時間は用いる材料により適宜選定される。
［第２の配線形成工程］
第２の配線形成工程は、前記絶縁樹脂層に前記第１の配線導体に達する非貫通孔を形成し、前記非貫通孔が形成された前記絶縁樹脂層に電解めっき及び／又は無電解めっきを施し、前記絶縁樹脂層上に第２の配線導体を形成する工程である。特に限定されるものではないが、例えば、前記第２の配線形成工程は、前記電解めっき及び／又は無電解めっきによって前記非貫通孔の内壁を接続し、且つ、サブトラクティブ工法又はセミアディティブ工法によって前記第２の配線導体を形成することができる。尚、特に限定されるものではないが、工程数や歩留まり率の向上の観点から、前記第２の配線導体の形成方法は、サブトラクティブ工法を用いることが好ましい。
（非貫通孔）
非貫通孔を形成する手段は特に限定はないが、例えば、炭酸ガスレーザー等のレーザーやドリル等の公知の手段を用いることができる。非貫通孔は金属層を介して前記絶縁樹脂層に形成され、本工程にて形成される第２の配線導体と第１の配線導体とを電気的に接続させるために設けられる。非貫通孔の数やサイズは所望に応じて適宜選定することができる。また、非貫通孔を形成した後に過マンガン酸ナトリウム水溶液等を用いてデスミア処理を施すことができる。
第２の配線形成工程は、非貫通孔を形成したのち、電解銅めっき及び／又は無電解銅めっきを施して、非貫通孔の内壁に銅めっき膜を形成し、第１の配線導体と第２の金属層とを電気的に接続する。前記電解銅めっき及び／無電解めっきは公知の方法を採用することができる。当該銅めっきは、電解銅めっき及び無電解めっきはどちらか一方のみでもよいが、電解銅めっき及び無電解めっきの両方を施すことが好ましい。
（第２の配線導体の形成）
第２の配線形成工程は、電解めっき及び／又は無電解めっき処理の後、第２の配線導体を形成する。第２の配線導体の形成方法は特に限定されるものではなく、サブトラクティブ工法やセミアディティブ工法等の公知の手段を適宜採用することができる。第２の配線形成工程におけるサブトラクティブ工法は、特に限定されることはないが、例えば、第２の金属層の整面を実施し、ドライフィルムレジスト等をラミネートし、更に、ネガ型マスクを張り合わせた後、露光機にて回路パターンを焼付け、現像液にてドライフィルムレジストを現像し、エッチングレジストを形成することができる。その後エッチング処理を施し、エッチングレジストのない部分の金属（例えば、銅）を塩化第二鉄水溶液等で除去した後、レジストを除去することで、第２の配線導体を形成することができる。
［剥離工程］
剥離工程は、前記第２の配線導体が形成された前記第２の積層体から、少なくとも前記樹脂層を剥離する工程である。樹脂層を剥離する手段は物理的手段又は化学的手段のいずれも採用することができるが、例えば剥離される予定の境界面に物理的な力を加えて、物理的に第１の絶縁樹脂層を剥離することが好ましい。剥離工程において、前記第２の配線導体が形成された前記第２の積層体から少なくとも樹脂層を剥離することで、本実施形態における半導体素子搭載用パッケージ基板を作製することができる。本実施形態においては、用いる剥離手段の種類に応じて、剥離工程において剥離される層の境界面が異なる。
前記剥離工程は、少なくとも前記樹脂層が剥離された前記第２の積層体から、前記中間層及び前記接着層の少なくとも一方を除去する工程（除去工程）を含むことができる。また、前記剥離工程においては、エッチング液又はデスミア液を用いて前記中間層及び前記接着層の少なくとも一方を除去することができる。さらに、剥離工程は、プラズマ処理によって前記中間層及び前記接着層の少なくとも一方を除去してもよい。これら中間層又は接着層の除去については、用いられる材料に応じて公知の手段を適宜採用することができる。前記プラズマ処理に用いるプラズマ装置としては、特に限定されるものではないが、March Plasma Systems社の型番PCB1600Eなどを用いることができる。また、特に限定されるものではないが、前記プラズマ処理には、例えば、四フッ化炭素等のフッ素系ガスを用いることができる。
［本実施形態の製造方法の流れについて］
以下、図を用いて本実施形態の製造方法の流れについて説明する。
まず、図２を用いて、接着層の剥離手段として中間層を用い、当該中間層としてキャリア層と厚さ５μｍ以下の金属膜とを含む層を用いた態様について説明する。図２は、本実施形態の製造方法の一態様（中間層としてキャリア層と厚さ５μｍ以下の金属膜とを含む層を用いた態様）における流れを示す説明図である。
図２（Ａ）に示すように、第１の積層体準備工程においては、樹脂層１と、樹脂層１の両面に各々中間層２と、接着層３と、第１の金属層４と、を有する第１の積層体１０が準備される。図２（Ａ）において中間層２は、樹脂層１側からキャリア層２Ａと厚さ５μｍ以下の極薄銅箔層２Ｂとが積層された構造を有している。尚、図２（Ａ）に示す第１の積層体１０が、樹脂層１と、樹脂層１の少なくとも一方の面に設けられた中間層２と、中間層２上に設けられた接着層３と、接着層３上に設けられた金属層（第１の金属層４）と、を有する本実施形態の支持基板に該当する。
図２（Ｂ）に示すように、第１の配線形成工程においては、第１の金属層４をエッチングして第１の積層体１０に第１の配線導体５を形成する。上述のように、第１の配線導体５は、第１の積層体１０の第１の金属層４上にレジストを積層する工程と、フォトリソグラフィーによって前記レジストを現像して第１の金属層４上に配線回路パターンを形成する工程と、前記配線回路パターンが形成された第１の金属層４にサブトラクティブ工法を施すことによって、接着層３上に第１の配線導体５を形成する工程と、によって形成することができる。
図２（Ｃ）に示すように、第２の積層体形成工程において、第１の積層体１０の第１の配線導体５が設けられた面に絶縁樹脂層６と第２の金属層７とをこの順で積層し、第２の積層体２０を形成する。第２の積層体形成工程は、第１の配線導体５に粗化処理を施して、粗化処理が施された第１の配線導体５を設けることで、第１の配線導体５と絶縁樹脂層６との接着強度を高めることができる。粗化処理の後、第１の配線導体５上に絶縁樹脂層６と第２の金属層７とを加熱加圧してこの順で積層する。尚、図２（Ｄ）に示す第２の積層体２０が、樹脂層１と、樹脂層１の少なくとも一方の面に設けられた中間層２と、中間層２上に設けられた接着層３と、前記接着層３上に設けられた絶縁樹脂層６と、絶縁樹脂層６に埋設された第１の配線導体（金属層）５と、絶縁樹脂層６上に設けられた第２の金属層７と、を有する本実施形態の支持基板付積層体に該当する。
図２（Ｄ）に示すように、第２の配線形成工程において、まず絶縁樹脂層６に第１の配線導体５に達する非貫通孔８が形成される。前記非貫通孔８は、上述のように例えばレーザー等で形成することができる。また、非貫通孔８を形成した後は所望によってデスミア処理が施される。次いで、非貫通孔８が形成された絶縁樹脂層６に電解めっき及び／又は無電解めっきを施すことで、非貫通孔の内壁が接続され、第１の配線導体５と第２の金属層７とが電気的に接続される。尚、本実施形態においては、第１の配線導体５と第２の金属層７とが電気的に接続されるように構成したが、本発明は当該実施態様に限定されるものではなく、全ての非貫通孔において第１の配線導体５と第２の金属層７とが電気的に接続されている必要はなく第１の配線導体５と第２の金属層７とが電気的に接続されていない箇所があってもよい。
次いで、図２（Ｅ）に示すように、第２の配線形成工程は、例えば、サブトラクティブ工法又はセミアディティブ工法によって第２の配線導体９を形成する。特に限定されるものではないが、工程数や歩留まり率の向上の観点から、前記第２の配線導体９の形成方法は、サブトラクティブ工法が好ましい。尚、後述するように、ビルドアップ構造を有する半導体素子搭載用パッケージ基板を形成する場合には、第２の配線形成工程によって絶縁樹脂層６上に第２の配線導体９が形成された第２の積層体２０に対して、更に、第２の積層体形成工程及び第２の配線形成工程と同じ工程をｎ回繰り返し行うことができる。これにより、（ｎ＋２）層の配線導体を有するビルドアップ構造を有する第２の積層体２０を形成することができる。
図２（Ｆ）に示すように、剥離工程において、第２の配線導体９が形成された第２の積層体２０から、少なくとも樹脂層１を剥離する。図２に（Ｆ）においては、第２の積層体２０が、樹脂層１の両面に設けられたキャリア層２Ａと極薄銅箔層２Ｂとの境界面で剥離するように構成されている。本実施形態では樹脂層１の両面にそれぞれ各層が積層されているため、一つの第２の積層体２０から二つの半導体素子搭載用パッケージ基板を得ることができる。
図２（Ｇ）に示すように、除去工程において、樹脂層１とキャリア層２Ａとが剥離された第２の積層体２０から、接着層３と中間層の残りである極薄銅箔層２Ｂとを除去する。極薄銅箔層２Ｂ及び接着層３の除去には、上述のエッチング液又はデスミア液を用いることができる。
以上の工程を経ることで、本実施形態における半導体素子搭載用パッケージ基板３０を得ることができる。本実施形態の製造方法によれば、めっきパターン法を用いることなく半導体素子搭載用パッケージ基板３０を容易に歩留まりよく形成することができる。
次に、接着層の剥離手段として、中間層を用い、当該中間層としてフッ素系樹脂を含む層を用いた態様における本実施形態の製造方法の流れを説明する。図３は、中間層としてフッ素系樹脂を含む層を用いた態様における本実施形態の製造方法の流れを示す説明図である。尚、上述の図２の工程と重複する部材については同一の番号を付し、同様の工程についてはその説明を省略する。
図３（Ａ）に示すように、第１の積層体準備工程においては、樹脂層１と、樹脂層１の両面に各々中間層２Ｃと、接着層３と、第１の金属層４と、を有する第１の積層体１０が準備される。図３（Ａ）においては中間層として、例えばテフロン（登録商標）シート等のフッ素系樹脂を含む中間層２Ｃが用いられている。
中間層として、フッ素系樹脂を含む中間層２Ｃを用いた場合、図３（Ｆ）に示すように剥離工程においては、第２の積層体２０が、樹脂層１の両面に設けられた中間層２Ｃと接着層３との境界面で剥離するように構成されている。
図３（Ｇ）に示すように、除去工程においては、樹脂層１と中間層２Ｃとが剥離された第２の積層体２０から、接着層３を除去する。接着層３の除去には、上述のデスミア液又はプラズマ処理を用いることができる。
以上の工程を経ることで、本実施形態における半導体素子搭載用パッケージ基板３０を得ることができる。本実施形態の製造方法によっても、めっきパターン法を用いることなく半導体素子搭載用パッケージ基板３０を容易に歩留まりよく形成することができる。
次に、剥離手段として熱膨張性粒子を用いた態様（熱剥離シートを用いた態様）における本実施形態の製造方法の流れを説明する。当該態様において、熱剥離シートは、熱膨張性粒子を含む接着層と支持体とで構成されており、当該支持体が図４における中間層となっている。図４は、剥離手段として熱膨張性粒子を用いた態様における本実施形態の製造方法の流れを示す説明図である。尚、上述の図２の工程と重複する部材については同一の番号を付し、同様の工程についてはその説明を省略する。
図４（Ａ）に示すように、第１の積層体準備工程においては、樹脂層１と、樹脂層１の両面に各々中間層２Ｄと、接着層３と、第１の金属層４と、を有する第１の積層体１０が準備される。図４（Ａ）においては、接着層３には図示を省略する熱膨張性粒子が含まれている。また、当該熱膨張性粒子は接着層３の第１の金属層４側に偏在している。また、中間層として、熱剥離シートの支持体が中間層２Ｄとしてそのまま用いられている。
上述のように剥離手段として熱膨張性粒子を用いた場合、図４（Ｆ）に示すように剥離工程においては、第２の積層体２０が、樹脂層１の両側に設けられた接着層３と第１の配線導体５との境界面で剥離するように構成されている。図４においては、樹脂層１と共に接着層３が剥離されるため除去工程とを行う必要がない。しかし、例えば、接着層３の一部が第１の配線導体５の表面に残存している可能性もあるため、任意に上述のデスミア液又はプラズマ処理を用いて除去工程を行ってもよい。
以上の工程を経ることで、本実施形態における半導体素子搭載用パッケージ基板３０を得ることができる。本実施形態の製造方法によっても、めっきパターン法を用いることなく半導体素子搭載用パッケージ基板３０を容易に歩留まりよく形成することができる。
次に、剥離手段として中間層を用い、当該中間層として剥離層と厚さ１μｍ以上の金属膜との積層体を用いた態様における本実施形態の製造方法の流れを説明する。当該態様においては、中間層としてケイ素化合物を含む剥離層を備えた剥離層付銅箔を用いた場合を例に説明する。図５は、剥離手段として剥離層付銅箔を用いた態様における本実施形態の製造方法の流れを示す説明図である。尚、上述の図２の工程と重複する部材については同一の番号を付し、同様の工程についてはその説明を省略する。
図５（Ａ）に示すように、第１の積層体準備工程においては、樹脂層１と、樹脂層１の両面に各々中間層２Ｅと、接着層３と、第１の金属層４と、を有する第１の積層体１０が準備される。図５（Ａ）において中間層２Ｅは、樹脂層１側から厚さ１μｍ以下の銅箔１２と剥離層１３とが積層された構造を有している。尚、図５（Ａ）に示す第１の積層体１０が、樹脂層１と、樹脂層１の少なくとも一方の面に設けられた中間層２Ｅと、中間層２Ｅ上に設けられた接着層３と、接着層３上に設けられた金属層（第１の金属層４）と、を有する本実施形態の支持基板に該当する。
上述のように剥離手段としてケイ素化合物を含む剥離層を備えた剥離層付銅箔を用いた場合、図５（Ｆ）に示すように剥離工程においては、第２の積層体２０が、接着層３と剥離層１３との境界面で剥離するように構成されている。次いで、図５（Ｇ）に示すように、除去工程において、樹脂層１と中間層２Ｅとが剥離された第２の積層体２０から、接着層３を除去する。接着層３の除去には、上述のデスミア液を用いることができる。
以上の工程を経ることで、本実施形態における半導体素子搭載用パッケージ基板３０を得ることができる。本実施形態の製造方法によっても、めっきパターン法を用いることなく半導体素子搭載用パッケージ基板３０を容易に歩留まりよく形成することができる。
［ビルドアップ構造を有する積層体］
上述のように、本実施形態の製造方法はビルドアップ構造を有する半導体素子搭載用パッケージ基板を作製することも可能である。例えば、第２の配線形成工程によって絶縁樹脂層上に第２の配線導体が形成された第２の積層体に対して、更に、第２の積層体形成工程及び第２の配線形成工程と同じ工程をｎ回繰り返し行い（ｎ＋２）層の配線導体を有するビルドアップ構造を有する第ｎの積層体を形成し、剥離工程において、第ｎの積層体から少なくとも樹脂層を剥離することでビルドアップ構造を有する半導体素子搭載用パッケージ基板を作製することができる。
当該ビルドアップ構造を有する半導体素子搭載用パッケージ基板としては、例えば、図６に示す半導体素子搭載用パッケージ基板３０Ａ及び３０Ｂを挙げることができる。
以上、本発明の実施形態について詳細に説明したが、本発明は上述の実施態様に限定されるものではない。
以下、実施例において本発明の製造方法について具体的に説明する。
［実施例１］
（第１の積層体準備工程）
第１の積層体準備工程（以下、「工程１」と称することがある。）として、厚み０．１ｍｍのプリプレグ（樹脂層；三菱ガス化学株式会社製、商品名：Ａ−ＩＴ５６）の両面に、予め極薄銅箔側の面にエポキシ樹脂を塗布・乾燥して接着層（厚さ３μｍ）を設けたキャリア付き極薄銅箔（三井金属鉱業（株）製、商品名：ＭＴＥｘ、キャリア厚さ：１８μｍ、極薄銅箔厚さ：３μｍ）を、キャリア銅箔面がプリプレグと接するように重ねた。本実施例では、剥離手段として"キャリア付き極薄銅箔"を中間層として用いた。さらに、その両側（接着層面）に銅箔（第１の金属層；三井金属鉱業（株）製、商品名：３ＥＣ−ＶＬＰ、厚さ１２μｍ）を配置し、真空下、温度２２０℃、プレス圧力３ＭＰａで６０分間プレス処理して、第１の積層体（以下、「支持基板」と称することがある。）を作製した。
（第１の配線形成工程）
第１の配線形成工程（以下、「工程２」と称することがある。）として、工程１で作製した支持基板の両面に、感光性ドライフィルムレジスト（日立化成（株）製、商品名：ＲＤ−１２２５）をラミネートした。その後、所定の回路パターンに沿って露光、現像処理し、更にエッチング処理及びレジスト剥離を行って、基板表面に第１の配線導体（以下、「第１の回路パターン層」と称することがある。）を形成した。本工程においてパターン形成に要した時間は５分間程度であった。
（第２の積層体形成工程）
第２の積層体形成工程（以下、「工程３」と称することがある。）として、まず、第１の回路パターン層と本工程で積層するプリプレグとの接着強度を上げるため、三菱ガス化学（株）製クリーンエッチＥＭＲ−５１００を用いて第１の回路パターン層の表面銅の粗化処理を行った。次いで、厚み０．０８０ｍｍのプリプレグ（絶縁樹脂層；三菱ガス化学株式会社製、商品名：ＳＨ６５）と、キャリア付き極薄銅箔（三井金属鉱業（株）製、商品名：ＭＴ１８Ｅｘ、キャリア厚さ：１８μｍ、極薄銅箔厚さ：２μｍ）とをキャリア銅箔面が最外層となるように、第１の回路パターン層を形成した支持基板の両面に配置して、真空下、温度２２０℃、プレス圧力３ＭＰａで１２０分間プレス処理した。
次いで、Ｘ線穴あけ装置を用いて、位置合わせ用の穴を形成した。その後、基板の最外層のキャリア銅箔を物理的に剥離し、第２の積層体を形成した。キャリア銅箔が剥離された後の極薄銅箔は第２の金属層に相当する。
（第２の配線形成工程）
第２の配線形成工程（以下、「工程４」と称することがある。）として、まず、炭酸ガスレーザー加工機（三菱電機(株)製ＭＬ６０５ＧＴＷIII−Ｈ）により、支持基板の第１の回路パターン層に達する穴径１００μｍの非貫通孔を形成した。非貫通孔のスミア除去のため、デスミア処理を行った。デスミア処理は、まず、奥野製薬製のデスミア用膨潤液ＰＴＨ−Ｂ１０３に６５℃５分間浸して膨潤させたのち、奥野製薬製デスミア処理液ＰＴＨ１２００＋ＰＴＨ１２００ＮＡに８０℃８分間浸し、最後に奥野製薬製のデスミア用中和液ＰＴＨ−Ｂ３０３に４５℃で５分間浸して行った。
次に、無電解めっきにて０．４〜０．８μｍの厚みのめっき層を形成した後、電解めっきにより１５〜３０μｍのめっき層を形成した。これにより、支持基板と外層（第２の金属層）とが非貫通孔のめっき部分を通じて電気的に接続された。
その後、表面に感光性ドライフィルムレジスト（日立化成（株）製、商品名：ＲＤ−１２２５）をラミネートした後、上述の位置合わせ用の穴に合わせて、所定の回路パターンを露光、現像処理し、更にエッチング処理、レジスト剥離を行うサブトラクティブ工法によって、基板表面に第２の配線導体（以下、「第２の回路パターン層」と称することがある。）を形成した。
（剥離工程）
剥離工程（以下、「工程５」と称することがある。）として、上述の工程１で積層プレスした、接着層が形成されたキャリア付き極薄銅箔のキャリア銅箔と極薄銅箔との境界部に物理的な力を加えて、第２の積層体から、樹脂層をキャリア銅箔と共に剥離した。その後、極薄銅箔を過硫酸系のソフトエッチング液により除去し、更に第２の積層体表面に残った樹脂（接着層）をデスミア処理液にて除去し、半導体素子搭載用パッケージ基板（半導体素子搭載用基板）を得た。
［実施例２］
（第１の積層体準備工程）
工程１として、厚み０．１ｍｍのプリプレグ（樹脂層；三菱ガス化学株式会社製、商品名：Ａ−ＩＴ５６）の両面に、予めエポキシ樹脂を塗布・乾燥して接着層（厚さ３μｍ）を設けたテフロン（登録商標）フィルム（厚み：１００μｍ）をテフロン（登録商標）フィルム面がプリプレグと接するように張り合わせた。次いで、その両側（接着層面）に銅箔（第１の金属層；三井金属鉱業（株）製、商品名：３ＥＣ−ＶＬＰ、厚さ１２μｍ）を配置し、真空下、温度１６０℃、プレス圧力３ＭＰａで６０分間プレス処理して、支持基板（第１の積層体）を作製した。本実施例では、剥離手段として"テフロン（登録商標）
フィルム"を中間層として用いた。
（第１の配線形成工程）
工程２として、工程１で作製した支持基板の両面に、感光性ドライフィルムレジスト（日立化成（株）製、商品名：ＲＤ−１２２５）をラミネートした。その後、所定の回路パターンに沿って露光、現像処理し、更にエッチング処理、レジスト剥離を行って、基板表面に回路パターン層（第１の配線導体）を形成した。
（第２の積層体形成工程）
その後、工程３として、まず、第１の回路パターン層と本工程で積層するプリプレグとの接着強度を上げるため、三菱ガス化学（株）製クリーンエッチＥＭＲ−５１００を用いて第１の回路パターン層の表面銅の粗化処理を行った。次いで、厚み０．０８０ｍｍのプリプレグ（絶縁樹脂層；三菱ガス化学株式会社製、商品名：ＳＨ６５）と、キャリア付き極薄銅箔（三井金属鉱業（株）製、商品名：ＭＴ１８Ｅｘ、キャリア厚さ：１８μｍ、極薄銅箔厚さ：２μｍ）とをキャリア銅箔面が最外層になるように、第１の回路パターン層を形成した支持基板の両面に配置して、真空下、温度１６０℃、プレス圧力３ＭＰａで１２０分間プレス処理した。
次いで、Ｘ線穴あけ装置を用いて、位置合わせ用の穴を形成した。その後、基板の最外層のキャリア銅箔を物理的に剥離し、第２の積層体を形成した。キャリア銅箔が剥離された後の極薄銅箔は第２の金属層に相当する。
（第２の配線形成工程）
工程４として、まず、炭酸ガスレーザー加工機（三菱電機(株)製ＭＬ６０５ＧＴＷIII−Ｈ）により、支持基板の第１の回路パターン層に達する穴径１００μｍの非貫通孔を形成した。非貫通孔のスミア除去のため、デスミア処理を行った。デスミア処理は、まず、奥野製薬製のデスミア用膨潤液ＰＴＨ−Ｂ１０３に６５℃５分間浸して膨潤させたのち、奥野製薬製デスミア処理液ＰＴＨ１２００＋ＰＴＨ１２００ＮＡに８０℃８分間浸し、最後に奥野製薬製のデスミア用中和液ＰＴＨ−Ｂ３０３に４５℃５分間浸して行った。
次に、無電解めっきにて０．４〜０．８μｍの厚みのめっき層を形成した後、電解めっきにより１５〜３０μｍのめっき層を形成した。これにより、支持基板と外層（第２の金属層）とが非貫通孔のめっき部分を通じて電気的に接続された。
その後、表面に感光性ドライフィルムレジスト（日立化成（株）製、商品名：ＲＤ−１２２５）をラミネートした後、上述の位置合わせ用の穴に合わせて、所定の回路パターンを露光、現像処理し、更にエッチング処理、レジスト剥離を行うサブトラクティブ工法によって、基板表面に第２の回路パターン層（第２の配線導体）を形成した。
（剥離工程）
次に、工程５として、上述の工程１で積層プレスした、接着層付きテフロン（登録商標）フィルムの、接着層とテフロン（登録商標）フィルムとの境界部に物理的な力を加えて、第２の積層体から、樹脂層をテフロン（登録商標）フィルムと共に剥離した。更に第２の積層体表面に残った樹脂（接着層）をデスミア処理液にて除去し、半導体素子搭載用パッケージ基板（半導体素子搭載用基板）を得た。
［実施例３］
（第１の積層体準備工程）
工程１として、厚み０．１ｍｍのプリプレグ（樹脂層；三菱ガス化学株式会社製、商品名：Ａ−ＩＴ５６）の両面に、電子部品工程用熱剥離シート（日東電工株式会社製、商品名：リバアルファ（品番３１９５０Ｅ），（厚さ９６μｍ））を張り合わせた。当該電子部品工程用熱剥離シートは接着層と支持体（中間層）とを備えており、熱膨張性粒子を含んでいる。本実施例においては当該電子部品工程用熱剥離シートの接着層が本発明における接着層に相当する。また、前記電子部品工程用熱剥離シートは中間層側がプリプレグと接するように張り合わせた。次いで、その両側（接着層面）に銅箔（三井金属鉱業（株）製、商品名：３ＥＣ−ＶＬＰ、厚さ１２μｍ）を配置し、真空下、温度１６０℃、プレス圧力３ＭＰａで６０分間プレス処理して、支持基板を作製した。
（第１の配線形成工程）
工程２として、工程１で作製した支持基板の両面に、感光性ドライフィルムレジスト（日立化成（株）製、商品名：ＲＤ−１２２５）をラミネートした。その後、所定の回路パターンに沿って露光、現像処理し、更にエッチング処理、レジスト剥離を行って、基板表面に回路パターン層（第１の配線導体）を形成した。
（第２の積層体形成工程）
その後、工程３として、まず、支持基板の回路パターン層と本工程で積層するプリプレグとの接着強度を上げるため、三菱ガス化学（株）製クリーンエッチＥＭＲ−５１００を用いて第１の回路パターン層の表面銅の粗化処理を行った。次いで、公称厚み０．０８０ｍｍのプリプレグ（絶縁樹脂層；三菱ガス化学株式会社製、商品名：ＳＨ６５）と、キャリア付き極薄銅箔（三井金属鉱業（株）製、商品名：ＭＴ１８Ｅｘ、厚さ２μｍ）とをキャリア銅箔面が最外層になるように、第１の回路パターン層を形成した支持基板の両面に配置して、真空下、温度１６０℃、プレス圧力３ＭＰａで１２０分間プレス処理した。
次いで、Ｘ線穴あけ装置を用いて、位置合わせ用の穴を形成した。その後、基板の最外層のキャリア銅箔を物理的に剥離し、第２の積層体を形成した。キャリア銅箔が剥離された後の極薄銅箔は第２の金属層に相当する。
（第２の配線形成工程）
工程４として、まず、炭酸ガスレーザー加工機（三菱電機(株)製ＭＬ６０５ＧＴＷIII−Ｈ）により、支持基板の第１の回路パターン層に達する穴径１００μｍの非貫通孔を形成した。非貫通孔のスミア除去のため、デスミア処理を行った。デスミア処理は、まず、奥野製薬製のデスミア用膨潤液ＰＴＨ−Ｂ１０３に６５℃５分間浸して膨潤させたのち、奥野製薬製デスミア処理液ＰＴＨ１２００＋ＰＴＨ１２００ＮＡに８０℃８分間浸し、最後に奥野製薬製のデスミア用中和液ＰＴＨ−Ｂ３０３に４５℃５分間浸して行った。
次に、無電解めっきにて０．４〜０．８μｍの厚みのめっき層を形成した後、電解めっきにより１５〜３０μｍのめっき層を形成した。これにより、支持基板と外層（第２の金属層）とが非貫通孔のめっき部分を通じて電気的に接続された。
その後、表面に感光性ドライフィルムレジスト（日立化成（株）製、商品名：ＲＤ−１２２５）をラミネートした後、上述の位置合わせ用の穴に合わせて、所定の回路パターンを露光、現像処理し、更にエッチング処理、レジスト剥離を行うサブトラクティブ工法によって、基板表面に第２の回路パターン層（第２の配線導体）を形成した。
（剥離工程）
次に、工程５として、２００℃１分の加熱処理を行い、第２の積層体から、樹脂層を電子部品工程用熱剥離シートと共に剥離し、半導体素子搭載用パッケージ基板を得た。
［実施例４］
（第１の積層体準備工程）
剥離手段として“剥離層付銅箔”を中間層として用いた実施例について説明する。
工程１として、厚み０．１ｍｍのプリプレグ（樹脂層；三菱ガス化学株式会社製、商品名：ＳＴ５６）の両面に、剥離層付銅箔（ＪＸ日鉱日石金属社、商品名：ＰＣＳ、銅箔の厚さ１２μｍ、剥離層の厚さ４０ｎｍ）を、剥離層面と反対面（即ち、銅箔側）がプリプレグと接するように張り合わせた。次いで、その両側に予めエポキシ樹脂を塗布・乾燥して接着層（厚さ３μｍ）を設けた銅箔（第１の金属層；三井金属鉱業（株）製、商品名：３ＥＣ−ＶＬＰ、厚さ１２μｍ）の接着層面と前記剥離層付銅箔の剥離層面が接するように配置し、真空下、温度２００℃、プレス圧力３ＭＰａで６０分間プレス処理して、支持基板（第１の積層体）を作製した。
（第１の配線形成工程）
工程２として、工程１で作製した支持基板の両面に、感光性ドライフィルムレジスト（日立化成（株）製、商品名：ＲＤ−１２２５）をラミネートした。その後、所定の回路パターンに沿って露光、現像処理し、更にエッチング処理、レジスト剥離を行って、基板表面に回路パターン層（第１の配線導体）を形成した。
（第２の積層体形成工程）
その後、工程３として、まず、支持基板の回路パターン層と本工程で積層するプリプレグとの接着強度を上げるため、三菱ガス化学（株）製クリーンエッチＥＭＲ−５１００を用いて第１の回路パターン層の表面銅の粗化処理を行った。次いで、交称厚み０．０８０ｍｍのプリプレグ（絶縁樹脂層；三菱ガス化学株式会社製、商品名：ＳＨ６５）と、キャリア付き極薄銅箔（三井金属鉱業（株）製、商品名：ＭＴ１８Ｅｘ、厚さ２μｍ）とをキャリア銅箔面が最外層になるように、第１の回路パターン層を形成した支持基板の両面に配置して、真空下、温度２００℃、プレス圧力３ＭＰａで１２０分間プレス処理した。
次いで、Ｘ線穴あけ装置を用いて、位置合わせ用の穴を形成した。その後、基板の最外層のキャリア銅箔を物理的に剥離し、第２の積層体を形成した。キャリア銅箔が剥離された後の極薄銅箔は第２の金属層に相当する。
（第２の配線形成工程）
工程４として、まず、炭酸ガスレーザー加工機（三菱電機(株)製ＭＬ６０５ＧＴＷIII−Ｈ）により、支持基板の第１の回路パターン層に達する穴径１００μｍの非貫通孔を形成した。非貫通孔のスミア除去のため、デスミア処理を行った。デスミア処理は、まず、奥野製薬製のデスミア用膨潤液ＰＴＨ−Ｂ１０３に６５℃５分間浸して膨潤させたのち、奥野製薬製デスミア処理液ＰＴＨ１２００＋ＰＴＨ１２００ＮＡに８０℃８分間浸し、最後に奥野製薬製のデスミア用中和液ＰＴＨ−Ｂ３０３に４５℃５分間浸して行った。
次に、無電解めっきにて０．４〜０．８μｍの厚みのめっき層を形成した後、電解めっきにより１５〜３０μｍのめっき層を形成した。これにより、支持基板と外層（第２の金属層）とが非貫通孔のめっき部分を通じて電気的に接続された。
その後、表面に感光性ドライフィルムレジスト（日立化成（株）製、商品名：ＲＤ−１２２５）をラミネートした後、上述の位置合わせ用の穴に合わせて、所定の回路パターンを露光、現像処理し、更にエッチング処理、レジスト剥離を行うサブトラクティブ工法によって、基板表面に第２の回路パターン層（第２の配線導体）を形成した。
（剥離工程）
次に、工程５として、上述の工程１で積層プレスした、接着層と剥離層との境界部に物理的な力を加えて、第２の積層体から、剥離層付銅箔と樹脂層（プリプレグ）とを剥離した。その後、第２の積層体表面に残った樹脂（接着層）をデスミア処理液にて除去し、半導体素子搭載用パッケージ基板（半導体素子搭載用基板）を得た。
［比較例１］
実施例１の工程１において、接着層を塗布したキャリア付き銅箔を使用せず、プリプレグ（樹脂層）上に直接第１の金属層を設けた支持基板を用いた以外は、全て実施例１と同様にして、積層体を作製し、半導体素子搭載用パッケージ基板のセパレートを試みた。その結果、支持基板とパターンが埋め込みされた基板とがプリプレグの樹脂にて接着し、基板をセパレートできなかった。
［比較例２］
実施例１の工程１において、接着層を塗布したキャリア付き銅箔を使用せず、プリプレグ（樹脂層）上に直接キャリア付き極薄銅箔（三井金属鉱業（株）製、商品名：ＭＴ１８Ｅｘ、厚さ２μｍ）を設けた支持基板を用い、工程２において、エッチング処理の代りにパターンめっき処理にて第１の配線導体を作製した以外は実施例１と同様に積層体を作製した。その際、工程２においてパターニングに要した時間は５０分間程度であり、実施例１の工程２と比べて約１０倍の時間を要した。
［比較例３］
実施例１の工程１において、接着層を塗布したキャリア付き銅箔を使用せず、プリプレグ（樹脂層）上に直接キャリア付き極薄銅箔（三井金属鉱業（株）製、商品名：ＭＴ１８Ｅｘ、厚さ２μｍ）を設け支持基板を用いた以外は実施例１と同様に積層体を作製し、半導体素子搭載用パッケージ基板のセパレートを試みた。その結果、工程２のエッチング処理によって銅箔と共にキャリア付き極薄銅箔が除去され、プリプレグの樹脂層が露出してしまい、工程３においてプリプレグの樹脂層と工程１におけるプリプレグの樹脂層とが溶着してしまい、後の工程にて基板をセパレートできなかった。
以上のように、樹脂層（プリプレグ）と第１の金属層との間に剥離手段を備えた接着層を有する支持基板を用いた実施例１〜３においては、サブトラクティブ工法を用いて第１の配線導体を形成することによって、パターンめっき工程を使用した製造方法よりも少ない工程で半導体素子搭載用パッケージ基板を形成することができた。更に、実施例においては、支持基板のセパレートもスムースに行われた。また、得られた半導体素子搭載用パッケージ基板は、回路形成不良もなく良好であった。
２０１６年８月５日に出願された日本国特許出願２０１６−１５４８９０号の開示及び２０１７年４月２５日に出願された日本国特許出願２０１７−０８６３３８号の開示は、その全体が参照により本明細書に取り込まれる。
また、明細書に記載された全ての文献、特許出願、及び技術規格は、個々の文献、特許出願、及び技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同程度に、本明細書中に参照により取り込まれる。
１ 樹脂層
２ 中間層
２Ａキャリア層（キャリア銅箔）
２Ｂ極薄銅箔層（金属膜）
３ 接着層
４ 第１の金属層
５ 第１の配線導体
６ 絶縁樹脂層
７ 第２の金属層
８ 非貫通孔
９ 第２の配線導体
１０ 第１の積層体（支持基板）
２０ 第２の積層体（支持基板付積層体）
３０ 半導体素子搭載用パッケージ基板

Claims (32)

  1. 樹脂層と、前記樹脂層の少なくとも一方の面側に設けられ且つ剥離手段を備えた接着層と、前記接着層上に設けられた第１の金属層と、を有する第１の積層体を準備する第１の積層体準備工程と、
    前記第１の金属層をエッチングして、前記第１の積層体に第１の配線導体を形成する第１の配線形成工程と、
    前記第１の積層体の前記第１の配線導体が設けられた面に、絶縁樹脂層と第２の金属層とをこの順で積層して、第２の積層体を形成する第２の積層体形成工程と、
    前記絶縁樹脂層に前記第１の配線導体に達する非貫通孔を形成し、前記非貫通孔が形成された前記絶縁樹脂層に電解めっき及び／又は無電解めっきを施して、前記絶縁樹脂層上に第２の配線導体を形成する第２の配線形成工程と、
    前記第２の配線導体が形成された前記第２の積層体から、少なくとも前記樹脂層を剥離する剥離工程と、
    を含む半導体素子搭載用パッケージ基板の製造方法。
  2. 前記第１の配線形成工程は、前記第１の積層体の前記第１の金属層上にレジストを積層する工程と、
    フォトリソグラフィーによって前記レジストを現像して前記第１の金属層上に配線回路パターンを形成する工程と、
    前記第１の金属層を、エッチング液を用いてパターニングし、前記パターニングされた前記第１の金属層上の前記配線回路パターンを除去して、前記接着層上に第１の配線導体を形成する工程と、
    を含む請求項１に記載の半導体素子搭載用パッケージ基板の製造方法。
  3. 前記第２の積層体形成工程は、前記第１の配線導体上に粗化処理を施し、前記粗化処理が施された前記第１の配線導体が設けられた面に、前記絶縁樹脂層と第２の金属層とを加熱加圧してこの順で積層する請求項１又は２に記載の半導体素子搭載用パッケージ基板の製造方法。
  4. 前記第２の配線形成工程は、前記電解めっき及び／又は無電解めっきによって前記非貫通孔の内壁を接続し、且つ、サブトラクティブ工法又はセミアディティブ工法によって前記第２の配線導体を形成する請求項１〜３のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  5. 前記第２の配線形成工程によって前記絶縁樹脂層上に前記第２の配線導体が形成された前記第２の積層体に対して、更に、前記第２の積層体形成工程及び前記第２の配線形成工程と同じ工程をｎ回繰り返し行い（ｎ＋２）層の配線導体を有するビルドアップ構造を有する第ｎの積層体を形成し、
    前記剥離工程は、前記第ｎの積層体から少なくとも前記樹脂層を剥離する請求項１〜４のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  6. 前記第２の配線形成工程は、レーザーによって前記非貫通孔を形成する請求項１〜５のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  7. 前記剥離工程は、少なくとも前記樹脂層を物理的手段によって剥離する請求項１〜６のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  8. 前記樹脂層の厚さが１μｍ以上である請求項１〜７のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  9. 前記第１の金属層の厚さが１００μｍ以下である請求項１〜８のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  10. 前記接着層の厚さが１００μｍ以下である請求項１〜９のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  11. 前記第１の積層体の厚みが３０〜３００μｍである請求項１〜１０のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  12. 前記絶縁樹脂層の厚みが５〜１００μｍである請求項１〜１１のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  13. 前記剥離工程において、少なくとも前記樹脂層が剥離された前記第２の積層体から、少なくとも前記接着層を除去する工程を含む請求項１〜１２のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  14. 前記剥離工程において、エッチング液又はデスミア液を用いて前記除去をおこなう請求項１３に記載の半導体素子搭載用パッケージ基板の製造方法。
  15. 前記剥離工程において、プラズマ処理によって前記除去をおこなう請求項１３に記載の半導体素子搭載用パッケージ基板の製造方法。
  16. 前記剥離手段が、キャリア層及び厚さ５μｍ以下の金属膜を含み前記接着層と前記樹脂層との間に設けられた中間層であって、前記キャリア層が前記樹脂層側に配置された請求項１〜１５のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  17. 前記剥離工程において、前記第２の積層体から、前記樹脂層及び前記キャリア層を剥離する請求項１６に記載の半導体素子搭載用パッケージ基板の製造方法。
  18. 前記剥離手段が、フッ素系樹脂を含み前記接着層と前記樹脂層との間に設けられた中間層である請求項１〜１５のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  19. 前記剥離工程において、前記第２の積層体から、前記樹脂層及び前記中間層を剥離する請求項１８に記載の半導体素子搭載用パッケージ基板の製造方法。
  20. 前記剥離手段が熱膨張性粒子であって、前記接着層が前記熱膨張性粒子を前記第１の金属層との界面側に含む請求項１〜１５のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  21. 前記剥離工程において、前記第２の積層体から、少なくとも前記樹脂層及び前記接着層を剥離する請求項２０に記載の半導体素子搭載用パッケージ基板の製造方法。
  22. 前記剥離手段が、剥離層と厚さ１μｍ以上の金属膜とを含み前記接着層と前記樹脂層との間に設けられた中間層である請求項１〜１５のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  23. 前記剥離工程において、前記第２の積層体から、前記樹脂層及び前記中間層を剥離する請求項２２に記載の半導体素子搭載用パッケージ基板の製造方法。
  24. 前記剥離工程は、さらに前記中間層を除去する工程を含む請求項１６〜１８のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  25. 前記中間層の厚さが１μｍ以上である請求項１６〜１９のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  26. 樹脂層と、
    前記樹脂層の少なくとも一方の面側に設けられ且つ剥離手段を備えた接着層と、
    前記接着層上に設けられた金属層と、
    を有する支持基板。
  27. 前記剥離手段が、キャリア層及び厚さ５μｍ以下の金属膜を含み前記接着層と前記樹脂層との間に設けられた中間層であって、前記キャリア層が前記樹脂層側に配置された請求項２６に記載の支持基板。
  28. 前記剥離手段が、フッ素系樹脂を含み前記接着層と前記樹脂層との間に設けられた中間層である請求項２６に記載の支持基板。
  29. 前記剥離手段が熱膨張性粒子であって、前記接着層が前記熱膨張性粒子を前記金属層との界面側に含む請求項２６に記載の支持基板。
  30. 前記剥離手段が、剥離層と厚さ１μｍ以上の金属膜とを含み前記接着層と前記樹脂層との間に設けられた中間層である請求項２６に記載の支持基板。
  31. 前記樹脂層の両面のそれぞれに、前記接着層及び前記金属層が配置された請求項２６〜３０のいずれか一項に記載の支持基板。
  32. 樹脂層と、
    前記樹脂層の少なくとも一方の面側に設けられ剥離手段を備えた接着層と、
    前記接着層上に設けられた絶縁樹脂層と、
    前記絶縁樹脂層に埋設された第１の配線導体と、
    前記絶縁樹脂層上に設けられた第２の金属層と、
    を有する支持基板付積層体。
JP2018532011A 2016-08-05 2017-08-04 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法 Active JP7172597B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016154890 2016-08-05
JP2016154890 2016-08-05
JP2017086338 2017-04-25
JP2017086338 2017-04-25
PCT/JP2017/028432 WO2018026004A1 (ja) 2016-08-05 2017-08-04 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2018026004A1 true JPWO2018026004A1 (ja) 2019-06-06
JP7172597B2 JP7172597B2 (ja) 2022-11-16

Family

ID=61073013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018532011A Active JP7172597B2 (ja) 2016-08-05 2017-08-04 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法

Country Status (7)

Country Link
US (2) US11217445B2 (ja)
EP (1) EP3496138B1 (ja)
JP (1) JP7172597B2 (ja)
KR (1) KR102396894B1 (ja)
CN (1) CN109564899B (ja)
TW (1) TWI801346B (ja)
WO (1) WO2018026004A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018199003A1 (ja) 2017-04-27 2018-11-01 三菱瓦斯化学株式会社 支持体及びそれを用いた半導体素子実装基板の製造方法
CN113243146A (zh) * 2018-12-14 2021-08-10 三菱瓦斯化学株式会社 半导体元件搭载用封装基板的制造方法
WO2020121652A1 (ja) * 2018-12-14 2020-06-18 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法
CN113454758B (zh) * 2019-02-25 2024-04-26 三菱电机株式会社 半导体元件的制造方法
CN111430299B (zh) * 2020-03-30 2023-05-30 深圳市华星光电半导体显示技术有限公司 微胶囊剥离剂组合物及其用于制备柔性基板的方法
CN113643991A (zh) * 2021-06-29 2021-11-12 华宇华源电子科技（深圳）有限公司 一种新型板级塑封的加工方法及结构
CN113784548B (zh) * 2021-08-10 2024-04-16 深圳市信维通信股份有限公司 三明治胶层制备方法及多层线路板制备方法
TW202336944A (zh) * 2021-09-30 2023-09-16 日商Ｍｇｃ電子科技股份有限公司 半導體元件搭載用封裝基板之製造方法
TW202322225A (zh) * 2021-09-30 2023-06-01 日商Ｍｇｃ電子科技股份有限公司 半導體元件搭載用封裝基板之製造方法及附支撐基板之積層體

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057472A (ja) * 1999-08-18 2001-02-27 Hitachi Chem Co Ltd 多層印刷配線板の製造方法
JP2005101137A (ja) * 2003-09-24 2005-04-14 Hitachi Chem Co Ltd 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法
JP2007335698A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 配線基板の製造方法
JP2009032918A (ja) * 2007-07-27 2009-02-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と電子部品装置及びその製造方法
JP2011014847A (ja) * 2009-07-06 2011-01-20 Shinko Electric Ind Co Ltd 多層配線基板
JP2012094840A (ja) * 2010-09-29 2012-05-17 Hitachi Chem Co Ltd 半導体素子搭載用パッケージ基板の製造方法
JP2013254918A (ja) * 2012-06-08 2013-12-19 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050064183A1 (en) * 2003-09-23 2005-03-24 3M Innovative Properties Company Adhesive articles including a nanoparticle primer and methods for preparing same
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
TW200804626A (en) * 2006-05-19 2008-01-16 Mitsui Mining & Smelting Co Copper foil provided with carrier sheet, method for fabricating copper foil provided with carrier sheet, surface-treated copper foil provided with carrier sheet, and copper-clad laminate using the surface-treated copper foil provided with carrier she
JP4866268B2 (ja) * 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法
TWI475932B (zh) * 2008-09-29 2015-03-01 Ngk Spark Plug Co 帶有補強材之配線基板
JP4533449B2 (ja) * 2008-10-16 2010-09-01 新光電気工業株式会社 配線基板の製造方法
TWI365026B (en) * 2009-06-11 2012-05-21 Unimicron Technology Corp Method for fabricating packaging substrate and base therefor
KR101043540B1 (ko) * 2009-10-01 2011-06-21 삼성전기주식회사 인쇄회로기판의 제조방법
KR20110077403A (ko) * 2009-12-30 2011-07-07 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP6054080B2 (ja) * 2012-07-20 2016-12-27 新光電気工業株式会社 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
JP6063183B2 (ja) * 2012-08-31 2017-01-18 パナソニックＩｐマネジメント株式会社 剥離可能銅箔付き基板及び回路基板の製造方法
JP5897486B2 (ja) * 2013-03-14 2016-03-30 株式会社東芝 半導体装置
TWI584701B (zh) * 2013-11-22 2017-05-21 Mitsui Mining & Smelting Co A supporting substrate having a circuit forming layer, a supporting substrate having a double-sided circuit forming layer, a multilayer laminated sheet, a method for manufacturing the multilayer printed wiring board, and a multilayer printed wiring board
TWI621381B (zh) * 2014-04-02 2018-04-11 Jx Nippon Mining & Metals Corp Laminated body with metal foil with carrier
US9756735B2 (en) * 2014-10-17 2017-09-05 Ibiden Co., Ltd. Method for manufacturing printed wiring board

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057472A (ja) * 1999-08-18 2001-02-27 Hitachi Chem Co Ltd 多層印刷配線板の製造方法
JP2005101137A (ja) * 2003-09-24 2005-04-14 Hitachi Chem Co Ltd 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法
JP2007335698A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 配線基板の製造方法
JP2009032918A (ja) * 2007-07-27 2009-02-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と電子部品装置及びその製造方法
JP2011014847A (ja) * 2009-07-06 2011-01-20 Shinko Electric Ind Co Ltd 多層配線基板
JP2012094840A (ja) * 2010-09-29 2012-05-17 Hitachi Chem Co Ltd 半導体素子搭載用パッケージ基板の製造方法
JP2013254918A (ja) * 2012-06-08 2013-12-19 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法

Also Published As

Publication number Publication date
CN109564899B (zh) 2023-06-06
TWI801346B (zh) 2023-05-11
US20190181000A1 (en) 2019-06-13
WO2018026004A1 (ja) 2018-02-08
CN109564899A (zh) 2019-04-02
EP3496138A1 (en) 2019-06-12
KR102396894B1 (ko) 2022-05-11
EP3496138A4 (en) 2019-10-09
US11217445B2 (en) 2022-01-04
TW201807750A (zh) 2018-03-01
EP3496138B1 (en) 2024-01-17
US20210257207A1 (en) 2021-08-19
KR20190035616A (ko) 2019-04-03
JP7172597B2 (ja) 2022-11-16

Similar Documents

Publication Publication Date Title
JP7172597B2 (ja) 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法
JP7044997B2 (ja) 半導体素子搭載用パッケージ基板の製造方法及び半導体素子実装基板の製造方法
TWI825152B (zh) 疊層體、覆金屬箔之疊層板、附設有經圖案化之金屬箔之疊層體、有堆積結構之疊層體、印刷配線板、多層無芯基板、以及其製造方法
JP7145403B2 (ja) 支持体及びそれを用いた半導体素子実装基板の製造方法
TWI830797B (zh) 半導體元件搭載用封裝基板之製造方法
US11990349B2 (en) Method for producing package substrate for loading semiconductor device
JP2010028036A (ja) 多層プリント配線板の製造方法
JP2002252470A (ja) プリント配線板用層間絶縁材フィルム及びこれを用いた多層プリント配線板
WO2022209851A1 (ja) 基板及び配線基板の製造方法
TWI835731B (zh) 支持體及利用該支持體之半導體元件安裝基板的製造方法
TW202322225A (zh) 半導體元件搭載用封裝基板之製造方法及附支撐基板之積層體

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221017

R151 Written notification of patent or utility model registration

Ref document number: 7172597

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151