JP2002026500A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2002026500A
JP2002026500A JP2000204272A JP2000204272A JP2002026500A JP 2002026500 A JP2002026500 A JP 2002026500A JP 2000204272 A JP2000204272 A JP 2000204272A JP 2000204272 A JP2000204272 A JP 2000204272A JP 2002026500 A JP2002026500 A JP 2002026500A
Authority
JP
Japan
Prior art keywords
layer
opening
solder
plating layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000204272A
Other languages
English (en)
Inventor
Takuya Hanto
琢也 半戸
Yukihiro Kimura
幸広 木村
Satoshi Hirano
訓 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2000204272A priority Critical patent/JP2002026500A/ja
Publication of JP2002026500A publication Critical patent/JP2002026500A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Abstract

(57)【要約】 【課題】印刷ピッチの狭少化およびハンダバンプの小型
化に対応できると共に、主面上に搭載するICチップと
の接続が確実に行える配線基板を提供する。 【解決手段】絶縁層15と、この絶縁層15の表面上に
形成され且つ開口部19bを有するソルダーレジスト層
19と、上記開口部19bの底面に位置し且つ上記絶縁
層15の表面に形成されたパッド18と、このパッド1
8の上に形成されるNiメッキ層21とAuメッキ層2
2とを備え、上記ソルダーレジスト層19の開口部19
bが平面視で直径100μm以下であり、ソルダーレジ
スト層19の表面から上記Auメッキ層22の表面まで
の深さが25μm以下である、配線基板1。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、主面上に搭載する
ICチップと接続するためのパッドを主面寄りに有する
配線基板に関する。
【0002】
【従来の技術】図5(A)に示すように、従来の配線基板
50は、絶縁層51の上に厚さ約17μmの導体層によ
るパッド52および厚さ約50μmのソルダーレジスト
層53を形成している。このレジスト層53中で且つパ
ッド52の真上の位置には、直径150〜200μmの
開口部54が形成され、且つパッド52の表面には厚さ
約3μmのNiメッキ層56および厚さ約0.1μmの
Auメッキ層57が被覆されている。配線基板50の上
記メッキ層56,57の上には、図5(A)に示すよう
に、マスク印刷により略半球形のハンダバンプ58が、
主面55よりも高くなるように形成される。このハンダ
バンプ58は、主面55上に搭載される図示しないIC
チップの端子との接続に使用される。
【0003】ところで、近年における配線基板に対する
小型化および配線の高密度化に対応するため、主面にお
ける多数のハンダバンプ相互間のピッチを狭くすること
が求められる。このため、ソルダーレジスト層の開口部
も小径化する必要がある。上記のため、図5(B)に示す
ように、絶縁層60の上に形成した厚さ約50μmのソ
ルダーレジスト層62内に導体層のパッド61を形成
し、その真上の位置に例えば直径約150μmの開口部
63を形成する。次いで、上記パッド61の表面に上記
と同様の厚みを有するNiメッキ層65およびAuメッ
キ層66を被覆する。上記レジスト層62の表面とAu
メッキ層66との間の深さは約30μmである。その
後、Auメッキ層66の上に、ハンダペースト69aを
メタルマスク67の透孔68から開口部63内にマスク
印刷を行う。更に、ハンダをリフロし且つフラックス洗
浄を行うことにより、ハンダバンプ付きの配線基板を製
造していた。
【0004】
【発明が解決すべき課題】しかし、開口部63が狭くな
ると、図5(C)に示すように、開口部63内に充填した
ハンダペースト69aのリフロ後に形成されるハンダバ
ンプ69は、自己の表面張力により略球形状となり、上
記メッキ層65,66との間に隙間が形成される。しか
も、ハンダバンプ69は上記Auメッキ層66に接触し
ていない。このため、マスク印刷の際にハンダバンプ6
9に含まれるフラックスを除去する洗浄作業を行うと、
その洗浄液と共にハンダバンプ69が開口部63から脱
落し流出してしまう、という問題があった。本発明は、
以上に説明した従来の技術における問題点を解決し、ハ
ンダバンプの印刷ピッチの狭少化および小型化に対応で
きると共に、主面上に搭載するICチップとの接続が確
実に行える配線基板を提供する、ことを課題とする。
【0005】
【課題を解決するための手段】本発明は、上記課題を解
決するため、ソルダーレジスト層に設ける開口部の直径
および開口部の上端からその底面に位置するメッキ層ま
での深さとの関係などを規制することに着目して成され
たものである。即ち、本発明の1つの配線基板は、絶縁
層と、この絶縁層の表面上に形成され且つ開口部を有す
るソルダーレジスト層と、上記開口部の底面に位置し且
つ上記絶縁層の表面に形成されたパッドと、このパッド
の上に形成されるメッキ層とを備え、上記ソルダーレジ
スト層の開口部が平面視で直径100μm以下であり、
上記ソルダーレジスト層の表面から上記メッキ層の表面
までの深さが25μm以下である、ことを特徴とする。
尚、上記パッドはCuメッキ層などからなり、その表面
上にNiおよびAuメッキ層を介して、ハンダバンプを
形成するためのものである。また、本明細書において、
上記開口部の直径とは、ソルダーレジスト層に形成する
開口部のうち、平面視において最長の長さを指す。
【0006】また、本発明のもう1つの配線基板は、絶
縁層と、この絶縁層の表面上に形成され且つ開口部を有
するソルダーレジスト層と、上記開口部の底面に位置し
且つ上記絶縁層の表面に形成されたパッドと、このパッ
ドの上に形成されるメッキ層とを備え、上記ソルダーレ
ジスト層の開口部が平面視で直径100μm以下である
と共に、上記ソルダーレジスト層の開口部の平面視での
直径(d)とソルダーレジスト層の表面から前記メッキ層
の表面までの深さ(h)との比(d/h)が、3.2以上で
ある、ことを特徴とする。これらによれば、ソルダーレ
ジスト層に設ける開口部が小径しても、その底面のメッ
キ層までの深さを浅くできるので、かかる開口部内に印
刷によりハンダバンプを形成した際、得られるハンダバ
ンプの底部が開口部内とその底面のメッキ層とに密着す
る。このため、ハンダバンプが不用意に脱落することな
く、追って搭載されるICチップの小型化された端子と
確実に接続することが可能となる。
【0007】尚、絶縁層と、この絶縁層の表面上に形成
され且つ開口部を有するソルダーレジスト層と、上記開
口部の底面に位置し且つ上記絶縁層の表面に形成された
パッドと、このパッドの上に形成されるメッキ層とを備
え、上記ソルダーレジスト層の開口部が平面視で直径9
0μm以下であり、上記ソルダーレジスト層の表面から
上記メッキ層の表面までの深さが25μm以下である、
配線基板とすることも可能である。これによれば、小径
化した開口部内のパッド上にハンダバンプを一層確実且
つ強固に形成することが可能となる。前記開口部の直径
(d)を100μm以下としたのは、ハンダバンプを小径
化し且つ高密度に配置し易くするためである。
【0008】また、前記深さ(h)を25μm以下とした
のは、これよりも深くなるとハンダバンプとメッキ層と
の密着が不十分になる可能性が出始めるためである。一
方、絶縁不良を防ぐために、深さ(h)は5μm以上とす
るのが良い。同様の理由から、深さ(h)は好ましくは1
0μm以上、より好ましくは15μm以上とするのが良
い。かかる深さ(h)のコントロールは、パッド自体の厚
みで行っても良いし、メッキ層の厚みで行っても良い。
更に、前記比(d/h)を3.2以上としたのも、これ以
下ではハンダバンプとメッキ層との密着が不十分になり
始め得るためである。かかる比(d/h)の上限は10
(即ち、10以下)である。これを越えると、ソルダーレ
ジスト層において絶縁不良が生じ易くなるためであり、
好ましい比(d/h)は6.7以下である。
【0009】更に、前記ソルダーレジスト層の開口部が
複数形成され、隣接する開口部の中心間距離(L)が16
0μm以下である、配線基板も含まれる。これによれ
ば、多数の小径化した上記開口部内のパッド上に、ハン
ダバンプを確実に密着させた状態で狭い印刷ピッチで形
成することが容易となる。このため、配線基板やICチ
ップが小型化し且つこれらの内部配線が高密度化するこ
とに対応して、ICチップ側の端子が小型化し且つ高密
度化しても、これらに対し確実に接続できる多数のハン
ダバンプを有する配線基板が得られる。上記中心間距離
(L)を160μm以下としたのは、多数の開口部を従来
に比べて一層高密度にて形成し、小さいピッチで多くの
ハンダバンプを形成可能とするためである。
【0010】また、前記メッキ層の厚みが5μm以上で
ある、配線基板も含まれる。これによれば、前記開口部
の深さ(h)を前記のように25μm以下にすることが容
易となる。上記厚みが5μm未満では前記開口部の深さ
(h)を前記のように25μm以下にしにくくなるため、
この範囲を除いたものである。尚、上記メッキ層が、N
iメッキ層とAuメッキ層との何れか一方からなるか、
またはNiメッキ層とAuメッキ層の双方を積層したも
のである、配線基板とすることも可能である。この場
合、特にNiメッキ層のみを厚み5μm以上とすること
により、製造が容易となり且つコスト高を防ぐことも可
能となる。上記Niメッキ層は、パッドのハンダくわれ
防止のため、即ちハンダ金属とパッド金属との合金の生
成による溶解や、パッド中へのハンダ金属の拡散防止の
ため等に用いられ、Auメッキ層は防錆のために用いら
れる。
【0011】また、前記パッドは、前記絶縁層の表面上
に形成された配線層の一部であるか、或いは、上記絶縁
層を貫通するビア導体の上端中央に位置する平坦部また
は上端の周縁におけるリング部分である、配線基板とす
ることも可能である。これによれば、フィルドビア導体
の上端中央に位置する平坦部や、円錐形状のビア導体の
上端の周縁におけるリング部分をパッドとして活用でき
るので、ハンダバンプやこれに追って接続されるICチ
ップと内部の配線との接続距離を短くできる。前記メッ
キ層の表面上にハンダバンプが形成され、且つこのバン
プの上端部は前記ソルダーレジスト層の表面よりも外側
に突出している、配線基板とすることも可能である。こ
れにより、小型化し且つ高密度に形成した多数のハンダ
バンプと搭載されるICチップの端子とを確実に接続で
き、ICチップと共に配線基板の高性能化にも寄与する
ことが可能となる。
【0012】
【発明の実施の形態】以下において本発明の実施に好適
な形態を図面と共に説明する。図1(A)は、本発明の配
線基板1における主要部の断面などを示す。この配線基
板1は、厚さ方向の中央に位置するコア基板2と、コア
基板2の表・裏面3,4の上/下に形成した配線層1
0,14,18,24,28,32と絶縁層11,1
5,19,23,27,31とを交互に積層して有す
る。コア基板2は、例えばガラス−エポキシ樹脂からな
る厚さ約0.8mmの絶縁板であり、図1(A)に示すよ
うに、複数のスルーホール6が貫通し、それらの内部に
スルーホール導体8および充填樹脂9が形成されてい
る。
【0013】図1(A)に示すように、コア基板2の表面
3上には、スルーホール導体8の上端と接続し且つ所定
パターンを有するCu製で厚さ約25μmの配線層10
と、エポキシ系樹脂からなる厚さ約50μmの絶縁層1
1が形成されている。この絶縁層11には、レーザなど
により形成したビアホール13と、その内側に形成した
ビア導体12が位置している。かかる絶縁層11の上に
は、ビア導体12の上端と接続する上記同様の配線層1
4および絶縁層15が形成され、且つこの絶縁層15中
にもビアホール17とビア導体16が位置している。絶
縁層15の上には、ビア導体16の上端と接続する厚さ
約15μmでCu製の配線層18と、エポキシ系樹脂か
らなる厚さ約35μmのソルダーレジスト層(絶縁層)1
9が形成される。尚、配線層18は、無電解銅メッキお
よび電解銅メッキによるメッキ層であり、ソルダーレジ
スト層19は絶縁性フィルムを熱圧着して形成される。
【0014】上記配線層18内における個別の配線の一
部は、平面視で円形を呈し且つ直径が110μmの複数
の導電性のパッド18を形成している。これらのパッド
18の上に複数のハンダバンプ20が、主面19aより
も高く突出して個別に形成される。かかるハンダバンプ
20の印刷による形成方法については、後述する。尚、
図1(A)に示すように、配線基板1の上方には、その主
面19a上に搭載するためのICチップ36が用意され
ている。また、上記配線層10など、ビアホール13な
ど、およびビア導体12などは、公知のビルドアップ法
(セミアディティブ法、サブトラクティブ法など)により
形成される。
【0015】図1(A)に示すように、コア基板2の裏面
4下にも、スルーホール導体8の下端と接続し且つ所定
パターンを有するCu製で厚さ約25μmの配線層24
と、エポキシ系樹脂からなる厚さ約50μmの絶縁層2
3が形成されている。また、絶縁層23には、ビアホー
ル25と、その内側に形成したビア導体26が位置して
いる。更に、絶縁層23の下には、ビア導体26の下端
と接続する上記同様の配線層28および絶縁層27が形
成され、且つこの絶縁層27中にもビアホール29とビ
ア導体30が位置している。絶縁層27の下には、ビア
導体30の下端と接続する上記同様の配線層32と、エ
ポキシ系樹脂からなる厚さ約35μmのソルダーレジス
ト層(絶縁層)31が形成されている。このレジスト層3
1に設けた直径約600μmの開口部33の底部には、
配線層32内の配線34が露出する。この配線34は、
その表面にNiおよびAuメッキ層を被覆され、配線基
板1自体が搭載される図示しないマザーボードなどのプ
リント基板との接続用端子として活用される。
【0016】図1(B)に示すように、絶縁層15上のソ
ルダーレジスト層19における複数のパッド18上に
は、平面視が円形で且つ直径(d)約85μmの開口部1
9bが個別に形成される。これらの開口部19bは、例
えば上記レジスト層19の所定の位置に公知のフォトリ
ソグラフィー技術により形成され、隣接する開口部19
bとの中心間距離(L)は160μm以下になるように設
定されている。尚、上記開口部19bは、レーザ加工に
より形成しても良く、この場合にはYAGレーザ、炭酸
ガスレーザ、エキシマレーザなどが用いられる。また、
各パッド18の周辺部は、開口部19b内に露出せず、
絶縁層15,19間に挟持されている。
【0017】次に、図1(B)に示すように、各パッド1
8の表面上に、厚さ約5μmのNiメッキ層(メッキ層)
21と厚さ0.02〜0.15μmのAuメッキ層(メッ
キ層)22とが形成される。この状態において、上記ソ
ルダーレジスト層19の表面から上記Auメッキ層22
の表面までの深さ(h)は約15μmである。また、この
深さ(h)と上記直径(d)との比(d/h)は、約5.66
である。即ち、Niメッキ層21を厚く形成することに
より、小径化した開口部19b内において残った空間を
比較的偏平にできる。
【0018】次いで、図2(A)に示すように、開口部1
9bの上方に、開口径が約95μmの透孔39を有する
薄いステンレス鋼板からなるマスク38を配置し、この
マスク38上から透孔39を介して開口部19b内に、
Pb−Sn共晶ハンダからなるハンダペースト20aを
図示しないスキージを用いてマスク印刷する。尚、ハン
ダペースト20aには、ハンダ用のフラックスが予め含
有されている。この結果、図2(B)に示すように、開口
部19b内に印刷されたハンダペースト20aは、開口
部19b内のAuメッキ層22に確実に接触することと
なる。残余のハンダペースト20aは、ハンダリフロ
(最高温度215℃で、183℃に90秒間保持)するこ
とによって、自己の表面張力により略半球形状になり且
つ主面19aよりも高く盛り上がる。これにより、底面
がAuメッキ層22の表面に強固に密着したハンダバン
プ20が形成され、且つその後に行うフラックス洗浄の
際も、ハンダバンプ20は脱落しない。
【0019】かかるハンダバンプ20に対し、図1(A)
で示したICチップ36の底面における対応する端子3
7と個別に接続することにより、主面19a上にICチ
ップ36を精度良く搭載できる。また、ICチップ36
と配線基板1内の配線層18,14,10とを確実に導
通させることができると共に、ビア導体8を介して下側
の配線層24,28,32や、配線(端子)34を介して
マザーボードとの導通も確実に取ることができる。
【0020】以上のような配線基板1によれば、ソルダ
ーレジスト層19に設ける小径の開口部19bに対し、
その底面に位置するパッド18の表面に厚めのNiメッ
キ層21と従来同様の薄いAuメッキ層22とを形成し
たので、開口部19bの上端らAuメッキ層22までの
深さ(h)が浅くなる。このため、前記マスク38を通じ
て、開口部19b内にハンダペースト20aを印刷によ
り充填しても、底部側で表面張力を生じずに、開口部1
9b内に濡れ性を保ちつつ拡がる。この結果、リフロし
て得られるハンダバンプ20の底面は、Auメッキ層2
2の表面や開口部19b内に強固に密着するため、例え
ばフラックス洗浄時に不用意に上記バンプ20が脱落す
る事態を防止できる。従って、主面19a上に追って搭
載されるICチップ36の端子37と上記バンプ20と
を確実に接続することができる。
【0021】図2(C)は、前記図1(B)に示したパッド
18の変形形態を示し、絶縁層15の上に形成されたパ
ッド18aは、その周辺部がソルダーレジスト層19に
覆われていない。即ち、パッド18aは、開口部19b
の底面上にのみ位置し、その表面および周側面に、前記
同様の厚めのNiメッキ層21と薄めのAuメッキ層2
2とが形成される。尚、開口部19bの直径(d)やソル
ダーレジスト層19の表面からAuメッキ層22の表面
までの深さ(h)も、前記図1(B)に示した形態と同様に
設定されている。
【0022】このため、前記マスク38の透孔39を通
じて、ハンダペースト20aを開口部19b内に印刷す
ると、図2(C)に示すように、開口部19b内に進入し
たハンダペースト20aは、自己の表面張力により略半
球形状になり且つ主面19aよりも高く盛り上がる。従
って、これをリフロすることにより、底面がAuメッキ
層22の表面に強固に密着したハンダバンプ20が形成
され、フラックス洗浄などの際、かかるハンダバンプ2
0は脱落しなくなる。尚、開口部19bの内周面とパッ
ド18a、Niメッキ層21、およびAuメッキ層22
との間に位置する薄い隙間に、必ずしもハンダペースト
20aが進入していなくても良く、或いはその途中まで
の進入で留まっていても良い。
【0023】図3(A)は、前記配線基板1において、絶
縁層15に形成したビア導体16の上端に接続された平
面視でリング形のパッド(リング部分)18bを示す。こ
のパッド18bは厚さ15μmで、且つ厚さ約35μm
のソルダーレジスト層19に設けた直径(d)90μmの
開口部19bの底面上に位置している。該パッド18b
の表面(周側面を含む)とビア導体16の上向きで円錐状
の凹み16a内には、図3(A)に示すように、厚さ約5
μmのNiメッキ層21および厚さ0.02〜0.15
μmのAuメッキ層22が、これらに倣って形成されて
いる。かかる状態において、上記ソルダーレジスト層1
9の表面からパッド18bの上方に位置するリング形の
Auメッキ層22の表面までの深さ(h)は約15μmで
ある。また、この深さ(h)と上記直径(d)との比(d/
h)は6.0である。このため、Niメッキ層21を厚
く形成することにより、小径化した開口部19b内にお
いて、Auメッキ層22の上に残った空間を比較的偏平
にできる。
【0024】開口部19bの上方に、前記マスク38を
配置し、且つ開口部19bと略同じ直径(d)を有する透
孔39を通じて、ハンダペーストを開口部19b内に印
刷により充填する。この結果、図3(B)に示すように、
開口部19b内に進入したハンダは、リフロされて自己
の表面張力により略半球形状になり且つ主面19aより
も高く盛り上がる。これにより、底部側がリング形のA
uメッキ層22の表面に強固に密着し且つ中央がビア導
体16の凹み16a内に進入したハンダバンプ40が形
成される。従って、かかるハンダバンプ40を有する配
線基板によれば、このバンプ40は、開口部19b内で
その底部が密着しつつ強固に支持されるため、不用意に
脱落しなくなる。このため、主面19aに追って搭載さ
れる図示しないICチップの端子との接続も確実に行え
ると共に、かかるICチップと配線層14との間も短い
距離で確実に導通を取ることができる。
【0025】尚、開口部19bの内周面とパッド18
b、Niメッキ層21、およびAuメッキ層22との間
に位置する薄い隙間に、ハンダは進入しなくても良い。
図3(C)は、前記図3(A)にて示したパッド18bの変
形形態を示し、絶縁層15の上に形成されたパッド18
cは、その周辺部がソルダーレジスト層19に覆われて
いる。このため、図示のように、Niメッキ層21とA
uメッキ層22とは、開口部19bの底面側の全面にパ
ッド18cとビア導体16の形状に倣って形成される。
かかる開口部19bの直径(d)や開口部19bの上端か
らAuメッキ層22までの深さ(h)も、前記図3(A)に
示した形態と同様に設定される。
【0026】図4(A)は、前記配線基板1において、ス
ルーホール導体8の上端に位置する配線層10の真上
に、フィルドビア42,44を垂直に絶縁層11,15
に形成したスタックドビア導体41を示す。フィルドビ
ア42の中央上端の平坦部43にはフィルドビア44の
底部が接触し、且つフィルドビア44の中央上端の平坦
部46の上には、パッド18dが形成されている。かか
るパッド18dは、その周辺部を厚さ約35μmのソル
ダーレジスト層19に覆われると共に、直径(d)80μ
mの開口部19bの底面全体を形成している。パッド1
8dの上には、厚さ約5μmのNiメッキ層21と厚さ
0.02〜0.15μmのAuメッキ層22が形成されて
いる。かかる状態で、上記ソルダーレジスト層19の表
面からAuメッキ層22の表面までの深さ(h)は約15
μmである。また、この深さ(h)と上記直径(d)との比
(d/h)は、約5.33である。このため、Niメッキ
層21を厚めに形成することにより、小径化した開口部
19b内において、Auメッキ層22の上に残った空間
を比較的偏平にしている。
【0027】開口部19bの上方に、前記マスク38を
配置し、且つ開口部19bと略同じ直径(d)を有する透
孔39を通じて、ハンダペーストを開口部19b内に印
刷により充填する。この結果、図4(B)に示すように、
開口部19b内に進入したハンダは、リフロ後に自己の
表面張力により略半球形状になり且つ主面19aよりも
高く盛り上がる。これにより、底部側がAuメッキ層2
2や開口部19bの内周面に密着したハンダバンプ48
を得ることができる。従って、ハンダバンプ48を有す
る配線基板によれば、開口部19b内でその底部が密着
しつつ強固に支持されるため、不用意に脱落しなくなる
と共に、主面19a上に追って搭載される図示しないI
Cチップの端子との接続も確実に行える。また、かかる
ICチップは、スタックドビア導体41を介して配線層
14,10と最短距離で導通できると共に、スルーホー
ル導体8を介して前記図1(A)に示したコア基板2の裏
面4下の配線層24,28,32とも確実に導通を取る
ことができる。このため、ICチップや配線層10など
を抵抗を少なくし且つ電気的特性を良好にして、所要の
機能を発揮させることが可能となる。
【0028】図4(C)は、前記図4(A)にて示したパッ
ド18dの変形形態を示し、絶縁層15の上に形成され
たパッド18eは、その周辺部がソルダーレジスト層1
9に覆われていない。このため、パッド18eやこの表
面(周側面を含む)に形成されるNiメッキ層21および
Auメッキ層22と開口部19bの内周面との間には、
細い隙間が形成される。また、開口部19bの直径(d)
や開口部19bの上端からAuメッキ層22までの深さ
(h)も、前記図4(A)に示した形態と同様に設定され
る。これにより、Auメッキ層22上の開口部19bに
おいて残った偏平な空間に、ハンダペーストを印刷し且
つこれをリフロすることにより、前記ハンダバンプ48
を形成することが可能となる。尚、上記細い隙間にハン
ダが進入していなくても良い。
【0029】
【実施例】ここで本発明の具体的な実施例にいて、比較
例と共に説明する。尚、以下では比較例についても、同
じ要素や部分については実施例と同じ符号を用いる。前
記図1(A),(B)に示したと同様のコア基板2、絶縁層
11、配線層10、ソルダーレジスト層19などを積層
し、且つ主面19a寄りに多数のハンダバンプ20を形
成した平面視で35mm×35mmの配線基板1を、多
数用意した。上記ハンダバンプ20に用いたハンダは、
Pb−Sn共晶ハンダであり、且つこれを用いたハンダ
ペースト20aの粘度は、250Pa・Sである。ま
た、各基板1のソルダーレジスト層19において隣接し
合う開口部19b,19bの中心間距離(L)は全て15
0μmであり、且つ前述した方法および同じ印刷条件に
よって、主面19a上に30μm突出するハンダバンプ
20を縦・横80×80個ずつ、合計6400個形成し
た。
【0030】この際、ソルダーレジスト層19の開口部
19bの直径(d)は、表1のように一定とし、且つソル
ダーレジスト層19の表面からAuメッキ層22の表面
までの深さ(h)を表1のように変化させて、この深さ
(h)が25μm以下の基板1を実施例1〜3とし、深さ
(h)が25μmを越えるもの比較例1,2とした。各例
について、50個ずつの基板1を形成し、前述したフラ
ックス洗浄によって脱落したハンダバンプ20の数を拡
大鏡にて調査し、脱落数のランク別に各例における基板
1の数を表1に示した。
【0031】
【表1】
【0032】表1によれば、深さ(h)が10ないし20
μm以下と浅い実施例1,2では、50個の基板1全て
がハンダバンプ20の脱落が0のAランクであり、深さ
(h)が20超〜25μmの実施例3でも、Bランクが5
個で且つCランクは1個のみで残り44個は全てAラン
クであった。一方、深さ(h)が25超〜30μmの比較
例1では、Aランクは27個と約半分程に留まり、Bラ
ンクが12個に増えると共にC〜Eランクも少しずつ現
れた。更に、深さ(h)が30μm超の比較例2では、
D,Eランクが更に2桁に増え且つA〜Cランクは1桁
に留まった。以上の結果から、本願におけるソルダーレ
ジスト層19の開口部19bの直径(d)を100μm以
下とし且つソルダーレジスト層19の表面からAuメッ
キ層22の表面までの深さ(h)を25μm以下とする前
記請求項1の発明による効果が裏付けられた。また、表
1から前記比(d/h)を3.2以上とする前記請求項2
の発明による効果が裏付けられている、ことも容易に理
解される。
【0033】本発明は、以上において説明した各形態に
限定されるものではない。ソルダーレジスト層の開口部
は、平面視で円形の前記開口部19bに限らず、正方
形、長方形、または正多角形の開口部なども含まれる。
これらの開口部における直径はその対角線が相当し、且
つ中心は複数の対角線の交点が相当する。また、パッド
の形状も、平面視で前記円形のパッド18などに限ら
ず、正方形、長方形、または正多角形にしても良い。更
に、メッキ層は、前記Niメッキ層21やAuメッキ層
22に限らず、ICチップや配線基板に使用され得る一
般的なロウ材や、無電解メッキ層でも良い。且つ、その
形状もパッドの形状ら倣った非円形の正方形などにも成
り得る。更に、前記ハンダには、Pbを含まないハンダ
を用いても良く、例えば、Sn−Ag系、Sn−Cu
系、Sn−Bi系、Sn−Sb系の合金が挙げられる。
また、前記コア基板2の材質は、前記ガラス−エポキシ
樹脂複合材料の他、同様の耐熱性、機械強度、可撓性、
加工容易性等を有するガラス織布や、ガラス織布等のガ
ラス繊維とエポキシ樹脂、ポリイミド樹脂、またはBT
樹脂等の樹脂との複合材料であるガラス繊維−樹脂材料
を用いても良い。或いは、ポリイミド繊維等の有機繊維
と樹脂との複合材料や、連続気孔を有するPTFE等の
3次元網目構造のフッ素系樹脂にエポキシ樹脂等の樹脂
を含浸した樹脂−樹脂複合材料等を用いることも可能で
ある。更には、金属製のメタルコア基板を用いても良
い。
【0034】更に、前記配線層10,24等の材質は、
前記Cuの他、Niや、Ni−Au等にしても良く、或
いは、金属(メッキ層)を用いず、導電性樹脂を塗布する
等の方法によって形成することも可能である。また、絶
縁層11,23等の材質は、前記エポキシ樹脂を主成分
とするものの他、同様の耐熱性、パターン成形性等を有
するポリイミド樹脂、BT樹脂、PPE樹脂、或いは、
連続気孔を有するPTFE等の3次元網目構造のフッ素
系樹脂にエポキシ樹脂等の樹脂を含浸させた樹脂−樹脂
複合材料等を用いることもできる。且つ絶縁層の形成に
は、液状樹脂をロールコータにより塗布する方法の他、
絶縁性のフィルムを熱圧着する方法を用いることもでき
る。尚、前記配線基板1の第1主面19a上において複
数の搭載エリアを形成し、複数の前記ICチップ36を
各エリアに個別に搭載することも可能である。
【0035】
【発明の効果】以上において説明した本発明の配線基板
によれば、ソルダーレジスト層に設ける開口部が小径し
ても、その底面のメッキ層までの深さを浅くできるの
で、かかる開口部内に印刷によりハンダバンプを形成し
た際、得られるハンダバンプの底部が開口部内とその底
面のメッキ層に密着する。従って、ハンダバンプが不用
意に脱落することなく、追って搭載されるICチップの
小型化された端子と確実に接続することが可能となる。
また、請求項3の配線基板によれば、多数の狭ピッチで
且つ小径化した前記開口部内のパッド上に、ハンダバン
プを確実に密着させた状態で個別に印刷形成することが
容易となる。この結果、配線基板やICチップが小型化
し且つこれらの内部配線が高密度化することに対応し
て、ICチップ側の端子が小型化且つ高密度化しても、
これらに対し確実に接続できる多数のハンダバンプを小
さいピッチで有する配線基板を提供することができる。
【図面の簡単な説明】
【図1】(A)は本発明の配線基板における主要部を示す
断面図およびこれに搭載するICチップの概略図、(B)
は(A)中における一点鎖線部分Bの拡大断面図。
【図2】(A)は図1(B)のパッド上にハンダバンプを形
成する過程を示す概略図、(B)はそれにより得られたハ
ンダバンプを示す概略図、(C)は図1(B)に示したパッ
ドの変形形態を示す概略図。
【図3】(A)は異なる形態のパッドを示す概略図、(B)
は(A)のパッド上に形成したハンダバンプを示す概略
図、(C)は(A)のパッドの変形形態を示す概略図。
【図4】(A)は更に異なる形態のパッドを示す概略図、
(B)は(A)のパッド上に形成したハンダバンプを示す概
略図、(C)は(A)のパッドの変形形態を示す概略図。
【図5】(A)は従来の配線基板におけるハンダバンプと
その付近を示す概略図、(B)および(C)は(A)の配線基
板において小径化した開口部にハンダバンプを形成する
過程を示す概略図。
【符号の説明】
1…………………………配線基板 15………………………絶縁層 18,18a〜18e…パッド 19………………………ソルダーレジスト層 19b……………………開口部 20,40,48………ハンダバンプ 21,21a……………Niメッキ層(メッキ層) 22,22a……………Auメッキ層(メッキ層) d…………………………直径 h…………………………深さ L…………………………中心間距離
フロントページの続き (72)発明者 平野 訓 愛知県名古屋市瑞穂区高辻町14番18号 日 本特殊陶業株式会社内 Fターム(参考) 5E319 AA03 AC13 AC18 BB04 BB05 CC33 CD29 GG01 5F044 KK02 KK07 KK10 KK13 KK15 KK16 KK17 QQ06

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】絶縁層と、この絶縁層の表面上に形成され
    且つ開口部を有するソルダーレジスト層と、上記開口部
    の底面に位置し且つ上記絶縁層の表面に形成されたパッ
    ドと、このパッドの上に形成されるメッキ層とを備え、 上記ソルダーレジスト層の開口部が平面視で直径100
    μm以下であり、 上記ソルダーレジスト層の表面から上記メッキ層の表面
    までの深さが25μm以下である、ことを特徴とする配
    線基板。
  2. 【請求項2】絶縁層と、この絶縁層の表面上に形成され
    且つ開口部を有するソルダーレジスト層と、上記開口部
    の底面に位置し且つ上記絶縁層の表面に形成されたパッ
    ドと、このパッドの上に形成されるメッキ層とを備え、 上記ソルダーレジスト層の開口部が平面視で直径100
    μm以下であると共に、上記ソルダーレジスト層の開口
    部の平面視での直径(d)とソルダーレジスト層の表面か
    ら前記メッキ層の表面までの深さ(h)との比(d/h)
    が、3.2以上である、ことを特徴とする配線基板。
  3. 【請求項3】前記ソルダーレジスト層の開口部が複数形
    成され、隣接する開口部の中心間距離(L)が160μm
    以下である、 ことを特徴とする請求項1または2に記載の配線基板。
  4. 【請求項4】前記メッキ層の厚みが5μm以上である、 ことを特徴とする請求項1乃至3の何れかに記載の配線
    基板。
JP2000204272A 2000-07-05 2000-07-05 配線基板 Pending JP2002026500A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000204272A JP2002026500A (ja) 2000-07-05 2000-07-05 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000204272A JP2002026500A (ja) 2000-07-05 2000-07-05 配線基板

Publications (1)

Publication Number Publication Date
JP2002026500A true JP2002026500A (ja) 2002-01-25

Family

ID=18701558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000204272A Pending JP2002026500A (ja) 2000-07-05 2000-07-05 配線基板

Country Status (1)

Country Link
JP (1) JP2002026500A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109325A (ja) * 2008-10-30 2010-05-13 Nan Ya Printed Circuit Board Corp はんだバンプの歩留まり改善方法
US8129828B2 (en) 2008-09-29 2012-03-06 Ngk Spark Plug Co., Ltd. Wiring substrate with reinforcement
US8233289B2 (en) 2009-02-16 2012-07-31 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate and method for manufacturing the same
US8362364B2 (en) 2009-02-16 2013-01-29 Ngk Spark Plug Co., Ltd. Wiring board assembly and manufacturing method thereof
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
JP2021185619A (ja) * 2014-10-31 2021-12-09 エーティーアイ・テクノロジーズ・ユーエルシーAti Technologies Ulc 制約されたはんだ相互接続パッドを備える回路基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129828B2 (en) 2008-09-29 2012-03-06 Ngk Spark Plug Co., Ltd. Wiring substrate with reinforcement
JP2010109325A (ja) * 2008-10-30 2010-05-13 Nan Ya Printed Circuit Board Corp はんだバンプの歩留まり改善方法
US8233289B2 (en) 2009-02-16 2012-07-31 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate and method for manufacturing the same
US8362364B2 (en) 2009-02-16 2013-01-29 Ngk Spark Plug Co., Ltd. Wiring board assembly and manufacturing method thereof
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
JP2021185619A (ja) * 2014-10-31 2021-12-09 エーティーアイ・テクノロジーズ・ユーエルシーAti Technologies Ulc 制約されたはんだ相互接続パッドを備える回路基板
JP7301919B2 (ja) 2014-10-31 2023-07-03 エーティーアイ・テクノロジーズ・ユーエルシー 制約されたはんだ相互接続パッドを備える回路基板

Similar Documents

Publication Publication Date Title
US6753612B2 (en) Economical high density chip carrier
JP2001237512A (ja) 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
KR101011339B1 (ko) 배선기판 제조방법
JP5157455B2 (ja) 半導体装置
CN101400216B (zh) 具有焊料突起的布线基板的制造方法
JP4835629B2 (ja) 半導体装置の製造方法
KR100714774B1 (ko) 합금 솔더 범프를 구비하는 인쇄회로기판 및 그 제작방법
JP2002026500A (ja) 配線基板
JPWO2004056162A1 (ja) フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法
JP2017152477A (ja) プリント配線板
JP2011014572A (ja) 回路基板の製造方法及び半田塊
JP2022161248A (ja) プリント配線板およびその製造方法
KR100726242B1 (ko) 플립칩 실장용 기판의 제조방법
JP2022161250A (ja) プリント配線板およびプリント配線板の製造方法
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
JP5479959B2 (ja) はんだバンプを有する配線基板の製造方法、はんだボール搭載用マスク
JP2021052104A (ja) プリント配線板およびその製造方法
JP2002305360A (ja) 配線基板およびその製造方法
JP5350099B2 (ja) 回路基板の製造方法
JP4161463B2 (ja) チップキャリアの製造方法
JP3742732B2 (ja) 実装基板及び実装構造体
JP7336258B2 (ja) プリント配線板およびその製造方法
JP5359993B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP7378247B2 (ja) プリント配線板およびその製造方法
JP2013077726A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100216