JP2021185619A - 制約されたはんだ相互接続パッドを備える回路基板 - Google Patents

制約されたはんだ相互接続パッドを備える回路基板 Download PDF

Info

Publication number
JP2021185619A
JP2021185619A JP2021138724A JP2021138724A JP2021185619A JP 2021185619 A JP2021185619 A JP 2021185619A JP 2021138724 A JP2021138724 A JP 2021138724A JP 2021138724 A JP2021138724 A JP 2021138724A JP 2021185619 A JP2021185619 A JP 2021185619A
Authority
JP
Japan
Prior art keywords
solder
circuit board
opening
pad
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021138724A
Other languages
English (en)
Other versions
JP7301919B2 (ja
Inventor
トーパシオ ローデン
Topacio Roden
ケイダブリュ レオン アンドリュー
Kw Leung Andrew
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATI Technologies ULC
Original Assignee
ATI Technologies ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATI Technologies ULC filed Critical ATI Technologies ULC
Publication of JP2021185619A publication Critical patent/JP2021185619A/ja
Application granted granted Critical
Publication of JP7301919B2 publication Critical patent/JP7301919B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】側壁を有する第１の開口を含むはんだマスクを回路基板に形成する、はんだ相互接続パッドを備えた回路基板及びその製造方法を提供する。【解決手段】回路基板の製造方法は、側壁を備える第１の開口２２０を有し、導体トレース２１０を覆うはんだマスク７５を回路基板に形成するステップを含む。第１の開口２２０は、はんだ相互接続パッド６５の周囲に配置され、はんだ相互接続パッド６５と同一又はほぼ同一の横方向の寸法Ｘ２を有する。【選択図】図３

Description

本発明は、概して半導体処理に関し、より具体的には、はんだ相互接続パッドを備えた回路基板及びその製造方法に関する。
従来の種々の有機半導体チップパッケージ基板は、複数のはんだバンプを介して、フリップチップ実装された半導体チップと電気的に接続する。従来のいくつかの設計では、はんだバンプ又はその一部は、回路基板の最外層であるはんだマスクに形成された穴に配置される。この穴は、下層のバンプパッドと垂直に位置合わせされるように意図されている。従来の設計では、バンプパッドは、はんだマスクの穴よりも大きい横方向寸法で製造される。これにより、はんだマスクとバンプパッドの上面との間の界面が生成される。
従来のはんだ相互接続パッドは、通常、下層のビア上に形成される。これらの位置において、はんだマスクは、曲げモーメントを受ける可能性がある。この曲げモーメントによって、バンプパッドの上面において、はんだマスクの剥離が生じる可能性がある。この剥離によって、はんだを上層のバンプから横方向に移動させ、トレース又は他のバンプパッド等の隣接する導体構造と短絡する可能性のある経路が生成され得る。
回路基板、特に半導体チップパッケージ基板内により多くの配線経路を詰め込むという傾向が継続している。とりわけ、配線経路の複雑さをより増大させることの必要性は、より複雑な半導体ダイ設計において入出力の数が増加することによって引き起こされる。より多くのトレース及びビアを回路基板のレイアウトに挿入することは、簡単なことではない。実際、配線経路を増加するという目標は、回路基板の形成に使用される製造プロセスが確実にそのように行うことができるようにするための設計ルールと競合しなければならない。
しかしながら、はんだマスクが剥離する可能性があることに対処する従来の技術は、拡大したバンプパッド、又は、より広い導体間隔を必要とする設計ルールを用いることが多いが、これらは共に、パッケージ密度をより高めることに対して不利に働く。
本発明は、上述した欠点の１つ以上の影響を克服又は低減することを目的とする。
本発明の実施形態の一態様によれば、側壁を有する第１の開口を含むはんだマスクを回路基板に形成するステップを含む製造方法が提供される。はんだ相互接続パッドは、第１の開口に形成される。側壁は、はんだ相互接続パッドの横方向の範囲を設定する。
本発明の一実施形態の他の態様によれば、はんだマスクを半導体チップパッケージ基板に形成するステップを含む製造方法が提供される。このマスクは、側壁を有する第１の開口を含む。はんだ相互接続パッドは、第１の開口に形成される。側壁は、はんだ相互接続パッドの横方向の範囲を設定する。
本発明の一実施形態の他の態様によれば、はんだマスクを含む回路基板が提供される。はんだマスクは、側壁を有する第１の開口を含む。はんだ相互接続パッドは、第１の開口に形成される。側壁は、はんだ相互接続パッドの横方向の範囲を設定する。
本発明の上述した利点及び他の利点は、以下の詳細な説明と図面とを参照することによって明らかになるであろう。
回路基板上に実装された半導体チップを含む従来の半導体チップデバイスの一例を示す図である。 図１の断面２−２で得られた断面図である。 図２の一部の拡大図である。 従来の回路基板構造の、図３と同様の断面図である。 はんだマスク開口の不完全な位置合わせを想定したときの、図３と同様の断面図である。 従来の回路基板構造におけるはんだマスク開口の不完全な位置合わせを想定したときの、図４と同様の断面図である。 ビルドアップ層及びビア開口の形成例を示す断面図である。 マスキング及びトレースの形成例を示す、図７と同様の断面図である。 はんだマスクの形成例を示す、図８と同様の断面図である。 ビア及びはんだ相互接続パッドの形成例を示す、図９と同様の断面図である。 はんだ相互接続パッド上への追加的な金属の配置を示す、図１０と同様の断面図である。 ビルドアップ層及びビア開口の他の形成例を示す、図７と同様の断面図である。 はんだ相互接続パッド及びトレースの形成例を示す、図１２と同様の断面図である。 はんだマスクの他の形成例を示す、図１３と同様の断面図である。 はんだ相互接続パッド上への追加的な金属の配置を示す、図１４と同様の断面図である。
本明細書では、半導体チップパッケージ基板等のプリント回路基板の様々な実施形態が説明される。一例は、はんだマスクと、バンプパッド等のはんだ相互接続パッドと、を含む。はんだ相互接続パッドは、開口の側壁がはんだ相互接続パッドの横方向の範囲を設定するように、当該開口に配置されている。以下、更なる詳細事項について説明する。
後述する図面では、同じ要素が複数の図面に現れる場合に、参照番号が全般的に繰り返される。ここで、図面、特に図１を参照すると、回路基板２０に実装された半導体チップ１５を備える回路デバイス１０の例示的な実施形態の図が示されている。ＣＴＥの差の影響を少なくするために、半導体チップ１５と回路基板２０との間には、アンダーフィル材料層２５が配置されている。回路基板２０には、多くの導体トレース及びビアと、他の構造と、が設けられており、半導体チップ１５と図示していない他の回路デバイスとの間で電源、グラウンド及び信号が伝達されるようになっている。これらの伝達を容易にするために、ピングリッドアレイ、ボールグリッドアレイ、ランドグリッドアレイ又は他の種類の相互接続方式の形態の入出力が、回路基板２０に設けられてもよい。この例示的な実施形態では、複数のはんだボール３０からなるボールグリッドアレイが、回路基板２０に設けられている。
半導体チップ１５は、例えば、マイクロプロセッサ、グラフィックプロセッサ、マイクロプロセッサ／グラフィックプロセッサの組み合わせ、チップ上のシステム、特定用途向け集積回路、メモリデバイス等の電子機器に使用される無数の異なる種類の回路デバイスの何れかであってもよい。また、半導体チップ１５は、シングルコア又はマルチコアであってもよいし、他のダイがこのチップに積み重ねされてもよい。半導体チップ１５は、シリコン若しくはゲルマニウム等のバルク半導体、シリコンオンインシュレータ材料等の半導体オンインシュレータ材料、黒鉛、又は、他の材料で構成されてもよい。半導体チップ１５は、回路基板２０にフリップチップ実装されてもよいし、はんだ接合又は他の構造によって当該基板に電気的に接続されてもよい。フリップチップはんだ接合以外の相互接続方式が使用されてもよい。
回路基板２０は、半導体チップパッケージ基板、回路カード、又は、実質的に他の種類のプリント回路基板であってもよい。モノリシック構造を回路基板２０に使用することができるが、より典型的な構成では、ビルドアップ設計が使用される。その際、回路基板２０は、中心コアから構成されてもよい。この中心コアの上に１つ以上のビルドアップ層が形成され、当該中心コアの下に他の１つ以上のビルドアップ層が形成される。コア自体は、１つ以上の層を積み重ねたものから構成されてもよい。かかる構成の一例は、２つのビルドアップ層の２つの組の間に単層コアが積層された２−２−２構成であってもよい。半導体チップパッケージ基板として実装される場合には、回路基板２０の層数は、４から１６以上まで変えることができるが、４未満であってもよい。いわゆる「コアレス」設計も同様に使用することができる。回路基板２０の各層は、金属相互接続が散在した様々な周知のエポキシ又は他のポリマー等の絶縁材料から構成されてもよい。ビルドアップ以外の多層構成を使用することもできる。任意に、回路基板２０は、周知のセラミック、又は、パッケージ基板若しくは他のプリント回路基板に適した他の材料で構成されてもよい。
ここで、図２に注目する。この図は、断面２−２で得られた図１の断面図である。断面２−２には、半導体チップ１５及びパッケージ基板２０のかなり小さい部分のみが単に含まれていることに留意されたい。半導体チップ１５は、回路基板２０にフリップチップ実装されてもよいし、はんだバンプ、はんだ接合、導電ピラー又は他の構造によって当該基板に電気的に接続されてもよい。この例示的な実施形態では、２つのはんだ相互接続又ははんだ接合３５，４０が図示されており、アンダーフィル２５によって少なくとも部分的に囲まれている。２つのはんだ接合３５，４０のみが図示されているが、半導体チップ１５及び回路基板２０の複雑さの規模に応じて、かかる接合が数十、数百、更には数千存在してもよい。はんだ接合３５，４０は、半導体チップ１５に接続されたはんだバンプ４５，５０と、回路基板２０の各はんだ相互接続パッド６５，７０に冶金的に結合されたプレはんだ（presolder）５５，６０と、から構成されてもよい。はんだバンプ４５，５０は、リフロープロセス及びバンプ潰れプロセス（bump collapse process）によって、プレはんだ５５，６０に冶金的に結合されている。
はんだバンプ４５，５０及びはんだボール３０は、様々な鉛系はんだ又は無鉛はんだから構成されてもよい。例示的な鉛ベースのはんだは、約６３％のＳｎと約３７％のＰｂ等の共晶比率、又は、その前後の共晶比率の組成を有してもよい。無鉛ベースの例としては、スズ−銀（約９８．２％のＳｎ、約１．８％のＡｇ）、スズ−銅（約９９％のＳｎ、約１％のＣｕ）、スズ−銀−銅（約９６．５％のＳｎ、約３％のＡｇ、約０．５％のＣｕ）等が挙げられる。プレはんだ５５，６０は、同じ種類の材料で構成されてもよい。任意に、プレはんだ５５，６０を排除して、単一のはんだ構造、又は、はんだに導電ピラーを加えた構成が選ばれてもよい。アンダーフィル材料層２５は、例えば、シリカ充填剤とフェノール樹脂とを混合したエポキシ樹脂であってもよく、リフロープロセスの前か後にこの材料層を堆積させて、はんだ接合３５，４０を形成してもよい。プレはんだ５５，６０及びはんだ相互接続パッド６５，７０は、はんだマスク７５によって横方向に囲まれている。このはんだマスクは、様々なプレはんだ（例えば、プレはんだ５５，６０）に適合するように、レーザーアブレーション等によってリソグラフィにパターン化されて、複数の開口を形成する。はんだボール３０の取り付けを容易にするために、他のはんだマスク７７が回路基板２０の反対側に配置されている。はんだマスク７５，７７は、例えば、太陽インキ製造株式会社製のＰＳＲ−４０００ ＡＵＳ７０３、又は、日立化成株式会社製のＳＲ７０００等のように、はんだマスクの製造に適した様々な材料から製造されてもよい。
この例示的な実施形態では、回路基板２０は、２−２−２ビルドアップ設計を有する半導体チップパッケージとして実装される。その際、相互接続層又はビルドアップ層８０，８５がコア８７の一方の側に形成され、相互接続層又はビルドアップ層９０，９５がコア８７の他方の側に形成される。コア８７は、必要に応じて、モノリシックであってもよいし、積層体又は２つ以上の層であってもよい。コア８７及びビルドアップ層８０，８５，９０，９５は、味の素株式会社から供給されているＧＸ１３等の周知の高分子材料で構成されてもよい。ビルドアップ層８０，８５，９０，９５、コア８７及びはんだマスク７５，７７は、回路基板２０の相互接続システムを構成する。図２の様々な導体構造に対する以下の説明は、回路基板２０の他の導体構造を例示するものである。ビルドアップ層８０は、各導体構造又はパッド１１０，１１５を含んでもよく、各導体構造又はパッド１１０，１１５は、ビルドアップ層８０に形成された各ビア１３０，１３５を介して、ビルドアップ層８５の他の組の導体構造又はパッド１２０，１２５と相互接続されてもよいし、オーミック接触してもよい。同様に、ビルドアップ層８５の導体パッド１２０，１２５は、各ビア１４０，１４５を介して、はんだマスク７５内の上側のはんだ相互接続パッド６５，７０に電気的に接続されてもよい。同様に、ビルドアップ層９０，９５及びはんだマスク７７を通る電気経路は、ビルドアップ層９０の導体パッド１５０，１５５及びビア１６０，１６５、ビルドアップ層９５の導体パッド１７０，１７５及び対応するビア１８０，１８５、並びに、ビア１８０，１８５に接続されているはんだマスク７７のボールパッド１９０，１９５を介して設けられてもよい。はんだボール３０は、ボールパッド１９０，１９５に冶金的に結合されている。コア８７を通る電気経路は、スルービア２００，２０５を介して設けられてもよい。これらのビアは、めっきスルーホール又は他の種類の導体であってもよい。
更に図２を参照すると、はんだ相互接続パッド６５，７０の周囲に散在し、はんだマスク７５によって覆われた多数の導体トレースが存在してもよい。これらのトレースのうち２つのトレースの各々が符号２１０，２１５で図示されている。ビルドアップ層８０，８５，９０，９５及びはんだマスク７７は、複数のかかるトレースを含んでもよいが、かかるトレースは、説明を簡単にするために図示されていない。実際、回路基板２０において、電源、グラウンド及び／又は信号の柔軟な配線経路を提供するために、かかるトレース２１０，２１５が数百以上存在してもよい。はんだ接合３５，４０は、バンプピッチＸ１で製造されるが、その寸法は様々な要因に依存する。このような要因には、半導体チップ１５の寸法、半導体チップ１５に要求される入出力経路の数、及び、他の考慮事項等が挙げられる。
図２において破線の楕円形２１７によって周囲を囲まれた部分の拡大図を図３に示す。ここで、図３に注目する。文脈上、図３は、アンダーフィル２５と、はんだバンプ４５と、プレはんだ５５と、導体パッド６５と、はんだマスク７５と、導体トレース２１０と、を示している。また、ビルドアップ層８０，８５、ビア１３０，１４０及びパッド１２０が図示されている。プレはんだ５５は、はんだマスク７５の開口２２０に配置されている。この例示的な実施形態の技術的な目的は、導体パッド６５と、はんだマスク７５の開口２２０と、を同一又はほぼ同一の横寸法Ｘ２で形成することである。以下により詳細に説明するように、このことは、パッド６５のとり得る横寸法Ｘ２の限界として、はんだマスク開口２２０を用いることによって達成される。１つの目的は、導体パッド６５の上面２２５と、はんだマスク７５と、の間の界面を除去又は実質的に制限することである。他の目的は、パッド６５とトレース２１０との間に、後述する従来の製造プロセス及び構造よりも大きい幅Ｘ３を有する隙間２２７を設けることである。
パッド６５の上面２２５とのはんだマスクの界面を除去することの利点を理解するために、図４に示す従来のはんだマスク及びパッドの配置を簡単に説明することが有用である。図４は、従来の導体パッド及びはんだマスクの配置を除き、図３と同様の図であることに留意されたい。ここで、プレはんだ２３２は導体パッド２３４上に製造されている。はんだマスク２３６は、導体パッド２３４上に製造されており、プレはんだ２３２に適合するように開口２３８を用いてパターン化されている。開口２３８は、横寸法Ｘ２を有しているが、導体パッド２３４が横寸法Ｘ４で製造されていることに留意されたい。この寸法は、上述した例示的な実施形態のパッド６５の横寸法Ｘ２よりも通常約２０％大きい。図４では、このような設計を選択したことから生じる技術的な影響がいくつか存在する。第１に、導体パッド２３４と導体トレース２４３との間の隙間２４１は、幅Ｘ５を有しているが、この幅は、導体パッド６５とトレース２１０との間の対応する隙間２２７よりも非常に狭いことである。なお、導体パッド２３４の上面２５１と、はんだマスク２３６と、の間に実質的な界面２４９が存在することに留意されたい。はんだマスク２３６の一部が界面２４９に存在すると、剥離して、はんだをプレはんだ２３２からトレース２４３に向かって移動させて、場合によっては短絡が生じる可能性がある。この問題は、はんだマスク開口２３８が、導体パッド２３４と垂直にうまく位置合わせされておらず、及び／又は、パッド２３４が、ビア２５３と垂直にうまく位置合わせされていない場合に悪化する可能性がある。例えば、図５に示すように、開口２３８及びプレはんだ２３２の位置合わせが不十分であることによって、パッド２３４に対してｘ方向において横にオフセットされ、及び／又は、パッド２３４がビア２５３に対して同じ方向にオフセットされた場合には、隙間２４１は、Ｘ６＜Ｘ５となるような若干の幅Ｘ６を有するため、はんだがプレはんだ２３２から界面２４９に侵入して、トレース２４３と短絡する可能性が更に大きくなり得る。図３に戻ると、はんだマスク７５とパッド６５の上面２２５との間に、図４に関連して記載された界面２４９と同様の界面が存在しない又は実質的に存在しないことに再度留意されたい。したがって、図６に示すように、パッド６５と、はんだマスク７５の開口２２０と、プレはんだ５５とが、ビア１４０に対してｘ方向に不十分に位置合わせされたとしても、トレース２１０との短絡が生じる可能性がより低くなる。この結果は、ｘ軸にオフセットされた場合でも、隙間２２７の寸法が、図５に示す従来の隙間２４１に比べてより大きいことに一部起因する。
導体パッド６５及びはんだマスク７５の例示的な製造方法は、図７〜図１０のうち最初に図７を参照することによって理解することができる。図７は、図３と同様の断面図である。図２に示す上層の半導体チップ１５は、この時点では取り付けられていないため、図示されていない。以下の説明は、主として導体パッド６５に焦点を当てており、導体パッド７０にはあまり焦点を当てていない。しかしながら、はんだマスク７５と相互に作用する他の導体パッドにおいても本考察を適用することができる。この時点では、ビルドアップ層８０，８５が形成されている。本明細書の他の箇所に記載された１つ以上の種類の絶縁材料を、スピンコーティング又は他の技術によって堆積させ、加熱又はこれ以外の方法によって硬化させることによって、ビルドアップ層８０を設けてもよい。開口２５６は、レーザ切断によって、ビア１３０に適合するようにビルドアップ層８０内に形成されてもよい。レーザ２５７は、パルス状又は連続的なビームとしてレーザ放射２５９を加えてもよい。レーザ放射２５９の波長及びスポットサイズは、所望のサイズ及びフットプリントを有する開口２５６を製造しながら、ビルドアップ層８０の材料を効果的に除去するように選択される。例えば、紫外線領域にあり、且つ、２．０〜５．０ミクロン範囲のスポットサイズを有する放射線２５９を使用することができる。開口２５６が、下層のパッド１１０（図２参照）に至るまで完全に穿孔されることが必要であるが、切断プロセスによってパッド１１０から過剰な材料が除去されないことを確実にするように注意を払うべきである。
さらに図７を参照すると、ビア１３０は、例えば、銅、アルミニウム、銀、金、チタン、高融点金属、高融点金属化合物、これらの合金等の様々な導体材料から開口２５６に形成されてもよい。ビア１３０は、単一構造の代わりに、例えばチタン層に続いてニッケル−バナジウム層、更に銅層が続く等のように、複数の金属層の積層体から構成されてもよい。他の実施形態では、チタン層を銅層で覆い、その後にニッケルで上塗りしてもよい。しかしながら、当業者であれば、多くの種類の導電性材料をビア１３０に使用できることを理解するであろう。例えば物理蒸着、化学蒸着、めっき等のように、金属材料を塗布するための周知の様々な技術を使用してもよい。例示的な実施形態では、ビアは、２段階で行われる銅めっきによって形成されてもよい。第１段階は、比較的薄い銅の層を開口２５６に塗布することを含む。第２段階では、バルクめっきプロセスを実行してビア１３０を充填する。図２に示すコア８７上にビルドアップ層８０，８５及び関連する導体を設けるために、本明細書に記載されたプロセスを使用して、コア８７の反対側に他のビルドアップ層を設けてもよいことを理解すべきである。
さらに図７を参照すると、導体層が塗布、マスク、エッチングされることによって導体パッド１２０が形成され、ビルドアップ層８０について上述した技術を用いてビルドアップ層８５が形成される。導体パッド１２０は、ビア１３０に関して上述した材料及び技術を用いて形成されてもよい。次に、開口２６３を、未形成のビア１４０（図２参照）に適合するようにビルドアップ層８５に形成してもよい。レーザ２５７及びレーザ放射２５９を用いて上述した種類のレーザ穿孔が使用されてもよい。
次に、図８に示すように、ビルドアップ層８５の選択された部分が、適切なマスク２６６を用いてマスクされる。このマスクは、ドライフィルム又はフォトレジストであってもよい。ビア開口２６３，２６４が覆われているが、マスク２６６の開口２６９はパターニングされている。マスク２６６を施してパターニングするために、周知のリソグラフィ技術が使用されてもよい。次に、めっきプロセスを使用して、開口２６９にトレース２１０を形成してもよい。トレース２１０は、導体パッド１２０に関連して上述した同一の材料で形成されてもよい。マスク２６６は、アッシング、溶媒ストリッピング又はこれら両方によって除去されてもよい。
ここで図９を参照すると、例えばスピンコーティング又は所望の他の堆積技術等の周知のはんだマスク堆積技術を用いて、はんだマスク７５をビルドアップ層８５に堆積させてもよい。周知のリソグラフィパターン形成技術によって、ビア開口２６３，２６４上のはんだマスク７５に開口２２０，２７３を形成してもよい。例えば、はんだマスク７５には１種以上の光活性化学物質が注入され、露光及び現像プロセスを使用して開口２２０，２７３が設けられてもよい。開口２２０，２７３は、横寸法Ｘ２でパターニングされてもよい。この寸法は、後続のプロセスで形成される導体パッド６５の好ましい寸法である。したがって、この例示的な実施形態では、はんだマスク７５及び開口２２０，２７３を使用して、後に形成されるはんだ相互接続パッド６５，７０の横寸法を決める。このことは、従来のマスキング及びエッチング除去によって導体パッド６５がパターニングされる従来のプロセスとは対照的である。
次に、図１０に示すように、図７に示す導体パッド１２０及びビア１３０に関して上述した材料及び技術を用いて、開口２６３，２６４にビア１４０，１４５を設け、はんだマスク開口２２０，２７３にはんだ相互接続パッド６５，７０を設けてもよい。はんだマスク開口２２０，２７３がパッド６５，７０の横寸法を定めていることに留意されたい。
この時点で、図３を再度参照すると、プレはんだ５５（図示していないがプレはんだ６０も同様）が、図示したように開口２２０に配置され形成されてもよい。例えば、はんだペーストは、ステンシル等によって塗布することができる。この時点でリフローを実行して、プレはんだ５５を下層の導体パッド６５に結合してもよい。プレはんだ５５を塗布した後に、図１及び図２に示す半導体チップ１５を回路基板２０に配置して、プレはんだ５５上に載置してもよい。リフロープロセスを実行して、図２に示すはんだ接合３５，４０を生成してもよい。リフローの温度及び期間は、はんだの種類、並びに、回路基板２０及び半導体チップ１５の形状に依存する。
図１１に示すように、この段階で、はんだ相互接続パッド６５，７０に他の材料を塗布してもよい。このことは、はんだの成分がはんだ相互接続パッド６５，７０に拡散して、これらの電気的性能を劣化させる懸念がある状況において望ましい場合がある。この例示的な実施形態では、他の形状をマスクするために、はんだマスク７５を再度用いて、はんだ相互接続パッド６５，７０に導体層２７９を塗布してもよい。導体層２７９の組成は、デバイスの要件に応じて大幅に異なっていてもよい。例えば、例示的な実施形態では、導体層２７９は、無電解めっきされたニッケル層の底部から始まり、めっきされたパラジウム層が続き、めっきされた金の層が最後に続く積層体から構成されてもよい。更に、導体層２７９用に選択される材料は、プレはんだが存在する場合であれば、プレはんだに使用されるはんだの種類や、図２に示すはんだバンプ４５に使用されるはんだの種類等の技術的な要件に依存する。ここで、導体層２７９は、下層のはんだ相互接続パッド６５，７０及びビアが存在していても、はんだが拡散するのを防ぐためのバリアを提供する。
上述した例示的な実施形態では、はんだマスクの形成は、例えば図２及び図３に示す導体パッド６５の製造に先行する。しかしながら、他の例示的な実施形態では、導体パッド６５の後にはんだマスクを形成してもよい。この例示的な実施形態では、図１２に示すように、ビルドアップ層８０，８５、ビア１３０及び導体パッド１２０を設けるために、全般的に上述したようにプロセスを実行することができる。この時点で、開口２６３，２６４は、上述したようにビルドアップ層８５に設けられている。次に、図１３に示すように、はんだ相互接続パッド６５，７０及び導体トレース２１０を、適切な導体層をビルドアップ層８５に塗布することによって形成し、その後、適切なマスキング及びエッチング除去を行ってもよい。次に、図１４に示すように、はんだマスク７５’を、ビルドアップ層８５上及び導体トレース２１０上に塗布してもよい。はんだマスク７５’は、開口２２０’，２７３’を用いてパターニングされてもよい。はんだ相互接続パッド６５，７０が、上述したように横寸法Ｘ２で好都合に製造されるのに対し、開口２２０’，２７３’は、パッド６５の横寸法Ｘ２より僅かに大きい側方開口Ｘ７を用いてパターニングされ、はんだ相互接続パッド６５，７０を囲む小さな隙間２８１を残すようになっている。明らかに、上方から見ると、隙間２８１は、はんだ相互接続パッド６５，７０の周囲の堀として見える。後続の材料堆積プロセス、特にめっきプロセスでは、導体材料が隙間２８１に吸い込まれて、隙間２８１を充填する。
次に、図１５に示すように、めっきプロセスを使用して、開口２２０’，２７３’を、上述した種類の追加的な金属で部分的に充填してもよい。上述したように、隙間２８１は、堆積材料２８９の一部を引き込み、この意味において、当該材料の配置は、はんだ相互接続パッド６５，７０を形成するプロセスの一部である。材料２８９を設けるために、この補助的な堆積プロセス又はめっきプロセスを行うことの背後にある動機の一部は、開口２２０’，２７３’と下層のはんだ相互接続パッド６５，７０との垂直方向の位置合わせが不完全であった場合に、何等かの追加的な導電性材料を提供することにある。材料２８９の堆積の後に、全般的に上述したように、プレはんだ及び／又ははんだバンプのプロセスが先行してもよい。
本明細書に記載されたプロセスは、個別の回路基板に対して実行することができ、又は、複数の回路基板のストリップ（strip）若しくは他の集合体に対して一括して実行することができることを理解すべきである。一括して実行する場合、個々の回路基板は、ソーイング又は他の技術によって、ある段階で個別化されてもよい。
本明細書で開示された例示的な実施形態は何れも、例えば半導体、磁気ディスク、光ディスク又は他の記憶媒体等のコンピュータ可読媒体に配置された命令で具現化されてもよいし、コンピュータデータ信号として具現化されてもよい。この命令又はソフトウェアは、本明細書で開示された回路構造を合成及び／又はシミュレーションすることが可能であってもよい。例示的な実施形態では、Ｃａｄｅｎｃｅ ＡＰＤ、Ｅｎｃｏｒｅ等の電子設計自動化プログラムを使用して、開示された回路構造を合成してもよい。得られたコードを使用して、開示された回路構造を製造してもよい。
本発明は、様々な変形及び代替形態が可能であるが、特定の実施形態を一例として図面に示し、本明細書で詳細に説明してきた。しかしながら、本発明は、開示された特定の形態に限定されるものではないことを理解されたい。むしろ、本発明は、以下の添付の特許請求の範囲によって規定される本発明の趣旨及び範囲に含まれる全ての変形物、均等物及び代替物を包含するものである。

Claims (18)

  1. 複数の導体トレース（２１０，２１５）を回路基板（２０）に形成するステップと、
    はんだ相互接続パッド（６５）を前記回路基板（２０）に設けるステップと、
    側壁を有する第１の開口（２２０）を含み、前記複数の導体トレースを覆うはんだマスク（７５）を前記回路基板（２０）に形成するステップであって、前記第１の開口は、前記はんだ相互接続パッド（６５）の周囲に配置されている、ステップと、を含み、
    前記第１の開口は、前記はんだ相互接続パッドよりも大きい横方向の寸法を有する、
    製造方法。
  2. 下層の導体パッド（１２０）を露出させる第２の開口（２６３）を前記回路基板の相互接続層（８５）に形成するステップと、前記第１の開口が前記第２の開口と整列するように前記はんだマスクを形成するステップと、を含む、請求項１の製造方法。
  3. 前記第２の開口に導電ビア（１４０）を形成し、前記導電ビア上に前記はんだ相互接続パッドを形成するステップを含む、請求項２の製造方法。
  4. 前記はんだ相互接続パッドを形成した後に、前記はんだマスク及び前記第１の開口を、前記はんだ相互接続パッドに接触させることなく形成し、前記はんだ相互接続パッドと、前記はんだ相互接続パッドと前記側壁との間と、に金属を追加する、請求項１の製造方法。
  5. はんだバンプ（５５）を前記はんだ相互接続パッドに結合するステップを含む、請求項１の製造方法。
  6. 半導体チップ（１５）を前記回路基板に結合するステップを含む、請求項１の製造方法。
  7. コンピュータ可読媒体に記憶された命令を用いて前記はんだマスク及び前記はんだ相互接続パッドを形成するステップを含む、請求項１の製造方法。
  8. 複数の導体トレース（２１０，２１５）を半導体チップパッケージ基板（２０）に形成するステップと、
    はんだ相互接続パッド（６５）を前記回路基板（２０）に設けるステップと、
    側壁を有する第１の開口（２２０）を含み、前記複数の導体トレースを覆うはんだマスク（７５）を前記半導体チップパッケージ基板（２０）に形成するステップであって、前記第１の開口は、前記はんだ相互接続パッド（６５）の周囲に配置されている、ステップと、を含み、
    前記第１の開口は、前記はんだ相互接続パッドよりも大きい横方向の寸法を有する、
    製造方法。
  9. 下層の導体パッド（１２０）を露出させる第２の開口（２６３）を前記半導体チップパッケージ基板の相互接続層（８５）に形成するステップと、前記第１の開口が前記第２の開口と整列するように前記はんだマスクを形成するステップと、を含む、請求項８の製造方法。
  10. 前記第２の開口に導電ビア（１４０）を形成し、前記導電ビア上に前記はんだ相互接続パッドを形成するステップを含む、請求項９の製造方法。
  11. 前記はんだ相互接続パッドを形成した後に、前記はんだマスク及び前記第１の開口を、前記はんだ相互接続パッドに接触させることなく形成し、前記はんだ相互接続パッドと、前記はんだ相互接続パッドと前記側壁との間と、に金属を追加する、請求項８の製造方法。
  12. 半導体チップ（１５）を前記半導体チップパッケージ基板に結合するステップを含む、請求項８の製造方法。
  13. 複数のはんだボール（３０）を前記半導体チップパッケージ基板に結合するステップを含む、請求項８の製造方法。
  14. 回路基板（２０）であって、
    複数の導体トレース（２１０，２１５）と、
    側壁を有する第１の開口（２２０）を含み、前記複数の導体トレースを覆う、前記回路基板のはんだマスク（７５）と、
    前記第１の開口内に存在するはんだ相互接続パッド（６５）であって、前記第１の開口は、前記はんだ相互接続パッドよりも大きい横方向の寸法を有する、はんだ相互接続パッドと、
    を備える、回路基板（２０）。
  15. はんだバンプ（５５）を前記はんだ相互接続パッドに結合することを含む、請求項１４の回路基板。
  16. 前記回路基板に結合された半導体チップ（１５）を備える、請求項１４の回路基板。
  17. 前記はんだ相互接続パッドは上面（２２５）を含み、前記はんだマスクは前記上面を覆うように前記上面に接触していない、請求項１４の回路基板。
  18. 前記回路基板は半導体チップパッケージ基板を備える、請求項１４の回路基板。
JP2021138724A 2014-10-31 2021-08-27 制約されたはんだ相互接続パッドを備える回路基板 Active JP7301919B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/529,859 US10431533B2 (en) 2014-10-31 2014-10-31 Circuit board with constrained solder interconnect pads
US14/529,859 2014-10-31
JP2017513769A JP2017538280A (ja) 2014-10-31 2015-10-07 制約されたはんだ相互接続パッドを備える回路基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017513769A Division JP2017538280A (ja) 2014-10-31 2015-10-07 制約されたはんだ相互接続パッドを備える回路基板

Publications (2)

Publication Number Publication Date
JP2021185619A true JP2021185619A (ja) 2021-12-09
JP7301919B2 JP7301919B2 (ja) 2023-07-03

Family

ID=55853496

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017513769A Pending JP2017538280A (ja) 2014-10-31 2015-10-07 制約されたはんだ相互接続パッドを備える回路基板
JP2021138724A Active JP7301919B2 (ja) 2014-10-31 2021-08-27 制約されたはんだ相互接続パッドを備える回路基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017513769A Pending JP2017538280A (ja) 2014-10-31 2015-10-07 制約されたはんだ相互接続パッドを備える回路基板

Country Status (6)

Country Link
US (1) US10431533B2 (ja)
EP (1) EP3213609A4 (ja)
JP (2) JP2017538280A (ja)
KR (1) KR102310979B1 (ja)
CN (1) CN106717138A (ja)
WO (1) WO2016065460A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
US11804440B2 (en) * 2021-01-28 2023-10-31 Globalfoundries U.S. Inc. Chip module with robust in-package interconnects

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026500A (ja) * 2000-07-05 2002-01-25 Ngk Spark Plug Co Ltd 配線基板
JP2007234919A (ja) * 2006-03-02 2007-09-13 Cmk Corp プリント配線板とその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471090A (en) 1993-03-08 1995-11-28 International Business Machines Corporation Electronic structures having a joining geometry providing reduced capacitive loading
EP0759231B1 (de) 1994-05-02 1998-12-23 SIEMENS MATSUSHITA COMPONENTS GmbH & CO. KG Verkapselung für elektronische bauelemente
US5796589A (en) 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
DE19548046C2 (de) * 1995-12-21 1998-01-15 Siemens Matsushita Components Verfahren zur Herstellung von für eine Flip-Chip-Montage geeigneten Kontakten von elektrischen Bauelementen
US5759910A (en) 1996-12-23 1998-06-02 Motorola, Inc. Process for fabricating a solder bump for a flip chip integrated circuit
US5859474A (en) 1997-04-23 1999-01-12 Lsi Logic Corporation Reflow ball grid array assembly
KR100345035B1 (ko) * 1999-11-06 2002-07-24 한국과학기술원 무전해 도금법을 이용한 고속구리배선 칩 접속용 범프 및 ｕｂｍ 형성방법
US6774474B1 (en) 1999-11-10 2004-08-10 International Business Machines Corporation Partially captured oriented interconnections for BGA packages and a method of forming the interconnections
JP2001223460A (ja) 2000-02-08 2001-08-17 Fujitsu Ltd 実装回路基板及びその製造方法
KR100426897B1 (ko) * 2001-08-21 2004-04-30 주식회사 네패스 솔더 터미널 및 그 제조방법
US7335995B2 (en) 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US6888255B2 (en) 2003-05-30 2005-05-03 Texas Instruments Incorporated Built-up bump pad structure and method for same
TW572361U (en) 2003-06-03 2004-01-11 Via Tech Inc Flip-chip package carrier
US7367489B2 (en) 2003-07-01 2008-05-06 Chippac, Inc. Method and apparatus for flip chip attachment by post collapse re-melt and re-solidification of bumps
JP2005109187A (ja) * 2003-09-30 2005-04-21 Tdk Corp フリップチップ実装回路基板およびその製造方法ならびに集積回路装置
WO2005086532A2 (en) 2004-03-01 2005-09-15 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
TWI231165B (en) * 2004-06-30 2005-04-11 Phoenix Prec Technology Corp Method for fabricating electrical connection structure of circuit board
KR100556351B1 (ko) * 2004-07-27 2006-03-03 동부아남반도체 주식회사 반도체 소자의 금속 패드 및 금속 패드 본딩 방법
US7339275B2 (en) 2004-11-22 2008-03-04 Freescale Semiconductor, Inc. Multi-chips semiconductor device assemblies and methods for fabricating the same
US8124520B2 (en) 2006-07-10 2012-02-28 Stats Chippac Ltd. Integrated circuit mount system with solder mask pad
JP5193503B2 (ja) * 2007-06-04 2013-05-08 新光電気工業株式会社 貫通電極付き基板及びその製造方法
US7670939B2 (en) 2008-05-12 2010-03-02 Ati Technologies Ulc Semiconductor chip bump connection apparatus and method
KR101111930B1 (ko) 2008-09-30 2012-02-14 이비덴 가부시키가이샤 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법
KR101022942B1 (ko) 2008-11-12 2011-03-16 삼성전기주식회사 흐름 방지용 댐을 구비한 인쇄회로기판 및 그 제조방법
US20110110061A1 (en) * 2009-11-12 2011-05-12 Leung Andrew Kw Circuit Board with Offset Via
JP2012079759A (ja) * 2010-09-30 2012-04-19 Sumitomo Bakelite Co Ltd 回路基板、回路基板の製造方法および半導体装置
KR101332049B1 (ko) * 2012-01-13 2013-11-22 삼성전기주식회사 인쇄회로기판의 제조방법
JP5913063B2 (ja) * 2012-11-27 2016-04-27 日本特殊陶業株式会社 配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026500A (ja) * 2000-07-05 2002-01-25 Ngk Spark Plug Co Ltd 配線基板
JP2007234919A (ja) * 2006-03-02 2007-09-13 Cmk Corp プリント配線板とその製造方法

Also Published As

Publication number Publication date
EP3213609A1 (en) 2017-09-06
JP2017538280A (ja) 2017-12-21
US10431533B2 (en) 2019-10-01
KR102310979B1 (ko) 2021-10-08
EP3213609A4 (en) 2018-07-04
JP7301919B2 (ja) 2023-07-03
KR20170078597A (ko) 2017-07-07
US20160126171A1 (en) 2016-05-05
CN106717138A (zh) 2017-05-24
WO2016065460A1 (en) 2016-05-06

Similar Documents

Publication Publication Date Title
US7670939B2 (en) Semiconductor chip bump connection apparatus and method
US8445329B2 (en) Circuit board with oval micro via
US9793199B2 (en) Circuit board with via trace connection and method of making the same
JP4619223B2 (ja) 半導体パッケージ及びその製造方法
US8313984B2 (en) Die substrate with reinforcement structure
JP5259095B2 (ja) 半導体装置
JP2013511137A (ja) オフセットされたビアを伴う回路板
KR101811923B1 (ko) 배선 기판
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2010103187A (ja) プリント配線板及びその製造方法
JP2021185619A (ja) 制約されたはんだ相互接続パッドを備える回路基板
US20110299259A1 (en) Circuit board with conductor post structure
JP5762376B2 (ja) 配線基板及びその製造方法
TWI708335B (zh) 印刷電路板結構及其製造方法
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板
JP5653144B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230621

R150 Certificate of patent or registration of utility model

Ref document number: 7301919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150