KR100911873B1 - 반도체 메모리 소자의 커패시터 스토리지 노드 형성용 노광마스크 - Google Patents

반도체 메모리 소자의 커패시터 스토리지 노드 형성용 노광마스크 Download PDF

Info

Publication number
KR100911873B1
KR100911873B1 KR1020060097822A KR20060097822A KR100911873B1 KR 100911873 B1 KR100911873 B1 KR 100911873B1 KR 1020060097822 A KR1020060097822 A KR 1020060097822A KR 20060097822 A KR20060097822 A KR 20060097822A KR 100911873 B1 KR100911873 B1 KR 100911873B1
Authority
KR
South Korea
Prior art keywords
pattern
storage node
exposure mask
length
capacitor
Prior art date
Application number
KR1020060097822A
Other languages
English (en)
Other versions
KR20080032295A (ko
Inventor
김수정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060097822A priority Critical patent/KR100911873B1/ko
Publication of KR20080032295A publication Critical patent/KR20080032295A/ko
Application granted granted Critical
Publication of KR100911873B1 publication Critical patent/KR100911873B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 스토리지 노드 면적을 증대시켜 커패시터의 정전용량을 증대시키고, 이를 통해 소자의 리프레시(refresh) 특성을 향상시킬 수 있는 노광 마스크를 제공하기 위한 것으로, 이를 위해 본 발명은 'n'자, 'u'자, 'ㅁ'자 또는 'I'자 형태를 갖는 복수의 투광패턴이 형성된 반도체 메모리 소자의 스토리지 노드 형성용 노광 마스크를 제공한다.
반도체 소자, 커패시터, 스토리지 노드, 노광 마스크, 정전용량

Description

반도체 메모리 소자의 커패시터 스토리지 노드 형성용 노광 마스크{EXPOSURE MASK FOR FORMING STORAGE NODE OF CAPACITOR IN SEMICONDUCTOR MEMORY DEVICE}
도 1은 종래기술에 따른 타원형 반도체 메모리 소자의 커패시터 스토리지 노드 패턴을 도시한 평면도.
도 2는 종래기술에 따른 변형된 바형 반도체 메모리 소자의 커패시터 스토리지 노드의 패턴을 도시한 평면도.
도 3은 본 발명의 실시예1에 따른 'n'자형 노광 마스크를 도시한 평면도.
도 4는 도 3에 도시된 'n'자형 노광 마스크를 통해 형성된 스토리지 노드 패턴을 도시한 사시도.
도 5는 본 발명의 실시예2에 따른 'ㅁ'자형 노광 마스크를 도시한 평면도.
도 6a은 도 5에 도시된 'ㅁ'자형 노광 마스크를 통해 형성된 스토리지 노드 패턴을 도시한 사시도.
도 6b는 도 6a에 도시된 A-A' 절취선을 따라 도시한 단면 사시도.
도 7은 본 발명의 실시예3에 따른 'I'자형 노광 마스크를 도시한 평면도.
도 8a는 도 7에 도시된 'I'자형 노광 마스크를 통해 형성된 스토리지 노드 패턴을 도시한 사시도.
도 8b는 도 8a에 도시된 A-A' 절취선을 따라 도시한 단면 사시도.
<도면의 주요 부분에 대한 부호의 설명>
100, 200, 300 : 노광 마스크
본 발명은 노광 마스크에 관한 것으로, 특히 커패시터(capacitor)를 구비하는 반도체 메모리 소자의 커패시터 스토리지 노드(storage node) 형성용 노광 마스크의 구조에 관한 것이다.
반도체 소자의 고집적화에 따라 디자인 룰(design rule)이 지속적으로 감소하고 있다. 이에 따라, 단위 셀(cell)이 차지하는 면적 또한 점점 감소하고 있는 추세에 있다. 특히 DRAM(Dynamic Random Access Memory) 소자에서는 단위 셀이 하나의 트랜지스터(transistor)와 하나의 커패시터(capacitor)로 이루어지기 때문에 디자인 룰이 감소하는 경우 커패시터의 정정용량을 확보하는데 많은 어려움이 있다.
이에 따라, 최근에는 단위 면적당 커패시터의 정전용량을 확보하기 위한 노력이 이루어지고 있다. 그 일환으로 커패시터의 구조를 변경하는 것이다. 지금까지 알려진 커패시터 구조로는 콘케이브(concave) 구조와 실린더(cylinder) 구조가 있 다. 이에 더해, 커패시터의 하부전극인 스토리지 노드의 홀(hole) 내부 면적을 증대시키기 위해 스토리지 노드 홀 내부에 MPS(Meta Stable Poly Silicon)를 형성하고 있다.
그러나, DRAM 소자의 고집적화가 더욱 심화되면서 스토리지 노드가 형성될 홀의 크기가 더욱 줄어들어 기존에 스토리지 노드에 형성된 MPS를 더 이상 사용하지 못하게 되었다. 이에 따라, 최근에는 티타늄질화막(이하, TiN이라 함)을 스토리지 노드로 사용하는 구조로 바뀌고 있다. 하지만, TiN막을 스토리지 노드로 사용하는 구조에서는 MPS 구조와 같이 면적을 증대시키는데 한계가 있어 정전용량 확보가 어려운 실정이다.
일반적으로, TiN막을 스토리지 노드로 사용하는 경우, 스토리지 노드는 타원형(oval type)이나 라인형(line type) 또는 바형(bar type) 패턴(pattern)으로 형성된다.
도 1 및 도 2는 종래기술에 따른 스토리지 노드의 평면도이다. 여기서, 도 1은 타원형 패턴을 도시한 평면도이고, 도 2는 변형된 바형 패턴을 도시한 평면도이다.
그러나, 도 1 및 도 2에 도시되 바와 같이 스토리지 노드를 타원형 패턴이나 바형 패턴으로 형성하는 경우에도 커패시터의 정전용량을 증대시키는데는 한계가 있다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 스토리지 노드 면적을 증대시켜 커패시터의 정전용량을 증대시키고, 이를 통해 소자의 리프레시(refresh) 특성을 향상시킬 수 있는 노광 마스크를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 'n'자 또는 'u'자 형태를 갖는 복수의 투광패턴이 형성된 반도체 메모리 소자의 스토리지 노드 형성용 노광 마스크를 제공한다.
또한, 상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 'ㅁ'자 형태를 갖는 복수의 투광패턴이 형성된 반도체 메모리 소자의 스토리지 노드 형성용 노광 마스크를 제공한다.
또한, 상기한 목적을 달성하기 위한 또 다른 측면에 따른 본 발명은, 'I'자 형태를 갖는 복수의 투광패턴이 형성된 반도체 메모리 소자의 스토리지 노드 형성용 노광 마스크를 제공한다.
통상, 포토리소그래피(photolithograpy) 기술은 빛을 이용하여 웨이퍼 기판 위에 임의의 형상을 갖는 패턴을 형성하는 것이다. 즉, 웨이퍼 기판에 절연막이나 도전막 등의 패턴을 형성하여야 할 위치에 자외선, 전자빔 또는 X선 등과 같은 노광 장비의 빛을 조사하여 그 용해도가 변화하는 포토레지스트를 형성하고, 마스크를 이용하여 포토레지스트의 소정 부위를 빛에 노출시킨 후, 현상액에 대하여 용해 도가 큰 부분을 제거함으로써 임의의 형상을 갖는 포토레지스트 패턴을 형성한다. 이러한 포토레지스트 패턴에 의해 노출된 부분을 식각 공정으로 제거하여 원하는 반도체 소자 패턴을 형성한다.
후술하는 실시예들은 스토리지 노드를 형성하기 위한 노광 마스크에 관한 것이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 도면부호(참조부호)로 표시된 부분은 동일한 구성요소들을 나타낸다.
실시예1
도 3은 본 발명의 실시예1에 따른 스토리지 노드 형성용 노광 마스크의 평면도이고, 도 4는 도 3에 도시된 노광 마스크를 통해 제조된 스토리지 노드 패턴의 사시도이다.
도 3을 참조하면, 본 발명의 실시예1에 따른 스토리지 노드 형성용 노광 마스크(100)는 규칙적으로 배열된 'n'자 형태를 갖는 복수의 투광패턴(101)이 형성된 구조를 갖는다. 물론, 노광 마스크(100)에서 투광패턴(101)을 제외한 부위는 차광 지역이 된다.
구체적으로 설명하면 다음과 같다.
투광패턴(101)은 노광장치로부터 조사되는 빛이 투과되는 영역으로서, 직사각형 형태의 제1 패턴(101A)과, 제1 패턴(101A)의 장축의 일측면으로부터 각각 수직한 방향으로 신장된 직사각형 형태의 제2 패턴(101B) 및 제3패턴(101C)을 포함한다.
제1 패턴(101A)의 장축의 길이(A)는 제2 패턴(101B) 및 제3 패턴(101C)의 장축의 길이(A2, A3)보다 크게 형성하고, 제1 패턴(101A)의 단축과 제2 패턴(101B)의 단축의 총 길이는 제1 패턴(101A)의 장축의 길이보다 더 작게 형성한다. 물론, 제1 패턴(101A)의 단축과 제2 패턴(101B)의 단축의 총 길이 또한 제1 패턴(101A)의 장축의 길이보다 더 작게 형성하는데, 제1 패턴(101A)의 단축과 제3 패턴(101C)의 단축의 총 길이는 제1 패턴(101A)의 단축과 제2 패턴(101B)의 단축의 총 길이와 동일하다. 또한, 제2 패턴(101B)과 제3 패턴(101C) 사이의 길이는 제2 패턴(101B)과 제3 패턴(101C)의 장축의 길이보다 더 작게 형성한다. 또한, 제2 패턴(101B)및 제3 패턴(101C)의 단축 길이는 동일하게 하고, 그 길이는 장축의 길이보다는 작게 형성한다.
도 3에 도시된 본 발명의 실시예1에 따른 노광 마스크를 이용한 포토리소그래피 공정을 실시하면 도 4에 도시된 바와 같은 스토리지 노드 패턴을 형성할 수 있다.
실시예2
도 5는 본 발명의 실시예2에 따른 스토리지 노드 형성용 노광 마스크의 평면도이고, 도 6a는 도 5에 도시된 노광 마스크를 통해 제조된 스토리지 노드 패턴의 사시도이다. 도 6b는 도 6a에 도시된 A-A' 절취선을 따라 도시한 스토리지 노드 패턴의 단면 사시도이다.
도 5를 참조하면, 본 발명의 실시예2에 따른 스토리지 노드 형성용 노광 마스크(200)는 규칙적으로 배열된 'ㅁ'자(또는, 도넛츠) 형태를 갖는 복수의 투광패턴(201)이 형성된 구조를 갖는다.
구체적으로 설명하면 다음과 같다.
투광패턴(201)은 노광장치로부터 조사되는 빛이 투과되는 영역으로서, 직사각형 형태의 'ㅁ'자로 외주면과 내주면을 가지며, 외주면의 장축의 길이(A10)는 단축의 길이(B10)보다 더 크게 형성하고, 내주면의 장축의 길이(A11)는 단축의 길이(B11)보다 더 크게 형성한다.
도 5에 도시된 본 발명의 실시예2에 따른 노광 마스크를 이용한 포토리소그래피 공정을 실시하면 도 6a 및 도 6b에 도시된 바와 같은 스토리지 노드 패턴을 형성할 수 있다.
실시예3
도 7은 본 발명의 실시예3에 따른 스토리지 노드 형성용 노광 마스크의 평면도이고, 도 8a는 도 7에 도시된 노광 마스크를 통해 제조된 스토리지 노드 패턴의 사시도이다. 도 8b는 도 8a에 도시된 A-A' 절취선을 따라 도시한 스토리지 노드 패턴의 단면 사시도이다.
도 7을 참조하면, 본 발명의 실시예3에 따른 노광 마스크(300)는 규칙적으로 배열된 'I'자형(I-type) 모양을 갖는 복수의 투광패턴(301)이 형성된 구조를 갖는다.
구체적으로 설명하면 다음과 같다.
투광패턴(301)은 직사각형 형태의 제1 패턴(301A)과, 제1 패턴(301A)과 수직한 방향으로 양측에 각각 연결된(신장된) 제2 및 제3 패턴(301B, 201C)을 포함한다. 여기서, 제1 패턴(301A)은 제2 패턴(301B) 및 제3 패턴(301C)보다 그 크기가 작은 직사각형 형태를 가지며, 제2 및 제3 패턴(301B, 301C)의 장축의 길이(A21)는 동일하고, 단축의 길이(B21)도 동일하다. 이때, 제2 및 제3 패턴(301B, 301C)의 장축의 길이(A21)는 단축의 길이(B21)보다 더 크게 형성한다. 또한, 제1 패턴(301A)의 장축의 길이(A20)는 제2 및 제3 패턴(301B, 301C)의 장축 길이(A21)보다 더 작게 형성하고, 제1 패턴(301A)의 단축의 길이(B20)는 제2 및 제3 패턴(301B, 301C)의 단축길이(B21)보다 더 작게 형성한다. 이때, 제1 패턴(301A)은 장축의 길이(A21)가 단축 길이(B21)보다 더 크게 하여 직사각형 형태가 된다. 예컨대, 전술한 제1 내지 제3 패턴(301A, 301B, 301C)에 있어서, 제2 및 제3 패턴(301B, 301C)의 단축의 길이(B21)는 제1 패턴(301A)의 단축의 길이(B20) 보다 적어도 2배 이상의 크기를 가지고, 제1 패턴(301A)과 접촉하는 표면에서 접촉하지 않는 부분의 길이는 제2 및 제3 패턴(301B, 301C)의 장축길이(A21)의 적어도 1/3배보다 더 크게 형성한다.
상기에서 설명한 본 발명의 실시예1 내지 3에 따르면, 본 발명은 종래기술에 서 커패시터의 정전용량을 확보를 위해 스토리지 노드 물질로 면적을 넓히던 방법 대신, 평면도 상으로 원이나 타원형이 아닌 굴곡있는 패턴을 형성시켜 면적을 증가시키므로써 정전용량을 확보하고 있다. 즉, 'n'자 형태, 'ㅁ'자 형태 및 'I'자 형태로 스토리지 노드 패턴을 형성하면, 종래 타원형, 원형, 바형에 비해 면적을 더 넓힐 수 있다.
종래기술에서, 평면도 상에서 정전용량을 확보하기 위해서는 평면 설계 단계에서 그 크기를 키우거나, 인라인(inline) 단계에서 스토리지 노드 FICD(Storage Node Final Inspection Critical Dimension)를 타겟(target)으로 해야 하며, 이때 스토리지 노드 FICD 크기에 따라 롯트(lot) 별로 정전용량이 달라져 FICD가 작아지면 정전용량이 감소하는 단점이 있다. 또한, 스토리지 노드 FICD를 키우는 경우에는 이웃한 스토리지 노드와의 브릿지(bridge)에 기인한 단선이 발생할 가능성이 커진다. 따라서, 종래기술에 따른 평면도 구조로는 정전용량을 증가시키는데 한계가 있다.
이에 반해, 본 발명의 실시예들은 종래기술에서 사용하던 방식에서 평면도 구조를 바꾸어 스토리지 노드 패턴 자체에 복수 개의 굴곡면을 주고 있으며, 이렇게 하면 종래기술에 따른 원이나 타원에서 확보하던 정전용량보다 큰 값을 확보할 수 있다.
본 발명의 실시예들에 따른 정전용량의 증가를 살펴보면 다음과 같다.
일반적으로, 커패시터의 정전용량은 하기의 수학식1을 통해 구해진다.
C = (ε0εrA)/d
여기서, 'ε0'는 진공상태의 유전율(permittivity of vacuum), 'εr'은 유전체의 상대 유전율, 'A'는 전극의 유효면적, 'd'는 유전체의 두께를 나타낸다.
상기 수학식 1과 같이, 'C∝A' 관계가 성립하므로, 커패시터의 전극의 유효면적(A)을 확보하면, 확보된 면적(A)에 비례하여 정전용량(C)을 더 증가시킬 수 있다.
이와 같이, 정전용량이 증가하면 센싱 마진(sensing margin)과 리프레시(refresh)에 효과를 볼 수 있다.
먼저, 센싱 마진은 전하공유(charge sharing)에 의해 형성된 센싱 신호에서 센스 앰프(sense amplifier)의 오프셋(offset)을 제외한 전압에 의해 결정되는 것으로서, 센싱 마진이 클 경우 임의의 환경에서 센스 앰프의 동작 오류를 감소시킬 수 있다.
상기 센싱 신호(ΔV)는 하기 수학식 2와 같다.
ΔV = (Vcore/2)/{1+(Cb+Csa)/Cs]
여기서, 'Vcore'는 코아 전압, 'Cb'는 비트라인 기생 정전용량, 'Csa' 센스 앰프 기생 정전용량, 'Cs' 커패시터 정전용량을 가리킨다.
'ΔV'는 'Cs'에 비례하므로 면적을 키워, 'Cs'를 증가시켜 센싱 마진을 확보할 수 있다.
한편, 리프레시는 메모리 커패시터의 누설 등에 의해 전류가 방출되기 전에 해당 매모리 셀에 동일 데이터를 다시 기입(write)하는 동작이며, 리프레시 타임(refresh time, tREF)는 하기의 수학식 3과 같다.
tREF = (Cs×Vcore)/2Ilkg
여기서, 'Cs'는 커패시터 정전용량, 'Vcore'는 코아 전압, 'Ilkg'는 누설전류이다.
상기 수학식 3과 같이, 'tREF'는 'Cs'와 'Vcore'에 비례하므로, 'Cs'를 증가시켜 리프레시를 확보할 수 있다는 장점이 있다.
본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 특히, 본 발명의 실시예들에서 제시된 노광 마스크의 구조에 더하여 'u'자 'Ⅱ' 자 형태도 가능하다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 복수 개의 굴곡면을 갖도록 스토리지 노드 패턴을 형성함으로써 종래기술에 따른 원이나 타원에서 확보하던 정전용량보다 큰 값을 확보하여 센싱마진 및 리프레시를 확보할 수 있는 효과가 있 다.

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 'I'자 형태를 갖는 복수의 투광패턴이 형성된 반도체 메모리 소자의 스토리지 노드 형성용 노광 마스크.
  12. 제 11 항에 있어서,
    상기 투광패턴은 직사각형 형태의 제1 패턴과, 상기 제1 패턴과 수직한 방향으로 양측에 각각 신장된 제2 및 제3 패턴을 포함하는 반도체 메모리 소자의 스토리지 노드 형성용 노광 마스크.
  13. 제 12 항에 있어서,
    상기 제1 패턴은 상기 제2 패턴 및 제3 패턴보다 그 크기가 작은 직사각형 형태를 가지며, 상기 제2 및 제3 패턴의 장축의 길이는 동일하고, 단축의 길이도 동일하게 형성된 반도체 메모리 소자의 스토리지 노드 형성용 노광 마스크.
  14. 제 12 항에 있어서,
    상기 제2 및 제3 패턴의 장축의 길이는 단축의 길이보다 더 크게 형성된 반도체 메모리 소자의 스토리지 노드 형성용 노광 마스크.
  15. 제 12 항에 있어서,
    상기 제1 패턴의 장축의 길이는 상기 제2 및 제3 패턴의 장축 길이보다 더 작게 형성되고, 단축의 길이는 상기 제2 및 제3 패턴의 단축길이보다 더 작게 형성된 반도체 메모리 소자의 스토리지 노드 형성용 노광 마스크.
KR1020060097822A 2006-10-09 2006-10-09 반도체 메모리 소자의 커패시터 스토리지 노드 형성용 노광마스크 KR100911873B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060097822A KR100911873B1 (ko) 2006-10-09 2006-10-09 반도체 메모리 소자의 커패시터 스토리지 노드 형성용 노광마스크

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060097822A KR100911873B1 (ko) 2006-10-09 2006-10-09 반도체 메모리 소자의 커패시터 스토리지 노드 형성용 노광마스크

Publications (2)

Publication Number Publication Date
KR20080032295A KR20080032295A (ko) 2008-04-15
KR100911873B1 true KR100911873B1 (ko) 2009-08-11

Family

ID=39533071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060097822A KR100911873B1 (ko) 2006-10-09 2006-10-09 반도체 메모리 소자의 커패시터 스토리지 노드 형성용 노광마스크

Country Status (1)

Country Link
KR (1) KR100911873B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980003865A (ko) * 1996-06-29 1998-03-30 김주용 반도체 장치의 포토 마스크 및 그를 사용한 전하저장 전극 형성방법
KR19990049318A (ko) * 1997-12-12 1999-07-05 윤종용 콘택관련 결함 및 콘택저항을 감소하기 위한 반도체 장치의콘택구조 및 그 제조 방법
JP2002260992A (ja) * 2001-03-05 2002-09-13 Nec Corp 荷電粒子線露光用マスクの形成方法および荷電粒子線用マスクを形成するためのパターンデータの処理プログラム
KR20080022269A (ko) * 2006-09-06 2008-03-11 동부일렉트로닉스 주식회사 포토 마스크

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980003865A (ko) * 1996-06-29 1998-03-30 김주용 반도체 장치의 포토 마스크 및 그를 사용한 전하저장 전극 형성방법
KR19990049318A (ko) * 1997-12-12 1999-07-05 윤종용 콘택관련 결함 및 콘택저항을 감소하기 위한 반도체 장치의콘택구조 및 그 제조 방법
JP2002260992A (ja) * 2001-03-05 2002-09-13 Nec Corp 荷電粒子線露光用マスクの形成方法および荷電粒子線用マスクを形成するためのパターンデータの処理プログラム
KR20080022269A (ko) * 2006-09-06 2008-03-11 동부일렉트로닉스 주식회사 포토 마스크

Also Published As

Publication number Publication date
KR20080032295A (ko) 2008-04-15

Similar Documents

Publication Publication Date Title
US7273780B2 (en) Semiconductor device having box-shaped cylindrical storage nodes and fabrication method thereof
KR100819673B1 (ko) 반도체 소자 및 그의 패턴 형성 방법
KR100602918B1 (ko) 반도체 웨이퍼 상에 셀프-얼라인 구조물을 제조하는 방법
TW200409219A (en) Manufacturing method of semiconductor integrated circuit device
US6072242A (en) Contact structure of semiconductor memory device for reducing contact related defect and contact resistance and method for forming the same
US6743693B2 (en) Method of manufacturing semiconductor memory
KR20030089079A (ko) 반도체 소자의 커패시터의 스토리지 전극 제조 방법 및이에 의한 스토리지 전극
US20070172746A1 (en) Semiconductor device and manufacturing method thereof
US8273522B2 (en) Exposure mask and method for manufacturing semiconductor device using the same
US20020070392A1 (en) Electronic device, semiconductor device, and electrode forming method
KR100911873B1 (ko) 반도체 메모리 소자의 커패시터 스토리지 노드 형성용 노광마스크
US8574820B2 (en) Method for fabricating semiconductor device
KR960012507A (ko) 반도체 기억장치와 그 제조방법
KR100720251B1 (ko) 노광 마스크 및 이를 이용한 반도체 소자의 제조방법
US6166408A (en) Hexagonally symmetric integrated circuit cell
KR100188797B1 (ko) 반도체 장치 및 그 제조방법
KR100368978B1 (ko) 반도체소자의 캐패시터 제조방법
KR101032500B1 (ko) 3차원구조를 갖는 메모리장치
KR0135246B1 (ko) 미세환형패턴을 이용한 이중실린더 전하저장전극 형성방법
KR20100052768A (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR20010110186A (ko) 반도체장치들의 제조방법
KR100230370B1 (ko) 마스크 및 이를 이용한 커패시터 제조방법
KR20070005323A (ko) ６ｆ２ 레이아웃을 갖는 반도체 메모리소자의 스토리지노드컨택홀 형성을 위한 노광방법
KR19990017137A (ko) 단차막질상에 물질층 패턴을 형성하는 방법 및 이에 사용하는 하프톤 위상 반전 마스크
KR19990033874A (ko) 반도체 장치의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee