KR20030089079A - 반도체 소자의 커패시터의 스토리지 전극 제조 방법 및이에 의한 스토리지 전극 - Google Patents

반도체 소자의 커패시터의 스토리지 전극 제조 방법 및이에 의한 스토리지 전극 Download PDF

Info

Publication number
KR20030089079A
KR20030089079A KR1020020027114A KR20020027114A KR20030089079A KR 20030089079 A KR20030089079 A KR 20030089079A KR 1020020027114 A KR1020020027114 A KR 1020020027114A KR 20020027114 A KR20020027114 A KR 20020027114A KR 20030089079 A KR20030089079 A KR 20030089079A
Authority
KR
South Korea
Prior art keywords
storage electrode
mold
layer
forming
hard mask
Prior art date
Application number
KR1020020027114A
Other languages
English (en)
Other versions
KR100475074B1 (ko
Inventor
배동일
신동원
이상현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0027114A priority Critical patent/KR100475074B1/ko
Priority to US10/329,488 priority patent/US6730956B2/en
Publication of KR20030089079A publication Critical patent/KR20030089079A/ko
Application granted granted Critical
Publication of KR100475074B1 publication Critical patent/KR100475074B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 소자의 커패시터의 스토리지 전극 제조 방법 및 이에 의한 스토리지 전극을 개시한다. 본 발명의 일 관점은 실린더 스택 형태의 스토리지 전극 제조 방법을 제공한다. 스토리지 전극 제조 방법은 반도체 기판 상에 형틀층을 형성하고, 형틀층 상에 상호 격리된 다수의 투광 패턴들이 커패시터의 스토리지 전극이 점유되도록 설계된 영역의 외곽을 따라 배열된 사진 마스크를 도입하는 사진 식각 공정으로 형틀층을 패터닝하여 스토리지 전극용 형틀을 형성하고, 스토리지 전극용 형틀에 의해 형상이 부여되는 스토리지 전극을 스토리지 전극용 형틀 상에 형성하는 바를 제시한다. 이때, 사진 식각 공정은 투광 패턴들로부터 스토리지 전극용 형틀로의 패턴 전사에서 전사되는 투광 패턴들이 상호 연결되는 패턴 브리지(pattern bridge) 현상을 유발하여 스토리지 전극용 형틀을 형성하도록 수행된다.

Description

반도체 소자의 커패시터의 스토리지 전극 제조 방법 및 이에 의한 스토리지 전극{Manufacturing method of storage node of capacitor for semiconductor device and storage node by the same}
본 발명은 반도체 소자에 관한 것으로, 특히, 증가된 유효 표면적(effective surface)을 구현할 수 있는 커패시터의 스토리지 전극(storage node of capacitor)을 제조하는 방법에 관한 것이다.
디램(DRAM:Dynamic Random Access Memory) 소자와 같은 반도체 장치의 집적화가 높아짐에 따라 패턴 미세화 또는 디자인 룰(design rule)의 감소가 급속히 진행되고 있다. 디자인 룰의 감소는 반도체 소자의 여러 가지 특성, 예를 들어, 트랜지스터(transistor), 셀 커패시터(cell capacitor) 또는 배선의 저항 등의 특성을 확보하는 데 어려움을 발생시키고 있다.
특히, 전하 저장 능력인 셀 커패시턴스(cell capacitance)는 반도체 소자의 특성에 따라 차이는 있으나, 여러 가지 커플링 커패시턴스(coupling capacitance), 각종 누설 전류(leakage current), 패킹(packing) 시의 알파 입자에 의한 전하 손실 및 리프레시(refresh) 시간 향상 등을 감안하여 디램(DRAM) 소자에서는 셀 당 대략 30 fF 이상의 수치가 통상적으로 요구되고 있다. 따라서, 디자인 룰이 감소됨에 따라 커패시턴스를 확보하기 위한 방안들이 여러 가지 제시되고 있다.
셀 커패시턴스를 확보하기 위해서는 유전율이 상대적으로 높은 유전층을 이용하거나 커패시터의 면적을 증가시키는 두 가지 방법을 고려할 수 있다. 현재까지 유전율이 현저하게 높은 새로운 유전층을 사용하는 데에는 유전층의 단차 도포성(step coverage)나 누설 전류 또는 신뢰성 등에 문제가 있는 것으로 알려지고 있다. 따라서, 디자인 룰의 감소에 따른 커패시턴스의 감소를 해결하여 커패시턴스를 충분히 확보하는 방안에 대한 연구는 구조적으로 커패시터의 유효 면적을 확보하는 방법들에 집중되고 있다. 예컨대, 실린더 스택(cylinder stack) 형태로 스토리지 전극에 3차원 형상을 부여하여 스토리지 전극의 유효 표면적을 증가시키는 방안이 제시되고 있다.
도 1은 실린더 스택 형태의 스토리지 전극(60)을 설명하기 위해서 개략적으로 도시한 단면도이다.
도 1에 도시된 바와 같은 실린더 형태의 스토리지 전극(60)은 표면적을 최대화하는 데 큰 장점이 있는 것으로 알려지고 있다. 이러한 스토리지 전극(60)은 소자 분리 영역(15)에 의해서 설정되는 반도체 기판(10)의 활성 영역 상에 형성되는 셀 트랜지스터의 게이트 패턴(23, 25)들 사이의 반도체 기판(10)에 전기적으로 연결된다. 이때, 게이트 패턴(23, 25)과 반도체 기판(10)간에는 게이트 산화층(21)이 개재될 수 있다. 이러한 전기적인 연결은 층간 절연층(40)을 관통하는 도전성 플러그(conductive plug:35)와 그 아래에 도입되는 도전성 패드(conductive pad:31)의 도입에 의해서 이루어질 수 있다. 도전성 패드(31)와 게이트 패턴(23, 25) 사이의 절연은 캐핑층(capping layer:27)과 스페이서(spacer:29)에 의해서 이루어진다.
도 1에 도시된 바와 같이 실린더 형상의 스토리지 전극(60)은 하부의 도전성 플러그(35)에 연결되도록 형성되는 데, 이와 같이 실린더 형상을 스토리지 전극(60)에 부여하기 위해서 형틀층이 도입된다. 이러한 형틀층을 패터닝하여 스토리지 전극(60)이 위치할 영역을 설정하고 형틀층의 패턴 형상을 따라 스토리지 전극층을 증착하고 셀 별로 스토리지 전극층을 스토리지 전극(60)들로 분리하게 된다.
도 2는 스토리지 전극(60)에 실린더 형태의 형상을 부여하기 위해 도입되는 형틀층(70)을 설명하기 위해서 개략적으로 도시한 단면도이다.
도 2를 참조하면, 형틀층(70)은 층간 절연층(40) 상을 덮도록 형성되며, 스토리지 전극(도 1의 60)의 높이에 대등한 두께로 형성된다. 이러한 형틀층(70)과 층간 절연층(40)의 사이에는 지지층(50)이 도입될 수 있다. 이러한 지지층(50)은스토리지 전극(도 1의 60)을 지지하는 역할을 하며, 경우에 따라 형틀층(70)을 패터닝하는 식각 공정에서의 식각 종료를 위해서 식각 종료층(etch stooper:도시되지 않음)을 더 포함하여 형성될 수 있다.
형틀층(70)은 사진 식각 공정에 의해서 패터닝되어 하부의 도전성 플러그(35)를 노출하는 오프닝(opening:75)을 가지게 된다. 이와 같이 오프닝(75)이 형성된 영역이 실질적으로 스토리지 전극(60)이 위치하고 점유하는 영역이 된다. 그런데, 이러한 실제 형성되는 스토리지 전극(60)이 점유하는 영역은 사진 마스크 레이아웃(photo mask layout)에 설정되는 영역과 다소 다른 형태로 형성될 수 있다.
도 3은 오프닝(도 2의 75)을 위한 사진 마스크 레이아웃을 설명하기 위해서 개략적으로 도시한 도면이고, 도 4는 실제 형성되는 오프닝(75)의 평면 형상을 설명하기 위해서 개략적으로 도시한 평면도이다. 도 5는 오프닝(75)에 점유되는 실제 스토리지 전극(60)의 형상을 설명하기 위해서 개략적으로 도시한 평면도이다. 도 6은 설계 상에 의도된 스토리지 전극(65)의 평면 형상을 설명하기 위해서 개략적으로 도시한 평면도이다.
구체적으로, 스토리지 전극(도 1의 60)이 점유할 오프닝(도 2의 75), 즉, 스토리지 전극 영역(71)은 마스크 레이아웃 상에서 도 3에 도시된 바와 같이 직사각형 모양을 기본으로 하고 있다. 이러한 오프닝(도 2 또는 도 4의 75)을 위한 직사각형 모양으로 설계되는 스토리지 전극 영역(71)은 비트 라인(bit line:도시되지 않음) 방향으로 길게 늘여진 직사각형의 형상을 가지게 된다. 그런데, 실제 사진식각 공정을 수행한 이후에는 이러한 스토리지 전극 영역(71)이 도 4에 도시된 오프닝(75) 형상과 같이 타원형에 가까운 모양으로 프린트(print)되게 된다. 즉, 마스크 레이아웃 상에서의 스토리지 전극 영역(71)의 모서리 부분이 사직 식각 공정을 거치며 라운드화(rounding)된다.
이에 따라, 형틀층(도 2의 70)을 따라 증착되어 분리되는 스토리지 전극(도 1 및 도 5의 60)의 단면 형상은 도 5에 도시된 바와 같이 설계에서 의도된 바와 같은 평면 상에서 볼 때 직사각형 형상을 가지지 않고 타원형에 가까운 모양을 가지게 된다.
따라서, 이러한 라운드화되는 현상의 발생에 의해서 실제 설계된 스토리지 전극 영역(71)에 비해 실제 형성된 스토리지 전극(도 1의 60)이 점유할 면적, 즉, 오프닝(75)의 면적이 줄어들게 된다. 이에 따라 실제 스토리지 전극(60)의 유효 표면적 또한 설계에 의도된 바에 비해 줄어들게 된다. 즉, 도 6에 도시된 바와 같은 설계 상에서 의도된 스토리지 전극(65)에 비해 실제 스토리지 전극(60)은 보다 작은 면적을 점유하게 된다.
이러한 면적 손실은 보상하기 위해서 스토리지 전극(60)의 단축 및 장축으로 스토리지 전극(60)이 최대한 확장되도록 스토리지 전극을 형성하는 공정을 수행하고 있다. 이때, 장축은 대략 424㎚ 정도의 길이이고 단축은 대략 75㎚ 정도의 길이다. 그러나, 이러한 단축 및 장축으로 스토리지 전극(60)의 확장은 셀 피치(cell pitch)의 장축 및 단축의 길이에 따라 제한되게 된다. 따라서, 제한된 셀 피치 내에서 커패시턴스를 더 확보하기 위해서는 스토리지 전극(60)의 높이를 더 증가시켜야 하나, 이는 구조적으로 스토리지 전극(60) 형성을 위해서 도입되는 식각 공정 등에 의해서 제한을 가지게 된다.
구체적으로, 스토리지 전극(60)의 높이를 더 증가시키는 경우, 인접한 커패시터 간의 브리지(bridge)가 발생하여 구조적 불량(hard fail), 예를 들어, 트윈 비트 불량(twin-bit fail) 등이 발생할 가능성이 높아지고 있다. 특히, 실린더 스택 형태의 스토리지 전극 구조를 채택할 경우, 반도체 소자에서의 인접한 셀 커패시터 간의 전기적 단락이 상기한 트윈 비트 불량을 발생시키는 대표적인 원인으로 이해되고 있다.
실린더 스택 형태의 스토리지 전극 구조는 지지력이 취약한 구조이므로 기본적으로 외부 힘에 대해 버티는 힘이 약한 구조로 이해될 수 있다. 스토리지 전극을 지지하는 하부 막질의 스트레스(stress) 변화, 전극 자체의 변형 등에 기인하여 스토리지 전극 간의 거리가 충분히 확보되지 않을 경우 상기한 바와 같은 스토리지 전극 간의 브리지 현상이 발생할 수 있다. 따라서, 이러한 스토리지 전극 간의 브리지 현상은 커패시터의 유효 면적을 증가시키는 데 제한 요소로 작용할 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 셀 커패시터의 스토리지 전극간의 브리지 현상 발생을 방지하면서도 커패시터의 용량을 증가시킬 수 있는 반도체 소자의 커패시터의 스토리지 전극 제조 방법 및 이에 따른 커패시터의 스토리지 전극 구조를 제공하는 데 있다.
도 1은 실린더 스택(cylinder stack) 형태의 스토리지 전극 구조를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 2는 도 1의 스토리지 전극에 실린더 형태의 형상을 부여하기 위해 도입되는 형틀층을 설명하기 위해서 개략적으로 도시한 단면도이다.
도 3은 스토리지 전극이 점유될 형틀층의 오프닝부(opening part)를 형성하기 위해 도입될 사진 마스크 레이아웃을 설명하기 위해서 개략적으로 도시한 도면이다.
도 4는 실제 형성되는 오프닝부의 평면 형상을 설명하기 위해서 개략적으로 도시한 평면도이다.
도 5는 오프닝부에 점유되는 실제 스토리지 전극의 형상을 설명하기 위해서 개략적으로 도시한 평면도이다.
도 6은 설계 상에 의도된 스토리지 전극의 평면 형상을 설명하기 위해서 개략적으로 도시한 평면도이다.
도 7 내지 도 16은 본 발명의 제1실시예에 의한 반도체 소자의 커패시터의스토리지 전극을 제조하는 방법을 설명하기 위해서 개략적으로 도시한 도면들이다.
도 17 및 도 18은 본 발명의 제1실시예에 의한 스토리지 전극의 형상을 설명하기 위해서 개략적으로 도시한 도면이다.
도 19 내지 도 29는 본 발명의 제2실시예에 의한 반도체 소자의 커패시터의 스토리지 전극을 제조하는 방법을 설명하기 위해서 개략적으로 도시한 도면들이다.
도 30 및 도 31은 본 발명의 실시예에 따른 사진 마스크의 레이아웃의 변형된 예들을 개략적으로 나타낸다.
<도면의 주요 부호에 대한 간략한 설명>
100: 반도체 기판, 610: 스토리지 전극.
700: 스토리지 전극용 형틀층,750: 스토리지 전극용 형틀,
800: 포토레지스트 패턴, 850: 하드 마스크,
900: 사진 마스크,920: 투광 패턴들.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 반도체 소자의 커패시터의 스토리지 전극 제조 방법을 제공한다. 상기한 방법은 반도체 기판 상에 형틀층을 형성하고, 상기 형틀층 상에 상호 격리된 다수의 투광 패턴들이 커패시터의 스토리지 전극이 점유하도록 설계된 영역을 설정하게 상기 영역의 외곽을 따라 배열된 사진 마스크를 도입하는 사진 식각 공정으로 상기 형틀층을 패터닝하여 스토리지 전극용 형틀을 형성하고, 상기 스토리지 전극용 형틀에 의해 형상이 부여되는 스토리지 전극을 상기 스토리지 전극용 형틀 상에 형성한다.
여기서, 상기 투광 패턴들은 커패시터의 스토리지 전극이 점유하도록 설계된 영역을 직사각형 평면 형상으로 설정하며 배열될 수 있다. 상기 투광 패턴들은 일체로 연결된 차광 패턴들에 의해서 상호 격리된다. 상기 투광 패턴들은 상호 간에 모양 또는 크기가 다를 수 있다. 또는, 상기 투광 패턴들은 상호 간에 모양 또는 크기가 동일할 수 있다.
상기 사진 식각 공정은 상기 투광 패턴들로부터 상기 스토리지 전극용 형틀로의 패턴 전사에서 전사되는 상기 투광 패턴들이 상호 연결되는 패턴 브리지 현상을 유발하여 상기 스토리지 전극용 형틀을 형성하도록 수행된다.
상기 스토리지 전극용 형틀은 상기 스토리지 전극이 점유되는 직사각형 평면을 허용하는 오프닝부를 가질 수 있다. 또는, 상기 스토리지 전극용 형틀은 상기 스토리지 전극이 점유되는 영역을 허용하는 오프닝부를 이루는 측벽 표면이 굴곡질 수 있다. 이때, 상기 스토리지 전극은 상기 스토리지 전극용 형틀의 측벽 표면의 굴곡에 의해 굴곡진 실린더 측벽을 가질 수 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 다른 일 관점은, 반도체 소자의 커패시터의 스토리지 전극 제조 방법을 제공한다. 상기한 방법은 반도체 기판 상에 스토리지 전극용 형틀층을 형성하고, 상기 스토리지 전극용 형틀층 상에 포토레지스트층을 형성하고, 상기 포토레지스트층 상에 상호 격리된 다수의 투광 패턴들이 커패시터의 스토리지 전극이 점유하도록 설계된 영역의 외곽을 따라 배열된 사진 마스크를 도입하고, 상기 사진 마스크를 이용하는 사진 식각 공정에서 상기 투광 패턴들의 형상을 상기 포토레지스트층을 전사할 때 패턴 브리지 현상을 유발하여 상기 투광 패턴들이 상호 연결되도록 전사하여 상기 포토레지스트층으로부터 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 이용하는 식각 공정으로 상기 스토리지 전극용 형틀층을 패터닝하여 스토리지 전극용 형틀을 형성하고, 상기 스토리지 전극용 형틀에 의해 형상이 부여되는 스토리지 전극을 상기 스토리지 전극용 형틀 상에 형성한다.
여기서, 상기 포토레지스트 패턴은 상기 패턴 브리지에 의해서 굴곡진 측벽을 가질 수 있다.
상기 방법은 상기 포토레지스트 패턴을 식각 마스크로 이용하여 노출되는 상기 스토리지 전극용 형틀층 부분을 식각하여 하드 마스크 형틀용 홈을 상기 스토리지 전극용 형틀층 표면에 형성하는 단계, 및 상기 하드 마스크 형틀용 홈을 채우는 하드 마스크를 형성하는 단계를 더 포함하고, 상기 스토리지 전극용 형틀을 형성하는 패터닝에서 상기 하드 마스크는 식각 마스크로 이용될 수 있다.
여기서, 상기 하드 마스크를 형성하는 단계는 상기 하드 마스크 형틀용 홈을채우는 하드 마스크층을 형성하는 단계, 및 상기 하드 마스크층을 상기 스토리지 전극용 형틀층의 상측 표면이 노출될 때까지 평탄화하는 단계를 포함할 수 있다. 이때, 상기 하드 마스크는 상기 패턴 브리지에 의해서 굴곡진 측벽을 가질 수 있다. 상기 하드 마스크는 실리콘 질화물(Si3N4) 또는 폴리 실리콘으로 형성될 수 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 다른 일 관점은, 반도체 소자의 커패시터의 스토리지 전극 제조 방법을 제공한다. 상기한 방법은 반도체 기판 상에 스토리지 전극용 형틀층을 형성하고, 상기 스토리지 전극용 형틀층 상에 포토레지스트층을 형성하고, 상기 포토레지스트층 상에 상호 격리된 다수의 투광 패턴들이 커패시터의 스토리지 전극이 점유하도록 설계된 영역의 외곽을 따라 배열된 사진 마스크를 도입하여 상기 투광 패턴들의 형상을 상기 포토레지스트층을 전사하여 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 이용하는 식각 공정으로 상기 스토리지 전극용 형틀층에 상기 투광 패턴들의 형상을 상기 투광 패턴들 형상 간에 패턴 브리지를 유발하며 전사하도록 상기 스토리지 전극용 형틀층을 패터닝하여 스토리지 전극용 형틀을 형성하고, 상기 스토리지 전극용 형틀에 의해 형상이 부여되는 스토리지 전극을 상기 스토리지 전극용 형틀 상에 형성한다.
여기서, 상기 스토리지 전극용 형틀을 형성하는 단계는 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 투광 패턴들의 형상을 상기 투광 패턴들 형상 간에 패턴 브리지를 유발하며 전사하도록 노출되는 상기 스토리지 전극용 형틀층 부분을 식각하여 하드 마스크 형틀용 홈을 상기 스토리지 전극용 형틀층 표면에 형성하는 단계와, 상기 하드 마스크 형틀용 홈을 채우는 하드 마스크를 형성하는 단계. 및 상기 하드 마스크를 식각 마스크로 상기 스토리지 전극용 형틀을 형성하는 단계를 포함할 수 있다.
여기서, 상기 하드 마스크 형틀용 홈을 단계는 상기 포토레지스트 패턴에 의해서 노출되는 상기 스토리지 전극용 형틀층 부분을 건식 식각하는 단계, 및 상기 패턴 브리지를 유발하기 위해 추가적인 습식 식각을 수행하는 단계를 포함할 수 있다. 이때, 상기 하드 마스크는 상기 패턴 브리지에 의해서 굴곡진 측벽을 가질 수 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 다른 일 관점은, 바닥에 대해서 실린더 측벽이 돌출되고 상기 실린더 측벽이 굴곡진 반도체 소자의 커패시터의 스토리지 전극을 제공한다. 여기서, 상기 굴곡진 형상이 상기 실린더 측벽의 돌출 방향으로 상기 실린더 측벽 전체로 길게 연장될 수 있다.
본 발명에 따르면, 셀 커패시터의 스토리지 전극을 형성할 때 스토리지 전극들간의 브리지 현상 발생을 방지하면서도 커패시터의 용량을 효과적으로 증가시킬 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 상기 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제3의 층이 개재되어질 수 있다.
본 발명의 실시예에서는 커패시터의 스토리지 전극을 패터닝할 때 새로운 사진 마스크 레이아웃(photo mask layout)을 도입하여 실제 형성되는 스토리지 전극이 증가된 표면적을 가지도록 유도한다. 새로운 사진 마스크 레이아웃은 스토리지 전극 영역이 위치하도록 설계된 영역을 실제 스토리지 전극이 최대한 점유하도록 하여 스토리지 전극의 표면적을 극대화할 수 있다. 따라서, 셀 커패시턴스의 증대를 효과적으로 구현할 수 있다. 이러한 본 발명을 구체적인 실시예들을 통해서 설명한다.
제1실시예
도 7 내지 도 16은 본 발명의 제1실시예에 의한 반도체 소자의 커패시터의 스토리지 전극을 제조하는 방법을 설명하기 위해서 개략적으로 도시한 도면들이다.
도 7은 사진 공정을 이용하여 형틀층(700) 상에 포토레지스트 패턴(800)을 형성하는 단계를 설명하기 위해서 개략적으로 도시한 단면도이다. 도 8은 본 발명의 제1실시예에 의한 반도체 소자의 커패시터의 스토리지 전극 제조에 도입되는 사진 마스크(900)의 레이아웃을 설명하기 위해서 개략적으로 도시한 도면이다. 도 9는 도 8의 사진 마스크(900)의 레이아웃을 이용한 사진 공정으로 형성된 포토레지스트 패턴(800)을 평면 형상을 설명하기 위해서 개략적으로 도시한 도면이다. 도 10 및 도 11은 본 발명의 실시예에 의한 사진 마스크를 이용한 포토 실사(photo simulation) 결과를 도시한 도면이다.
도 7을 참조하면, 반도체 기판(100) 상에 소자 분리 영역(150)을 형성한 후, 게이트 산화층(210), 게이트 패턴(210, 250), 캐핑층(270) 및 스페이서(290) 등을 형성하여 반도체 소자의 트랜지스터 구조를 형성한다. 이후에, 반도체 기판(100)과 스토리지 전극 간의 전기적 연결을 위한 도전성 플러그(350) 및 도전성 패드(310)를 형성하고, 이들을 절연하는 층간 절연층(400)을 형성한다. 도전성 플러그(350)는 층간 절연층(400)을 관통하여, 스페이서(290) 및 캐핑층(270)에 의해서 게이트 패턴(210, 250)과 절연된 도전성 패드(310)에 연결됨으로써 반도체 기판(100)과 전기적으로 연결된다. 이때, 도전성 플러그(350)는 도전성의 폴리 실리콘 등과 같은 도전성 물질로 형성될 수 있다.
층간 절연층(400) 및 도전성 플러그(350)를 덮는 전극 지지층(500)을 형성한다. 전극 지지층(500)은 실린더 스택 형태로 3차원 구조로 형성되는 스토리지 전극을 지지하는 역할을 한다. 이러한 전극 지지층(500)에는 식각 종료층이 포함될 수 있어 후속되는 형틀층을 패터닝하는 식각 공정에서 식각 종료로 작용할 수 있다.
전극 지지층(500) 상에 형틀층(700)을 형성한다. 형틀층(700)은 스토리지 전극에 3차원적 형상, 예컨대, 실린더 형태의 형상을 부여하기 위해서 도입된다. 이러한 형틀층(700)은 스토리지 전극을 형성한 후 선택적으로 제거될 수 있으므로, 이러한 제거에 용이한 막질, 예컨대, 실리콘 산화물과 같은 절연 물질로 형성될 수있다. 본 발명의 실시예에서 형틀층(700)은 그 두께가 실제 형성하고자하는 스토리지 전극의 높이 보다 더 높게 형성한다. 예를 들어, 실제 형성하고자하는 스토리지 전극의 높이 보다 대략 1000Å 내지 2000Å 정도 더 두껍게 형성한다. 이와 같이 실제 형성하고자하는 스토리지 전극 높이 보다 더 높은 형틀층 부분(710)은 형틀층(700)을 패터닝하기 위한 식각 공정에서 이용될 하드 마스크를 패터닝하기 위한 형틀을 위해서 준비된다.
이후에, 형틀층(700) 상에 사진 공정을 위한 포토레지스트층(photoresist layer)을 형성한다. 포토레지스트층 상에 사진 공정을 수행하여 포토레지스트 패턴(800)을 형성한다. 포토레지스트 패턴(800)은 실제 스토리지 전극이 형성될 부분을 차폐하도록 형성된다. 스토리지 전극은 실질적으로 도전성 플러그(350)에 정렬되도록 형성되므로, 포토레지스트 패턴(800)은 도전성 플러그(350)에 정렬되는 위치에 형성된다.
이러한 포토레지스트 패턴(800)을 패터닝하기 위한 사진 공정에서는 본 발명의 실시예에 의한 새로운 레이아웃으로 형성된 사진 마스크(900)가 이용된다. 사진 마스크(900)는 광 투과 영역으로 이용될 매질부(910), 예컨대, 석영 기판과 이러한 매질부(910) 상에 배치되어 광을 선택적으로 차단하는 차광부(950), 예컨대, 크롬(Cr)층으로 이루어질 수 있다. 도 7에 도시된 바와 같은 포토레지스트 패턴(800)은 사진 공정에 의해서 사진 마스크(900)의 차광부(950)의 레이아웃이 기본적으로 전사되어 그 형상이 패터닝된다.
도 8을 참조하면, 본 발명의 실시예에서 이용되는 사진 마스크(900)는 석영기판과 같은 투명 매질로 형성되는 매질부(910) 상에 도입된 차광 패턴(950)과 차광 패턴(950)에 의해서 노출된 매질부(910) 부분으로 이루어지는 투광 영역(920) 등으로 이루어진다. 투광 영역(920)은 차광 패턴(950)에 의해서 섬(island)형으로 상호 격리되어 설정되는 투광 패턴들(921, 925)들의 배열로 이루어진다.
이러한 투광 영역(920)을 설정하는 투광 패턴들(921, 925)은 일정한 형상, 예컨대, 직사각형을 이루며 배열되도록 배치된다. 예를 들어, 실제 형성하고자 하는 스토리지 전극(650)의 외곽 형상(out line)을 따라 이러한 투광 패턴들(921, 925)들이 배열된다. 즉, 상호 격리된 투광 패턴들(921, 925)의 배열에 의해서 스토리지 전극이 형성될 영역이 설정된다.
한편, 각각의 투광 패턴들(921, 925)은 균일한 형상을 가지게 설계될 수 있고, 또한, 각각 다른 형상 또는 크기를 가지도록 설계될 수 있다. 예를 들어, 각각의 투광 패턴들(921, 925)들은 사각형이나 원형 또는 타원형 등의 평면 형상으로 설계될 수 있다. 또한, 제1투광 패턴(921)이 제2투광 패턴(925)들과 다른 크기를 가지도록 형성될 수 있다. 예컨대, 제1투광 패턴(921)들이 제2투광 패턴(925)들 보다 작은 크기로 형성될 수 있다. 이때, 제2투광 패턴(925)은 투광 패턴들(921, 925)들의 배열에 의해 이루어지는 직사각형 형상의 네 모서리 부분에 위치할 수 있다.
이러한 투광 패턴들(921, 925)이 배열된 사진 마스크(900)를 이용하여 포토레지스트층을 노광하면, 투광 패턴들(921, 925)의 투광 영역을 투과하는 광들에 상호 간섭 효과가 발생할 수 있다. 실질적으로, 차광 패턴(950)들의 에지(edge) 부분에서 광들의 상호 간섭이 효과적으로 일어날 수 있다. 이때, 투광 패턴들(921, 925)들 사이의 간격이 사진 공정에서의 해상도 한계에 근접하거나 이러한 해상도 한계 보다 좁게 이루어질 경우, 포토레지스트층 상에 전사되는 투광 패턴(921, 925)들 간에 자연스럽게 패턴 브리지(pattern bridge) 현상이 발생하게 되어 서로 연결되게 된다.
이와 같이 노광 과정에서 해상도 한계에 의해서 투광 패턴들(921, 925)의 형상들이 패턴 브리지되며 전사되어 포토레지스트층에 프린트되므로, 노광 후 현상 공정을 통해 패터닝된 포토레지스트 패턴(800)은 모서리부가 라운드화되어 소실되지 않고 샤프(sharp)한 꼭지 형상을 가질 수 있다. 실질적으로, 투광 패턴들(921, 925)들 각각의 크기 또는 형상, 상대적인 배치 위치 등을 적절히 조절하여 투광 패턴들(921, 925)을 배치하면 실질적으로 직사각형 형태의 포토레지스트 패턴(800)을 구현할 수 있다. 또는, 투광 패턴들(921, 925)을 배치하는 정도 또는 상대적인 크기, 형상들을 조절함으로써, 형성되는 포토레지스트 패턴(800)의 측면이 도 9에 도시된 바와 같이 굴곡지게 유도할 수 있다. 이때, 노광 과정에서 통상의 스캐터링 바(scattering bar:도시되지 않음) 등과 같은 보조 패턴을 도입함으로써, 상기한 바와 같은 패턴 브리지 현상의 발생을 보다 효과적으로 유도할 수 있다.
상기한 바와 같이 투광 패턴들(921, 925)의 배치 정도 또는 상대적인 크기, 형상들을 조절함으로써, 실제 프린트되는 포토레지스트 패턴(800)의 형상을 실질적인 직사각형 형태나 또는 측면이 굴곡진 형태로 가져갈 수 있다는 점은 도 10과 도 11의 사진 실사(photo simulation0을 통해서도 확인할 수 있다. 도 10과 도 11의사진 실사 결과는 투광 패턴들(921, 925)들의 배치 정도 등을 달리하고 스캐터링 바와 같은 보조 패턴을 노광 중에 도입하여 얻은 것으로, 도 10에서 도시된 바와 같이 실제 패터닝되는 포토레지스트 패턴이 직사각형에 최대한 가까운 형태를 가지거나 또는 도 11에 도시된 바와 같이 측면이 굴곡지게 유도될 수 있다는 점을 입증한다.
도 12는 포토레지스트 패턴(800)에 의해서 노출되는 형틀층(700)을 일부 깊이로 식각하여 하드 마스크용 형틀부(711)를 형성하는 단계를 개략적으로 나타낸다.
도 12를 참조하면, 포토레지스트 패턴(800)을 식각 마스크로 이용하여 포토레지스트 패턴(800)에 의해서 노출되는 형틀층(700) 부분을 선택적으로 식각한다. 이때, 식각되는 깊이는 대략 1000Å 내지 2000Å 정도로 한다. 즉, 실제 형성하고자 하는 스토리지 전극의 높이 보다 높게 형성된 형틀층 부분(도 7의 710)의 일부를 선택적으로 식각하여 제거한다. 이에 따라, 실제 형성하고자 하는 스토리지 전극의 높이 보다 높게 형성된 형틀층 부분(도 7의 710)의 잔류하는 부분으로 이루어지는 하드 마스크용 형틀부(711)가 형성된다. 하드 마스크용 형틀부(711)에 의한 오목한 하드 마스크 형틀용 홈(712)은 하드 마스크층을 패터닝하기 위해서 준비된다.
도 13은 하드 마스크(850)를 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 포토레지스트 패턴(도 12의 800)을 제거한 후, 하드 마스크용 형틀부(711)에 의한 오목한 부분(712)을 채우는 하드 마스크층을 형성한다. 이러한하드 마스크층은 형틀층(700)을 바람직하게 이루는 실리콘 산화물과 높은 식각 선택비를 발현할 수 있는 실리콘 질화물(Si3N4)이나 또는 폴리 실리콘층 등을 이용하여 형성할 수 있다. 이후에, 하드 마스크층의 전면을 평탄화하여 하드 마스크용 형틀부(711)의 상측 표면을 노출함으로써, 오목한 부분(712)에 채워져 패터닝된 하드 마스크(850)를 형성한다. 이러한 평탄화는 화학 기계적 연마(CMP:Chemical Mechanical Polishing) 또는 에치 백(etch back)을 이용하여 수행될 수 있다.
도 14는 하드 마스크(850)를 식각 마스크로 형틀층(도 13의 700)을 패터닝하여 스토리지 전극용 형틀(750)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 하드 마스크(850)에 식각 마스크로 이용하여 하드 마스크용 형틀부(711) 및 형틀층(700)을 선택적으로 식각하여 스토리지 전극에 3차원적 형상을 부여하기 위한 스토리지 전극용 형틀(750)을 형성한다. 이때, 식각 공정은 방향성이 우수한 식각 공정, 예컨대, 건식 식각 등을 이용하여 수행한다. 식각의 종료는 형틀층(700)의 하부에 위치하는 지지층(500)에서 이루어질 수 있고, 하부의 도전성 플러그(350)의 상측 표면이 노출되도록 식각을 수행한다. 이에 따라, 스토리지 전극용 형틀(750)은 스토리지 전극이 형성될 위치를 노출하는 오프닝부(755)를 가지게 된다.
도 15는 형틀(750)을 따라 도전성 플러그(350)에 전기적으로 연결되는 스토리지 전극층(600)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 스토리지 전극용 형틀(750)을 따라 얇게 스토리지 전극층(600)을 증착한다. 스토리지 전극층(600)으로 도전성의 폴리 실리콘층을 이용할 수 있다.
도 16은 스토리지 전극층(600)을 스토리지 전극(610)으로 분리하는 단계를 개략적으로 나타낸다.
구체적으로, 스토리지 전극층(600)의 전면을 평탄화하여 하부의 형틀(도 15의 750)의 상측 표면을 노출시켜 개개의 스토리지 전극(610)으로 셀 별로 분리한다. 이러한 평탄화하는 화학 기계적 연마나 에치 백 등으로 수행될 수 있다. 이후에, 스토리지 전극용 형틀(750)을 습식 식각 등을 이용하여 선택적으로 제거하여 스토리지 전극(610)을 완성한다.
스토리지 전극용 형틀(750)에 의한 오프닝부(755)의 위에 본 평면 형상은 하드 마스크(850)에 의해서 도 9에 도시된 바와 같은 포토레지스트 패턴(800)의 형상이 전사된 것이므로 포토레지스트 패턴(800)과 대등한 평면 형상을 가지게 된다. 따라서, 오프닝부(755)의 형상이 전사되는 스토리지 전극(610)의 위에서 본 평면 외곽 형상은 실질적으로 스토리지 전극용 형틀(750)에 의한 오프닝부(755) 영역의 평면 형상이 그대로 전사된 것으로 이해될 수 있다.
도 17 및 도 18은 본 발명의 제1실시예에 의한 스토리지 전극(610)의 형상을 설명하기 위해서 개략적으로 도시한 도면이다.
구체적으로, 스토리지 전극(610)의 평면 상의 외곽 형상은 포토레지스트 패턴(도 7의 850)의 평면 상의 형상이 전사된 것이므로, 도 7 내지 도 12를 참조하여 설명한 바와 같이 포토레지스트 패턴(850)의 평면 상의 형상이 직사각형 형상일 경우 도 17에 도시된 바와 같이 스토리지 전극(도 17의 611)의 평면 형상이 직사각형형태를 가질 수 있다. 이 경우 스토리지 전극(611)의 사각형 모서리부가 라운드화되는 것이 최대한 방지될 수 있으므로, 사각형 모서리부의 라운드화에 의한 스토리지 전극(611)이 점유하는 영역의 면적이 감소되는 것을 방지할 수 있다. 이는 결국, 스토리지 전극(611)의 유효 표면적을 증가시키는 효과를 얻는 것을 의미한다.
이와 같이 스토리지 전극(611)이 점유하는 영역이 도 3을 참조하여 설명한 바와 같이 애초 설계된 직사각형 형태의 영역에 최대한 근접하게 되므로, 스토리지 전극(611)의 유효 표면적이 증대된다. 동일한 커패시터 설계에서, 도 5에 도시된 바와 같이 스토리지 전극(도 5의 60)이 타원형 형태로 형성된 경우와 비교하면, 도 17에 도시된 바와 같이 스토리지 전극(611)이 평면 형상에서 직사각형 형태를 가질 경우 대략 2fF 내지 4fF 정도의 커패시턴스의 증대 효과를 얻을 수 있다. 이는 DRAM 소자의 하나의 셀에서 적어도 30fF 정도의 커패시턴스를 확보하는 것이 중요한 과제로 대두되고 있는 현실에 비추어 매우 획기적인 효과이다.
또한, 도 9에 도시된 바와 같이 포토레지스트 패턴(850)의 측면에 굴곡이 형성될 경우, 도 18에 도시된 바와 같이 스토리지 전극(612)의 실린더 형상을 이루는 측벽은 그 측벽 자체가 굴곡지게 된다. 이러한 굴곡진 측벽은 동일한 스토리지 전극 점유 영역에서 스토리지 전극(612)의 표면적을 크게 증가시키는 효과를 구현하게 된다. 이러한 스토리지 전극(612)의 표면적 증가는 대략 4fF 내지 5fF 정도의 커패시턴스의 증대 효과를 실질적으로 유도할 수 있다. 실질적으로, 이러한 커패시턴스의 증대 효과는 실질적으로 커패시터의 스토리지 전극 높이를 대략 2000Å 정도 증가시켜 얻을 수 있는 커패시턴스 증대 효과와 대등한 것으로 평가된다.
따라서, 본 발명의 제1실시예에 따른 스토리지 전극 제조 방법은 스토리지 전극의 높이를 증가시키는 것을 최소화하면서도 커패시터의 커패시턴스의 효과적인 증가를 구현할 수 있다. 스토리지 전극의 높이를 증가시키는 데에는 식각 공정 마진이 협소해지는 현상이 수반되며, 이에 따라 트윈 비트 불량이 발생할 확률이 증가하게 된다. 본 발명의 제1실시예에서는 스토리지 전극의 높이를 유지하면서도 커패시턴스의 증가를 구현할 수 있으므로, 트윈 비트 불량 등이 발생하는 것을 효과적으로 방지할 수 있다.
더욱이, 본 발명의 제1실시예에서는 하드 마스크(도 13의 711)를 도입하여 형틀층(700)을 식각함으로써 트윈 비트 불량이 발생하는 것을 더욱 효과적으로 방지할 수 있다. 이에 따라, 이러한 하드 마스크(850)를 도입하는 경우, 식각 공정 마진(margin)을 보다 더 확보하는 효과를 얻을 수 있다. 이러한 효과는 스토리지 전극(도 16의 610) 간의 간격을 줄일 수 있도록 허용할 수 있으며, 이에 따라, 스토리지 전극(610)이 점유할 영역의 면적이 더욱 증대되어 커패시터의 커패시턴스를 더욱 증가시킬 수 있는 효과를 얻을 수 있다.
한편, 본 발명의 제1실시예에서는 하드 마스크(711)를 도입하는 경우를 예를 들어 설명하였으나, 하드 마스크(711)를 도입하지 않고 포토레지스트 패턴을 식각 마스크로 이용할 수도 있다. 본 발명의 제1실시예에서는 하드 마스크(711)의 도입을 위해서 포지티브(positive)형 포토레지스트를 이용한 경우를 설명하였으나, 포토레지스트 패턴을 식각 마스크로 직접 이용할 경우 포토레지스트층을 네거티브(negative)형을 이용하여 패터닝되는 포토레지스트 패턴에 의해서 스토리지 전극용 형틀이 형성되도록 유도할 수 있다.
이제까지 상술한 본 발명의 제1실시예에 의한 반도체 소자의 커패시터의 스토리지 전극 제조 방법은, 스토리지 전극 영역의 외곽 형상 라인을 따라 배열된 다수의 상호 격리된 투광 패턴들을 가지는 사진 마스크를 이용하는 바를 제시하고 있다. 또한, 제1실시예에서는 이러한 사진 마스크를 이용하여 포토레지스트층 상에 패턴 형상을 전사할 때 해상도 한계에 의한 패턴들 간에 패턴 브리지 현상을 유발하여 사진 노광 및 현상된 포토레지스트 패턴이 애초 스토리지 전극 영역으로 설정된 직사각형 형태에 근접하도록 유도하거나 측면에 굴곡을 가지는 직사각형 형태를 가지도록 유도하는 바를 제시하고 있다.
그럼에도 불구하고, 사진 마스크 상에 설계된 패턴의 형상을 포토레지스트 패턴 상으로 전사할 때 패턴 브리지 현상을 유발하지 않고도, 본 발명의 실시예에 따른 사진 마스크 레이아웃을 이용하여 스토리지 전극의 평면 상의 외곽 형태 도 17에 도시된 바와 같은 직사각형 형태나 도 18에 도시된 바와 같이 굴곡진 측벽을 가지도록 유도할 수 있다.
제2실시예
도 19 내지 도 29는 본 발명의 제2실시예에 의한 반도체 소자의 커패시터의 스토리지 전극을 제조하는 방법을 설명하기 위해서 개략적으로 도시한 도면들이다.
도 19는 사진 공정을 이용하여 형틀층(2700) 상에 포토레지스트 패턴(2800)을 형성하는 단계를 설명하기 위해서 개략적으로 도시한 단면도이다. 도 20은 본 발명의 제2실시예에 의한 반도체 소자의 커패시터의 스토리지 전극 제조에 도입되는 사진 마스크(2900)의 레이아웃을 설명하기 위해서 개략적으로 도시한 도면이다. 도 21은 도 20의 사진 마스크(2900)의 레이아웃을 이용한 사진 공정으로 형성된 포토레지스트 패턴(2800)을 평면 형상을 설명하기 위해서 개략적으로 도시한 도면이다.
도 19를 참조하면, 반도체 기판(100) 상에 구비되어 반도체 기판(100)과 스토리지 전극 간의 전기적 연결을 위한 도전성 플러그(350) 및 이를 절연하는 층간 절연층(400) 상에 전극 지지층(500)을 형성한다. 그리고, 전극 지지층(500) 상에 형틀층(2700)을 형성한다. 형틀층(2700)은 스토리지 전극에 3차원적 형상, 예컨대, 실린더 형태의 형상을 부여하기 위해서 도입된다. 이러한 형틀층(2700)은 스토리지 전극을 형성한 후 선택적으로 제거될 수 있으므로, 이러한 제거에 용이한 막질, 예컨대, 실리콘 산화물과 같은 절연 물질로 형성될 수 있다.
본 발명의 실시예에서 형틀층(2700)은 그 두께가 실제 형성하고자하는 스토리지 전극의 높이 보다 더 높게 형성한다. 예를 들어, 실제 형성하고자하는 스토리지 전극의 높이 보다 대략 2000Å 내지 3000Å 정도 더 두껍게 형성한다. 본 발명의 제2실시예에서는 제1실시예에서의 형틀층(도 7의 700) 보다 더 두꺼운 형틀층(도 19의 2700)을 도입하는 것이 바람직하다. 이와 같이 실제 형성하고자하는 스토리지 전극 높이 보다 더 높은 형틀층 부분(2710)은 형틀층(2700)을 패터닝하기 위한 식각 공정에서 이용될 하드 마스크를 패터닝하기 위한 하드 마스크용 형틀을 위해서 준비된다.
이후에, 형틀층(2700) 상에 사진 공정을 위한 포토레지스트층을 형성한다.포토레지스트층 상에 사진 공정을 수행하여 포토레지스트 패턴(2800)을 형성한다. 포토레지스트 패턴(2800)은 실제 스토리지 전극이 형성될 부분을 차폐하도록 형성된다. 스토리지 전극은 실질적으로 도전성 플러그(350)에 정렬되도록 형성되므로, 포토레지스트 패턴(2800)은 도전성 플러그(350)에 정렬되는 위치에 형성된다.
이러한 포토레지스트 패턴(2800)을 패터닝하기 위한 사진 공정에서는 본 발명의 제2실시예에 의한 새로운 레이아웃으로 형성된 사진 마스크(2900)가 이용된다. 사진 마스크(2900)는 광 투과 영역으로 이용될 매질부(2910), 예컨대, 석영 기판과 이러한 매질부(2910) 상에 배치되어 광을 선택적으로 차단하는 차광 패턴(2950), 예컨대, 크롬(Cr)층으로 이루어질 수 있다. 도 19에 도시된 바와 같은 포토레지스트 패턴(2800)은 사진 공정에 의해서 사진 마스크(2900)의 차광부(2950)의 레이아웃이 기본적으로 전사되어 그 형상이 패터닝된다.
도 20을 참조하면, 본 발명의 실시예에서 이용되는 사진 마스크(2900)는 석영 기판과 같은 투명 매질로 형성되는 매질부(2910) 상에 차광부로 도입된 차광 패턴(2950)과 차광 패턴(2950)에 의해서 노출된 매질부(2910) 부분으로 이루어지는 투광 영역(2920) 등으로 이루어진다. 투광 영역(2920)은 차광 패턴(2950)에 의해서 섬(island)형으로 상호 격리되어 설정되는 다수의 투광 패턴들(2921, 2925)들의 배열로 이루어진다.
이러한 투광 영역(2920)을 설정하는 투광 패턴들(2921, 2925)은 일정한 형상, 예컨대, 직사각형을 이루며 배열되도록 배치된다. 예를 들어, 실제 형성하고자 하는 스토리지 전극의 외곽 형상(out line)을 따라 이러한 투광 패턴들(2921,2925)들이 배열된다. 즉, 상호 격리된 투광 패턴들(2921, 2925)의 배열에 의해서 스토리지 전극이 형성될 영역이 설정된다.
한편, 각각의 투광 패턴들(2921, 2925)은 도 20에 도시된 바와 같이 원형 또는 타원형으로 설정될 수 있다. 이때, 제1투광 패턴(2921)이 제2투광 패턴(2925)들과 다른 크기를 가지도록 형성될 수 있다. 예컨대, 제1투광 패턴(2921)들이 제2투광 패턴(2925)들 보다 큰 크기로 형성될 수 있다. 이때, 제2투광 패턴(2925)은 투광 패턴들(2921, 2925)들의 배열에 의해 이루어지는 직사각형 형상의 네 변 부분에 위치할 수 있다.
이러한 투광 패턴들(2921, 2925)이 배열된 사진 마스크(2900)를 이용하여 포토레지스트층을 노광하면, 투광 패턴들(2921, 2925)들의 형상이 포토레지스트층 상에 전사될 수 있다. 이 경우 제1실시예에서와는 달리 노광 과정에서 해상도 한계에 의한 패턴 브리지 현상의 발생을 방지할 경우, 투광 패턴들(2921, 2925)의 형상 및 그 배열 형태가 포토레지스트층 상에 변형없이 전사된 포토레지스트 패턴(2800)이 도 21에서 도시된 바와 같이 프린트되게 된다. 이때, 노광 과정에서 통상의 스캐터링 바(scattering bar:도시되지 않음) 등과 같은 보조 패턴을 도입할 수 있다.
도 21을 참조하면, 도 20의 차광 패턴(2950)의 형상과 동일한 형상으로 전사된 포토레지스트 패턴(2800)이 형성되고, 포토레지스트 패턴(2800)들은 투광 패턴(2920)들의 형상 및 배열에 동일하게 배열되는 오프닝 홀(opening hole:2801)들을 설정하게 된다. 따라서, 포토레지스트 패턴(2800)들의 오프닝 홀(2801)들에 의해서 노출되는 형틀층 부분(2701)들은 투광 패턴들(도 20의 2921, 2925)들의 형상 및 배열과 대등한 형상으로 노출되게 된다.
도 22는 포토레지스트 패턴(2800)에 의해서 노출되는 형틀층 부분(2701)을 일부 깊이까지 제1식각하는 단계를 개략적으로 나타낸다.
도 22를 참조하면, 포토레지스트 패턴(2800)을 식각 마스크로 이용하여 포토레지스트 패턴(2800)에 의해서 노출되는 형틀층 부분(2701)을 선택적으로 식각한다. 이때, 식각되는 깊이 또는 식각량은 대략 1500Å 내지 2000Å 정도로 한다. 즉, 실제 형성하고자 하는 스토리지 전극의 높이 보다 높게 형성된 형틀층 두께 부분(도 19의 2710) 중 일부 두께까지 선택적으로 식각하여 제거한다. 이러한 식각 공정은 포토레지스트 패턴(2800)의 외곽 형상을 따라 이루어지도록 패턴 전사 능력이 우수한 건식 식각 공정을 이용하여 수행되는 것이 바람직하다.
식각되지 않고 선택적으로 잔존하는 형틀층 제1부분(2711)은 식각된 형틀층(2700)의 다른 부분에 비해 돌출하게 되고 그 형상은 포토레지스트 패턴(2800)의 형상을 그대로 따르게 된다. 이에 따라, 잔존하는 형틀층 제1부분(2711)에 의해서 형상이 결정되는 형틀용 제1홈(2731)이 형성된다.
도 23은 패턴 브리지 현상을 일으키는 제2식각으로 하드 마스크용 형틀부(2710)를 형성하는 단계를 개략적으로 나타낸다. 도 24는 하드 마스크용 형틀부(2710)의 형틀용 홈(2730)이 제2식각에 의해 패턴 브리지가 발생한 후의 평면 형상을 개략적으로 나타낸다.
도 23 및 도 24를 참조하면, 포토레지스트 패턴(2800)을 식각 마스크로 노출되는 형틀층(2700) 부분을 계속 식각하는 제2식각을 수행한다. 제2식각은 제1식각에서 형성된 형틀용 제1홈(2731)들 간에 패턴 브리지 현상이 유발되도록 수행된다. 이를 위해서 패턴 브리지 현상이 유발되기가 건식 식각 공정 보다 유리한 습식 식각 공정으로 제2식각을 진행하여 노출되는 형틀층(2700) 부분을 더 식각한다. 습식 식각에서는 식각 선택비, 예컨대, 포토레지스트 패턴(2800)과 형틀층(2700) 간의 식각 선택비가 상대적으로 낮게 구현되어 형틀용 제1홈(2731)들 간을 연결시켜 버리는 형틀용 제2홈(2735)이 형성된다. 즉, 습식 식각에 의해서 형틀용 제1홈(2731)의 영역이 넓어져 서로 간에 패턴 브리지되게 된다.
이에 따라, 포토레지스트 패턴(2800) 또한 일부 식각되어 패턴 브리지 현상이 발생하는 것을 허용한 형태로 변화될 수 있다. 즉, 패턴 브리지 현상에 의해서 도 21에 도시된 바와 같은 오프닝 홀(2801)들 간을 격리하는 부분이 침식되어 그 포토레지스트 패턴(2800)의 영역이 내부로 위축되게 되게 된다. 따라서, 포토레지스트 패턴(2800)의 외곽 라인 형상은 이러한 침식에 의해서 굴곡지게 된다. 이에 따라, 형틀용 제2홈(2735)의 레이아웃 형태는 도 24에 도시된 바와 같이 측면이 굴곡진 형태를 가지게 된다. 이는 상기한 바와 같은 패턴 브리지를 수반하는 제2식각의 진행에 의한 결과이다.
이때, 제2식각에서 식각되는 깊이는 대략 500Å 내지 1000Å 정도이다. 습식 식각량은 제1식각에서의 형틀용 제1홈(2731)들 간의 거리에 따라 달리할 수 있으며, 이미 패턴 브리지 현상이 유발되었으면 습식 식각량을 달리하거나 생략할 수 있다.
이와 같은 패턴 브리지 현상을 유발하는 제2식각에서의 형틀층제2부분(2712) 및 제1식각에서의 형틀층 제1부분(2711)으로 하드 마스크용 형틀부(2710)가 이루어진다. 이러한 하드 마스크용 형틀부(2710)는 형틀용 제1홈(2731) 및 형틀용 제2홈(2735)으로 이루어지는 형틀용 홈(2730)을 가져 후속 공정에서 하드 마스크에 일정 형상을 부여하게 된다.
도 25는 하드 마스크(2850)를 형성하는 단계를 개략적으로 나타낸다. 도 26은 도 25의 하드 마스크(2850)의 평면 형상을 개략적으로 나타낸다.
도 25를 참조하면, 포토레지스트 패턴(2800)을 제거한 후, 하드 마스크용 형틀부(2710)에 의한 형틀용 홈(2730)을 채우는 하드 마스크층을 형성한다. 이러한 하드 마스크층은 형틀층(2700)을 바람직하게 이루는 실리콘 산화물과 높은 식각 선택비를 발현할 수 있는 실리콘 질화물(Si3N4)이나 또는 폴리 실리콘층 등을 이용하여 형성할 수 있다. 하드 마스크층은 대략 1500Å 내지 2500Å 정도의 두께로 형성될 수 있다. 이후에, 하드 마스크층의 전면을 평탄화하여 하드 마스크용 형틀부(2710)의 상측 표면을 노출함으로써, 형틀용 홈(2730)에 채워져 패터닝된 하드 마스크(2850)를 형성한다. 이러한 평탄화는 화학 기계적 연마(CMP:Chemical Mechanical Polishing) 또는 에치 백(etch back)을 이용하여 수행될 수 있다.
이러한 과정으로 형성되는 하드 마스크(2850)는 형틀용 홈(2730)에 채우지는 하드 마스크층 부분으로 이루어지므로, 형틀용 홈(2730)의 평면 형상을 따라 그 평면 형상이 도 26과 같이 형성될 수 있다. 즉, 측면에 굴곡진 형상으로 하드 마스크(2850)가 형성된다.
도 27은 하드 마스크(2850)를 식각 마스크로 형틀층(도 25의 2700)을 패터닝하여 스토리지 전극용 형틀(2750)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 하드 마스크(2850)를 식각 마스크로 이용하여 하드 마스크용 형틀부(2710) 및 형틀층(2700)을 선택적으로 식각하여 스토리지 전극에 3차원적 형상을 부여하기 위한 스토리지 전극용 형틀(2750)을 형성한다. 이때, 식각 공정은 방향성이 우수한 식각 공정, 예컨대, 건식 식각 등을 이용하여 수행한다. 식각의 종료는 형틀층(2700)의 하부에 위치하는 지지층(500)에서 이루어질 수 있고, 하부의 도전성 플러그(350)의 상측 표면이 노출되도록 식각을 수행한다.
도 28은 형틀(2750)을 이용하여 스토리지 전극(2610)을 형성하는 단계를 개략적으로 나타낸다. 도 29는 도 28의 스토리지 전극(2610)의 평면 형상을 개략적으로 나타낸다.
구체적으로, 스토리지 전극용 형틀(도 27의 2750)을 따라 얇게 스토리지 전극층을 증착한다. 스토리지 전극층으로 도전성의 폴리 실리콘층을 이용할 수 있다. 스토리지 전극층의 전면을 평탄화하여 하부의 형틀(2750)의 상측 표면을 노출시켜 개개의 스토리지 전극(2610)으로 셀 별로 분리한다. 이러한 평탄화하는 화학 기계적 연마나 에치 백 등으로 수행될 수 있다. 이후에, 스토리지 전극용 형틀(2750)을 습식 식각 등을 이용하여 선택적으로 제거하여 스토리지 전극(2610)을 완성한다.
스토리지 전극용 형틀(2750)에 의한 오프닝부(도 27의 2755)의 위에서 본 평면 형상은 도 26의 하드 마스크(2850)에 의해서 결정된다. 따라서, 오프닝부(2755)의 형상에 의해서 결정되는 스토리지 전극(2610)의 위에서 본 평면 외곽 형상은 실질적으로 하드 마스크(2850)의 외곽 형상 라인을 따르게 된다. 따라서, 스토리지전극(2610)은 도 29에 도시한 바와 같이 하드 마스크(2850)의 굴곡진 측면 형상이 그대로 옮겨진 형태의 굴곡진 실린더 측벽을 가지게 된다.
이와 같이 굴곡진 실린더 측벽을 가지는 실린더 형태의 스토리지 전극(2610)을 형성할 수 있으므로, 이러한 스토리지 전극(2610) 상에 유전층 및 플레이트 전극(plate node)을 형성하여 구현되는 커패시터는 보다 증가된 커패시턴스를 구현할 수 있다. 이는 도 29에 도시된 바와 같이 스토리지 전극(2610)이 굴곡진 실린더 측벽을 가질 수 있으므로 유효 표면적의 증대를 구현할 수 있다는 효과에 기인한다.
도 30 및 도 31은 본 발명의 실시예에 따른 사진 마스크의 변형된 예들을 개략적으로 나타낸다.
구체적으로, 본 발명의 실시예에 도입되는 사진 마스크의 레이아웃은 다양하게 변형시킬 수 있다. 예를 들어, 도 30에 제시된 바와 같이 여러 가지 종류의 원, 타원 등의 형태의 투광 패턴들(3010, 3020, 3030, 3040)들이 배열되어 스토리지 전극이 형성될 영역을 설정할 수 있다. 도 30에서 이러한 투광 패턴들(3010, 3020, 3030, 3040)들의 배열에 의해서 스토리지 전극의 외곽 형상(3060)은 매우 많이 굴곡지게 될 수 있다. 도 31에 제시된 바와 같이 투광 패턴들(3110, 3120, 3130, 3140)은 매우 큰 굴곡이 스토리지 전극의 외곽 형상(3060)에 형성되도록 유도할 수 있다. 이때, 일부 투광 패턴들(3110, 3120)은 서로 겹쳐지게 배열될 수도 있다.
또한, 상호 격리된 투광 패턴들이 스토리지 전극의 설계된 영역 외곽뿐만 아니라 내부에도 배치되어 패턴 브리지나 제2식각등의 여러 방법으로 굴곡을 가지며 패턴 에지가 날카롭게 형성되는 스토리지 노드 패턴을 형성하는 것도 가능하다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
상술한 본 발명에 따르면, 스토리지 전극의 유효 표면적을 증가시킬 수 있어, 셀 커패시터의 커패시턴스의 증대를 구현할 수 있다. 또한, 실린더 형태의 스토리지 전극들 간에 구조적인 영향에 의한 전기적인 단락이 발생하는 것을 효과적으로 방지할 수 있다.

Claims (22)

  1. 반도체 기판 상에 형틀층을 형성하는 단계;
    상기 형틀층 상에 상호 격리된 다수의 투광 패턴들이 커패시터의 스토리지 전극이 점유하도록 설계된 영역의 외곽을 따라 배열된 사진 마스크를 도입하는 사진 식각 공정으로 상기 형틀층을 패터닝하여 스토리지 전극용 형틀을 형성하는 단계; 및
    상기 스토리지 전극용 형틀에 의해 형상이 부여되는 스토리지 전극을 상기 스토리지 전극용 형틀 상에 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 커패시터의 스토리지 전극 제조 방법.
  2. 제1항에 있어서, 상기 투광 패턴들은
    커패시터의 스토리지 전극이 점유하도록 설계된 영역을 직사각형 평면 형상으로 설정하며 배열되는 것을 특징으로 하는 반도체 소자의 커패시터의 스토리지 전극 제조 방법.
  3. 제1항에 있어서, 상기 투광 패턴들은
    일체로 연결된 차광 패턴들에 의해서 상호 격리되는 것을 특징으로 하는 반도체 소자의 커패시터의 스토리지 전극 제조 방법.
  4. 제1항에 있어서, 상기 투광 패턴들은
    상호 간에 모양 또는 크기가 다른 것을 특징으로 하는 반도체 소자의 커패시터의 스토리지 전극 제조 방법.
  5. 제1항에 있어서, 상기 투광 패턴들은
    상호 간에 모양 또는 크기가 동일한 것을 특징으로 하는 반도체 소자의 커패시터의 스토리지 전극 제조 방법.
  6. 제1항에 있어서, 상기 사진 식각 공정은
    상기 투광 패턴들로부터 상기 스토리지 전극용 형틀로의 패턴 전사에서 전사되는 상기 투광 패턴들이 상호 연결되는 패턴 브리지 현상을 유발하여 상기 스토리지 전극용 형틀을 형성하는 것을 특징으로 하는 반도체 소자의 커패시터의 스토리지 전극 제조 방법.
  7. 제1항에 있어서, 상기 스토리지 전극용 형틀은
    상기 스토리지 전극이 점유되는 직사각형 평면을 허용하는 오프닝부를 가지는 것을 특징으로 하는 반도체 소자의 커패시터의 스토리지 전극 제조 방법.
  8. 제1항에 있어서, 상기 스토리지 전극용 형틀은
    상기 스토리지 전극이 점유되는 영역을 허용하는 오프닝부를 이루는 측벽 표면이 굴곡진 것을 특징으로 하는 반도체 소자의 커패시터의 스토리지 전극 제조 방법.
  9. 제8항에 있어서, 상기 스토리지 전극은
    상기 스토리지 전극용 형틀의 측벽 표면의 굴곡에 의해 굴곡진 실린더 측벽을 가지는 것을 특징으로 하는 반도체 소자의 커패시터의 스토리지 전극 제조 방법.
  10. 반도체 기판 상에 스토리지 전극용 형틀층을 형성하는 단계;
    상기 스토리지 전극용 형틀층 상에 포토레지스트층을 형성하는 단계;
    상기 포토레지스트층 상에 상호 격리된 다수의 투광 패턴들이 커패시터의 스토리지 전극이 점유하도록 설계된 영역의 외곽을 따라 배열된 사진 마스크를 도입하는 단계;
    상기 사진 마스크를 이용하는 사진 식각 공정에서 상기 투광 패턴들의 형상을 상기 포토레지스트층을 전사할 때 패턴 브리지 현상을 유발하여 상기 투광 패턴들이 상호 연결되도록 전사하여 상기 포토레지스트층으로부터 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 이용하는 식각 공정으로 상기 스토리지 전극용 형틀층을 패터닝하여 스토리지 전극용 형틀을 형성하는 단계; 및
    상기 스토리지 전극용 형틀에 의해 형상이 부여되는 스토리지 전극을 상기 스토리지 전극용 형틀 상에 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 커패시터의 스토리지 전극 제조 방법.
  11. 제10항에 있어서, 상기 포토레지스트 패턴은
    상기 패턴 브리지에 의해서 굴곡진 측벽을 가지는 것을 특징으로 하는 반도체 소자의 커패시터의 스토리지 전극 제조 방법.
  12. 제10항에 있어서,
    상기 포토레지스트 패턴을 식각 마스크로 이용하여 노출되는 상기 스토리지 전극용 형틀층 부분을 식각하여 하드 마스크 형틀용 홈을 상기 스토리지 전극용 형틀층 표면에 형성하는 단계; 및
    상기 하드 마스크 형틀용 홈을 채우는 하드 마스크를 형성하는 단계를 더 포함하고,
    상기 스토리지 전극용 형틀을 형성하는 패터닝에서 상기 하드 마스크는 식각 마스크로 이용되는 것을 특징으로 하는 반도체 소자의 커패시터의 스토리지 전극 제조 방법.
  13. 제12항에 있어서, 상기 하드 마스크를 형성하는 단계는
    상기 하드 마스크 형틀용 홈을 채우는 하드 마스크층을 형성하는 단계; 및
    상기 하드 마스크층을 상기 스토리지 전극용 형틀층의 상측 표면이 노출될 때까지 평탄화하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 커패시터의 스토리지 전극 제조 방법.
  14. 제12항에 있어서, 상기 하드 마스크는
    상기 패턴 브리지에 의해서 굴곡진 측벽을 가지는 것을 특징으로 하는 반도체 소자의 커패시터의 스토리지 전극 제조 방법.
  15. 제12항에 있어서, 상기 하드 마스크는
    실리콘 질화물(Si3N4) 또는 폴리 실리콘으로 형성되는 것을 특징으로 하는 반도체 소자의 커패시터의 스토리지 전극 제조 방법.
  16. 반도체 기판 상에 스토리지 전극용 형틀층을 형성하는 단계;
    상기 스토리지 전극용 형틀층 상에 포토레지스트층을 형성하는 단계
    상기 포토레지스트층 상에 상호 격리된 다수의 투광 패턴들이 커패시터의 스토리지 전극이 점유하도록 설계된 영역의 외곽을 따라 배열된 사진 마스크를 도입하여 상기 투광 패턴들의 형상을 상기 포토레지스트층을 전사하여 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 이용하는 식각 공정으로 상기 스토리지 전극용 형틀층에 상기 투광 패턴들의 형상을 상기 투광 패턴들 형상 간에 패턴 브리지를 유발하며 전사하도록 상기 스토리지 전극용 형틀층을 패터닝하여 스토리지 전극용 형틀을 형성하는 단계; 및
    상기 스토리지 전극용 형틀에 의해 형상이 부여되는 스토리지 전극을 상기 스토리지 전극용 형틀 상에 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 커패시터의 스토리지 전극 제조 방법.
  17. 제16항에 있어서, 상기 스토리지 전극용 형틀을 형성하는 단계는
    상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 투광 패턴들의 형상을 상기 투광 패턴들 형상 간에 패턴 브리지를 유발하며 전사하도록 노출되는 상기 스토리지 전극용 형틀층 부분을 식각하여 하드 마스크 형틀용 홈을 상기 스토리지 전극용 형틀층 표면에 형성하는 단계;
    상기 하드 마스크 형틀용 홈을 채우는 하드 마스크를 형성하는 단계; 및
    상기 하드 마스크를 식각 마스크로 상기 스토리지 전극용 형틀을 형성하는단계를 포함하는 것을 특징으로 하는 반도체 소자의 커패시터의 스토리지 전극 제조 방법.
  18. 제17항에 있어서, 상기 하드 마스크 형틀용 홈을 단계는
    상기 포토레지스트 패턴에 의해서 노출되는 상기 스토리지 전극용 형틀층 부분을 건식 식각하는 단계; 및
    상기 패턴 브리지를 유발하기 위해 추가적인 습식 식각을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 커패시터의 스토리지 전극 제조 방법.
  19. 제17항에 있어서, 상기 하드 마스크는
    상기 패턴 브리지에 의해서 굴곡진 측벽을 가지는 것을 특징으로 하는 커패시터의 스토리지 전극 제조 방법.
  20. 바닥에 대해서 실린더 측벽이 돌출되고 상기 실린더 측벽이 굴곡진 것을 특징으로 하는 반도체 소자의 커패시터의 스토리지 전극.
  21. 제20항에 있어서, 상기 굴곡진 형상이
    상기 실린더 측벽의 돌출 방향으로 상기 실린더 측벽 전체로 길게 연장된 것을 특징으로 하는 반도체 소자의 스토리지 전극.
  22. 반도체 기판 상에 형틀층을 형성하는 단계;
    상기 형틀층 상에 상호 격리된 다수의 투광 패턴들이 커패시터의 스토리지 전극이 점유하도록 설계된 영역을 설정하게 배열된 사진 마스크를 도입하는 사진 식각 공정으로 상기 형틀층을 패터닝하여 스토리지 전극용 형틀을 형성하는 단계; 및
    상기 스토리지 전극용 형틀에 의해 형상이 부여되는 스토리지 전극을 상기 스토리지 전극용 형틀 상에 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 커패시터의 스토리지 전극 제조 방법.
KR10-2002-0027114A 2002-05-16 2002-05-16 반도체 소자의 커패시터의 스토리지 전극 제조 방법 KR100475074B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0027114A KR100475074B1 (ko) 2002-05-16 2002-05-16 반도체 소자의 커패시터의 스토리지 전극 제조 방법
US10/329,488 US6730956B2 (en) 2002-05-16 2002-12-27 Method for manufacturing the storage node of a capacitor of a semiconductor device and a storage node manufactured by the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0027114A KR100475074B1 (ko) 2002-05-16 2002-05-16 반도체 소자의 커패시터의 스토리지 전극 제조 방법

Publications (2)

Publication Number Publication Date
KR20030089079A true KR20030089079A (ko) 2003-11-21
KR100475074B1 KR100475074B1 (ko) 2005-03-10

Family

ID=29417392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0027114A KR100475074B1 (ko) 2002-05-16 2002-05-16 반도체 소자의 커패시터의 스토리지 전극 제조 방법

Country Status (2)

Country Link
US (1) US6730956B2 (ko)
KR (1) KR100475074B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140016598A (ko) * 2012-07-30 2014-02-10 삼성전자주식회사 반도체 장치의 제조 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004144975A (ja) * 2002-10-24 2004-05-20 Renesas Technology Corp パターン転写マスク、半導体装置の製造方法、及び、マスクパターン作成用コンピュータプログラム
KR20040078828A (ko) * 2003-03-05 2004-09-13 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
TWI222212B (en) * 2003-03-17 2004-10-11 Taiwan Semiconductor Mfg Crown-type capacitor and its manufacturing method
US6838339B2 (en) * 2003-06-05 2005-01-04 Infineon Technologies Ag Area-efficient stack capacitor
KR100526869B1 (ko) * 2003-06-19 2005-11-09 삼성전자주식회사 반도체 메모리에서의 커패시터 하부 전극 형성방법
KR100780610B1 (ko) * 2003-11-28 2007-11-29 주식회사 하이닉스반도체 반도체소자 제조 방법
KR100668833B1 (ko) * 2004-12-17 2007-01-16 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
KR100593745B1 (ko) * 2004-12-17 2006-06-28 삼성전자주식회사 캐패시터의 스토리지 노드 형성방법
KR100593746B1 (ko) * 2004-12-24 2006-06-28 삼성전자주식회사 디램의 커패시터들 및 그 형성방법들
KR100632653B1 (ko) * 2005-04-22 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성방법
KR100972864B1 (ko) * 2008-05-21 2010-07-28 주식회사 하이닉스반도체 반도체 메모리 소자 및 반도체 메모리 소자의 캐패시터형성방법
KR20100095242A (ko) * 2009-02-20 2010-08-30 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR101001477B1 (ko) * 2009-02-27 2010-12-14 아주대학교산학협력단 바이오-메디컬 응용을 위한 상압 저온 마이크로 플라즈마 분사 장치
US8637363B1 (en) * 2012-12-18 2014-01-28 SK Hynix Inc. Methods of manufacturing a semiconductor device having a node array

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763286A (en) * 1994-09-14 1998-06-09 Micron Semiconductor, Inc. Process for manufacturing a DRAM capacitor having an annularly-grooved, cup-shaped storage-node plate which stores charge on inner and outer surfaces
JPH1117140A (ja) * 1997-06-25 1999-01-22 Sony Corp 半導体装置及びその製造方法
JP3287321B2 (ja) * 1998-12-03 2002-06-04 日本電気株式会社 半導体装置の製造方法
US6025624A (en) * 1998-06-19 2000-02-15 Micron Technology, Inc. Shared length cell for improved capacitance
JP4406945B2 (ja) * 1998-11-24 2010-02-03 ソニー株式会社 半導体記憶装置の製造方法
JP3367460B2 (ja) * 1999-04-09 2003-01-14 日本電気株式会社 半導体装置の製造方法およびこれに用いるフォトマスク
KR100311050B1 (ko) * 1999-12-14 2001-11-05 윤종용 커패시터의 전극 제조 방법
KR20020002947A (ko) * 2000-06-30 2002-01-10 박종섭 캐패시터용 위상반전마스크 및 그 제조방법
KR100389926B1 (ko) * 2001-03-28 2003-07-04 삼성전자주식회사 커패시터의 스토리지 전극을 포함하는 반도체 장치 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140016598A (ko) * 2012-07-30 2014-02-10 삼성전자주식회사 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
US20030215983A1 (en) 2003-11-20
KR100475074B1 (ko) 2005-03-10
US6730956B2 (en) 2004-05-04

Similar Documents

Publication Publication Date Title
JP5311116B2 (ja) 集積回路のアレイ領域内に複数の導電線を作る方法
KR100308622B1 (ko) 디램 셀 캐패시터 및 제조 방법
KR100475074B1 (ko) 반도체 소자의 커패시터의 스토리지 전극 제조 방법
US6743693B2 (en) Method of manufacturing semiconductor memory
US7250335B2 (en) Methods of fabricating integrated circuit devices including self-aligned contacts with increased alignment margin
CN101937877A (zh) 半导体装置的互连布线结构及其制造方法
US7767521B2 (en) Cell region layout of semiconductor device and method of forming contact pad using the same
US6072242A (en) Contact structure of semiconductor memory device for reducing contact related defect and contact resistance and method for forming the same
KR100505656B1 (ko) 스토리지 전극과의 접촉 면적을 보다 확보하기 위해서비트 라인 방향으로 확장된 콘택체를 포함하는 반도체소자 제조 방법
CN102034755B (zh) 半导体器件及其制造方法
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
KR100532424B1 (ko) 반도체 메모리 장치 및 그 제조방법
JP4159624B2 (ja) 微細コンタクトホールを有する半導体メモリ装置の製造方法
KR100368978B1 (ko) 반도체소자의 캐패시터 제조방법
US6207496B1 (en) Method of forming capacitor of semiconductor device
US6249018B1 (en) Fabrication method to approach the conducting structure of a DRAM cell with straightforward bit line
KR0165459B1 (ko) 게이트전극을 함몰시킨 소자분리막 및 그 제조방법
KR100431819B1 (ko) 반도체소자의 캐패시터 형성방법
KR100236067B1 (ko) 반도체 메모리 소자 제조방법
KR0168402B1 (ko) 반도체 장치의 커패시터 제조방법
KR20050064782A (ko) 반도체소자의 캐패시터 형성방법
KR19990004895A (ko) 반도체 장치의 전하저장 전극 및 그 형성방법
JPH08125140A (ja) 半導体装置およびその製造方法
KR19990005860A (ko) 반도체 소자의 캐패시터 제조 방법
KR20040008768A (ko) 반도체소자의 저장전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120131

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee