JPS63110725A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63110725A
JPS63110725A JP25891386A JP25891386A JPS63110725A JP S63110725 A JPS63110725 A JP S63110725A JP 25891386 A JP25891386 A JP 25891386A JP 25891386 A JP25891386 A JP 25891386A JP S63110725 A JPS63110725 A JP S63110725A
Authority
JP
Japan
Prior art keywords
film
light
photoresist
photoresist film
reflected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25891386A
Other languages
English (en)
Inventor
Takeo Hashimoto
橋本 武夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25891386A priority Critical patent/JPS63110725A/ja
Publication of JPS63110725A publication Critical patent/JPS63110725A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法のうち、半導体基体へ
の微細パターンの形成方法に関する。
〔従来の技術〕
従来、ICおよびLSI  などの半導体基体に微細パ
ターンを形成する方法は、半導体基体にホトレジストを
0.5μmないし3.0μmの膜厚で塗布し、ステッパ
ーと呼ばれる縮小型投影露光装置によってマスクパター
ンを転写し、適当な現像液で現像することKよって所望
のパターンを得るようになってbた。
〔発明が解決しようとする問題点〕
上述した従来の微細パターンの形成方法は、縮小投影露
光法であり単一波長の露光々を用いているために、ホト
レジスト膜内で露光々が干渉し、その結果定在波やレジ
スト膜内多重干渉を生じる。
特にレジスト膜上下界面での反射に起因するレジスト膜
内多重干渉によって、レジスト膜に厚い場所と薄い場所
があると、ホトレジストが吸収できる実効的な露光量が
場所により変化するという現象が生じる。すなわち、ホ
トレジストを塗布する場合、ホトレジストの粘性の微小
な変化やホトレジストの滴下量の変化によってホトレジ
ストの膜厚が変化する。また、段差を有する半導体基体
に塗布する場合、凹部ではホトレジストの膜厚は平坦な
領域よシ厚くなり、逆に凸では薄くなシ、半導体基体内
でホトレジスト膜厚の変動を生ずる。
このようなホトレジスト膜厚の変動が存在すると、ホト
レジストが吸収できる実効的な露光量が変動し、その結
果パターン寸法が変動し、パターン寸法精度が低下する
という欠点がある。
〔問題点を解決するための手段〕
本発明では、半導体基板上にホトレジストのパターン形
成の際に1前記ホトレジスト膜の上に光吸収膜を形成し
、この光吸収膜を通して前記ホトレジスト膜に露光光を
照射し、よって、ホトレジスト膜内の多重干渉を抑え、
ホトレジスト膜厚の微小な変動に伴なうパターン寸法の
変動を々くして精度の高いパターンを得る。
〔実施例〕
次に、本発明につめて図面を参照して説明する。
第1図(al〜(d)は本発明の一実施例に係るホトレ
ジストパターン形成を説明するだめの部分断面図である
。第1図fatにおいて、シリコン基板1上K。
金属薄膜2、例えば厚さ0.5μmのメンゲステン被膜
を形成し、次いでホトレジスト膜3、例、tJf東京応
化製の0FPR800を厚さ1.5μmK塗布する。次
に1露元々を吸収する光吸収膜4を厚さ0.2μmで形
成する。この光吸収膜4は水溶性ポリマー、例えばPV
A(ポリビニルアルコール)に露光々を吸収する吸光剤
、例えば住友化学製のSumikaron Yello
wを混合させた物質により形成される。つぎに第1図C
b)において、波長 436nmの露光々5で縮小投影
露光法によってマスクパターンを転写する。このとき光
吸収膜4は露光々の強度を若干低下させるがホトレジス
ト膜3の感光を本質的に妨たげるものではない。ホトレ
ジスト被膜5に入射した露光光5は、第1図fclK示
すように1金属被膜2の表面で反射し、光吸収膜4の方
向へ向かう。PVAの屈折率はおよそ1.5であシ、ホ
トレジストの屈折率はおよそ1.6であるから、ホトレ
ジスト膜3と光吸収膜4の界面での反射率はおよそ3%
であり、光吸収膜がなくホトレジスト膜と空気の界面で
の反射が起こる場合の反射率およそ23チと比較して十
分に小さい。
このため金属被膜2で反射した光は、光吸収膜4の界面
でほとんど反射されずに光吸収膜4へ入射し、PVA 
に含まれる吸光剤によって減衰されながら光吸収膜4と
空気の界面で一部が反射され、再び減衰されながら金属
被膜2の方向へ進む。この結果、ホトレジスト膜3から
光吸収膜4へ入射し、再びホトレジスト膜3へ入射する
光5bは減衰されて十分に弱い。従って金属膜2の表面
で反射しホトレジスト膜3を透過したのち再びホトレジ
スト膜3へ入射する光すなわち、ホトレジスト膜3と光
吸収膜4の界面での反射光5aと、光吸収膜4へ入射し
たのち、空気との界面で反射し再びホトレジスト膜3の
中へ入射した光5bとの合成光は、光吸収膜を用いずに
露光してホトレジスト膜と空気との界面で反射される場
合の光よりもはるかにその強度が弱くなる。このため、
レジスト膜内多重干渉効果は光吸収膜4を用いない場合
に比較して十分に小さくほとんど無視できる。つぎに第
1図fdlのように、適当な現像液、例えば東京応化製
のNMD−3によって40秒間現像し、所望のレジスト
パターン3aを得るが、光吸収膜4の主成分は水溶性の
PVAであるので、アルカリ水溶液であるNMD−3に
瞬時に溶解し、現像を妨たげるものではない。
この実施例では、レジスト膜内多重干渉効果が大幅に低
減できるため、レジストの粘性の微小な変化に基づくレ
ジスト膜厚の変化によるパターン寸法の変動を極めて小
さく抑えることができる。
第2図(al〜tc+は本発明の他の実施例に係るレジ
ストパターン形成を説明するための部分断面図である。
第2図(alにおいて、表面段差のあるシリコン基板l
l上に、被加工膜例えば多結晶シリコン膜6を約0.4
μmの厚さで形成し、ついでホトレジスト膜3および光
吸収膜4を第1図tarの例と同様に形成する。シリコ
ン基板11は段差があるので、塗布されたホトレジスト
膜3の膜厚は、凹部では平坦な領域より厚く、逆に凸部
では薄くなっている。つぎに第2図(b)のように、波
長365nmの露光光5でマスクパターンが転写される
。つぎに、第2図(C1のように、現像の結果ホトレジ
ストパターン3aが形成される。
この実施例では、多結晶シリコン膜6の表面で反射した
露光光は、ホトレジスト膜3を通過し、その上面の界面
で反射して再びホトレジスト膜3内に入射する光を抑え
ることができ、レジスト膜内多重干渉効果を大幅に低減
できるので、各段差上の本来同一であるべきレジストパ
ターンの寸法を所望の同一寸法にすることができるとい
う利点がある。
〔発明の効果〕
以上説明したように本発明は、ホトレジスト膜上に光吸
収膜を形成することにより、単一波長の露光々を用いて
マスクパターンを転写する場合のパターン寸法精度低下
の大きな原因であるレジスト膜内多重干渉効果を大幅に
減少させ、レジストパターンの寸法変動を抑え、パター
ン寸法精度を大幅に向上できる効果がある。
【図面の簡単な説明】
第1図fat〜(dlは本発明の一実施例に係るホトレ
ジストパターン形成法を説明するための工程順の部分断
面図、第2図tal〜(C1は本発明の他の実施例に係
るホトレジストパターン形成法を説明するための工程順
の部分断面図である。 1.11・・・・・・シリコン基板、2・・・・・・金
属薄膜、3・・・・・・ホトレジスト膜、3a・・・・
・・ホトレジストパターン、4・・・・・・光吸収膜、
5・・・・・・露光光、6・・・・・・多結晶シリコン
膜。 皿 、−J 代理人 弁理士  内 原   ヨ、  。 、X;/  凹 井 2 図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上にホトレジストパターンを形成することを
    含む半導体装置の製造方法において、前記パターン形成
    のホトレジスト膜の上に光吸収膜を形成し、この光吸収
    膜を通して前記ホトレジスト膜に露光光を照射し、現像
    することによってホトレジストパターンを形成すること
    を特徴とする半導体装置の製造方法。
JP25891386A 1986-10-29 1986-10-29 半導体装置の製造方法 Pending JPS63110725A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25891386A JPS63110725A (ja) 1986-10-29 1986-10-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25891386A JPS63110725A (ja) 1986-10-29 1986-10-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63110725A true JPS63110725A (ja) 1988-05-16

Family

ID=17326770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25891386A Pending JPS63110725A (ja) 1986-10-29 1986-10-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63110725A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0572739A (ja) * 1991-09-11 1993-03-26 Think Lab Kk 被製版ロールに発生する干渉文様の発生防止方法
JPH07333855A (ja) * 1994-06-10 1995-12-22 Mitsubishi Chem Corp 反射防止塗布組成物及びパターン形成方法
JP2010107996A (ja) * 1996-03-07 2010-05-13 Az Electronic Materials Kk 屈折率を最適化して性能を改善した光吸収性の反射防止層

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0572739A (ja) * 1991-09-11 1993-03-26 Think Lab Kk 被製版ロールに発生する干渉文様の発生防止方法
JPH07333855A (ja) * 1994-06-10 1995-12-22 Mitsubishi Chem Corp 反射防止塗布組成物及びパターン形成方法
JP2010107996A (ja) * 1996-03-07 2010-05-13 Az Electronic Materials Kk 屈折率を最適化して性能を改善した光吸収性の反射防止層

Similar Documents

Publication Publication Date Title
US4370405A (en) Multilayer photoresist process utilizing an absorbant dye
JPH0455323B2 (ja)
KR100675782B1 (ko) 비 흡수 레티클 및 이를 제조하는 방법
JPS63110725A (ja) 半導体装置の製造方法
JP2560773B2 (ja) パターン形成方法
KR0174626B1 (ko) 포토마스크 및 그의 제조방법
JPH06140297A (ja) レジスト塗布方法
JPH0574701A (ja) レジストパターン形成方法
KR100399889B1 (ko) 반도체소자의감광층패턴형성방법
KR0139578B1 (ko) 리소그래피 공정에 의한 감광막 패턴 형성방법
KR100269305B1 (ko) 포토레지스트패턴쓰러짐을방지하는반사방지막형성방법
KR960000181B1 (ko) 반도체 소자의 패턴 형성 방법
JPS604215A (ja) 微細パタ−ンの形成方法
JPH0917769A (ja) 薄膜層パターニング方法
KR100265353B1 (ko) 이중감광막을 이용한 반도체소자의 금속패턴 형성방법
JPH04165612A (ja) パターン形成方法
JPH01238659A (ja) パターン形成方法
JPH0215615A (ja) パターン形成方法
JPS59168637A (ja) 微細パタ−ンの形成方法
JPH022568A (ja) パターン形成方法
JPS58171818A (ja) 半導体装置の製造方法および半導体装置の製造装置
JPS636557A (ja) 微細パタ−ン形成方法
JPS58219738A (ja) 半導体装置の製造方法
KR0123241B1 (ko) 포토마스크 및 그 제조방법
Asai et al. KrF Trilayer Resist System using Azide-Phenol Resin Resist