KR102659135B1 - 피시비 기판 및 이를 포함하는 표시장치 - Google Patents

피시비 기판 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR102659135B1
KR102659135B1 KR1020150189791A KR20150189791A KR102659135B1 KR 102659135 B1 KR102659135 B1 KR 102659135B1 KR 1020150189791 A KR1020150189791 A KR 1020150189791A KR 20150189791 A KR20150189791 A KR 20150189791A KR 102659135 B1 KR102659135 B1 KR 102659135B1
Authority
KR
South Korea
Prior art keywords
shield layer
layer
copper foil
disposed
circuit component
Prior art date
Application number
KR1020150189791A
Other languages
English (en)
Other versions
KR20170079342A (ko
Inventor
하영수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150189791A priority Critical patent/KR102659135B1/ko
Publication of KR20170079342A publication Critical patent/KR20170079342A/ko
Application granted granted Critical
Publication of KR102659135B1 publication Critical patent/KR102659135B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

실시예는 PCB 기판의 프리프레그층 및 커버 실드층의 구조를 방지하여 PCB 기판의 내부 열을 효과적으로 방출시키는 새로운 구조를 제안한다.
실시예에 따른 PCB 기판은 회로 부품과, 상기 회로 부품이 실장되며 상하로 적층된 다수의 동박층과, 상기 동박층 사이에 배치되어 상기 회로 부품과 대응되는 영역에 다수의 홀을 가지는 적어도 하나의 프리프레그층과, 상기 회로 부품 및 다수의 동박층을 감싸며 상기 회로 부품에 대응되는 영역에 도전성 재질의 제1 실드층을 가지는 커버 실드층을 포함할 수 있다.
실시예는 회로 부품에 대응되는 프리프레그층에 다수의 홀을 형성함으로써, PCB 내부에서 발생된 열을 효과적으로 외부로 방출할 수 있는 효과가 있다.

Description

피시비 기판 및 이를 포함하는 표시장치{PRINTED CIRCUIT BOARD AND DISPLAY DEVICE HAVING THE SAME}
실시예는 표시장치에 관한 것이다.
최근에는 CRT(Cathode Ray Tube, 음극선관 표시 장치)를 대신하여 액정표시장치(Liquid Crystal Display, LCD), PDP(Plasma Display Panel, 플라즈마 표시 장치), OLED(Organic Light Emitting Diodes, 유기 다이오드 표시 장치) 등의 평판 표시 장치가 빠르게 발전하고 있다. 그 중에서, 액정표시장치는 다른 디스플레이 장치에 비해 얇고 가벼우며 낮은 소비 전력 및 낮은 구동 전압을 갖추고 있어서 다양한 장치에 광범위하게 사용되고 있다.
액정표시장치는 액정패널과, 액정패널에 광을 제공하는 백라이트 유닛을 포함할 수 있다. 액정패널은 게이트 피시비 기판(PCB, Printed Circuit Board)와 소스 피시비(PCB, Printed Circuit Board)로부터 구동 신호가 인가되며, 액정패널과 PCB 사이에는 구동 IC가 실장된 연성인쇄회로기판(FPCB, Flexible Printed Circuit Board)이 연결되어 PCB로부터 인가된 신호를 액정패널로 전달하게 된다.
종래에는 PCB 기판 상에 다수의 회로 부품들이 실장되기 때문에 회로 부품으로 인한 발열이 발생되고, 이로부터 표시장치의 불량을 유발시킨다.
상기와 같은 문제점을 해결하기 위해, 실시예는 피시비 기판의 발열에 의해 표시장치의 불량이 발생되는 것을 방지하기 위한 피시비 기판 및 이를 포함하는 표시장치를 제공하는 것을 그 목적으로 한다.
상기와 같은 문제점을 해결하기 위해, 실시예는 PCB 기판의 프리프레그층 및 커버 실드층의 구조를 방지하여 PCB 기판의 내부 열을 효과적으로 방출시키는 새로운 구조를 제안한다.
실시예에 따른 PCB 기판은 회로 부품과, 상기 회로 부품이 실장되며 상하로 적층된 다수의 동박층과, 상기 동박층 사이에 배치되어 상기 회로 부품과 대응되는 영역에 다수의 홀을 가지는 적어도 하나의 프리프레그층과, 상기 회로 부품 및 다수의 동박층을 감싸며 상기 회로 부품에 대응되는 영역에 도전성 재질의 제1 실드층을 가지는 커버 실드층을 포함할 수 있다.
실시예는 회로 부품에 대응되는 프리프레그층에 다수의 홀을 형성함으로써, PCB 내부에서 발생된 열을 효과적으로 외부로 방출할 수 있는 효과가 있다.
또한, 실시예는 회로 부품에 대응되는 커버 실드층을 도전성 재질로 형성함으로써, 보다 효과적으로 열을 외부로 방출할 수 있는 효과가 있다.
도 1은 제1 실시예에 따른 피시비 기판이 구비된 표시장치를 나타낸 단면도이다.
도 2는 제1 실시예에 따른 피시비 기판을 나타낸 단면도이다.
도 3은 제2 실시예에 따른 피시비 기판이 구비된 표시장치를 나타낸 단면도이다.
도 4는 제2 실시예에 따른 피시비 기판을 나타낸 단면도이다.
도 5는 제3 실시예에 따른 피시비 기판을 나타낸 단면도이다.
도 6은 제4 실시예에 따른 피시비 기판을 나타낸 단면도이다.
도 7은 제5 실시예에 따른 피시비 기판을 나타낸 단면도이다.
이하, 도면을 참조하여 실시예를 상세히 설명하기로 한다.
도 1은 제1 실시예에 따른 피시비 기판이 구비된 표시장치를 나타낸 단면도이고, 도 2는 제1 실시예에 따른 피시비 기판을 나타낸 단면도이다.
도 1을 참조하면, 실시예에 따른 표시장치는 표시패널(100)과, 상기 표시패널(100)의 일측에 구동 신호를 전달하는 PCB 기판(500)과, 상기 표시패널(100)의 하부에 배치되어 상기 표시패널(100)에 광을 제공하는 백라이트 유닛(200)을 포함할 수 있다.
표시패널(100)은 박막 트랜지스터(Thin Film Transistor; TFT) 기판(110)과, 상기 TFT 기판(110)의 상부에 마련된 컬러 필터(Color Filter; CF) 기판(120)을 포함할 수 있다. 여기서, TFT 기판(110)과 CF 기판(120) 사이에는 액정층(미도시)이 배치될 수 있다.
TFT 기판(110)은 매트릭스 형태의 TFT 가 형성되어 상기 TFT 들의 소스 단자 및 게이트 단자에는 소스 라인과 게이트 라인에 각각 연결되고, 드레인 단자에는 화소 전극이 접속된다. TFT 기판(110)의 일측에는 구동 IC(112)가 실장될 수 있다.
CF 기판(120)은 일면에 컬러 필터와, 상기 컬러 필터 상부에 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide; IZO) 등의 투명한 도전체로 이루어진 공통 전극이 도포되어 있다.
PCB 기판(500)은 표시패널(100)에 구동 신호를 제공할 수 있다. PCB 기판(500)은 소스 신호 및 게이트 신호를 제공하는 하나의 기판으로 형성될 수 있다. 이와 다르게, PCB 기판(500)은 표시패널(100)의 일측과 타측에 각각 배치된 게이트 PCB와 소스 PCB로 이루어질 수 있다. PCB 기판(500)은 TFT 기판(110)의 일측에 연결될 수 있다. PCB 기판(500)은 연성 재질의 FPCB 기판(미도시)에 의해 물리적으로 연결될 수 있다.
PCB 기판(500)에는 PCB 기판(500)을 감싸도록 커버 실드층(600)이 배치될 수 있다. 커버 실드층(600)은 외부로부터 인가되는 정전기에 의해 PCB 기판(500)이 손상되는 것을 방지할 수 있다. 커버 실드층(600)은 PCB 기판(500) 표면에 랩핑될 수 있다.
실시예에 따른 PCB 기판(500)은 발열이 발생되는 것을 방지하기 위해 새로운 방열 구조를 가질 수 있다. 이러한 PCB 기판(500)의 구조에 대해서는 추후 도면을 참조하여 상세히 설명하기로 한다.
백라이트 유닛(200)은 표시패널(100)의 하부에 배치되며, 표시패널(100)에 광을 제공하는 역할을 한다. 상기 백라이트 유닛(200)은 광원부(210)와, 상기 광원부(210)의 일측에 배치된 도광판(220)과, 상기 도광판(220)의 상부에 배치된 광학 시트들(230)과, 상기 도광판(220)의 하부에 배치된 반사 시트(240)를 포함할 수 있다.
광원부(210)는 광을 발생시키는 역할을 하며, LED 소자(212)와, 상기 LED 소자(212)가 실장된 LED 기판(214)을 포함한다.
LED 소자(212)는 R(Red), G(Green), B(Blue)의 단색광 발광하는 R,G,B 발광 다이오드이거나 백색광을 발광하는 발광 다이오드일 수 있으며, 사이드뷰형 소자가 사용될 수 있다.
단색광을 발광하는 LED 소자(212)가 사용되는 경우, R,G,B의 단색광 LED 소자(212)를 교대로 일정한 간격으로 배치하여 이로부터 발광하는 단색광을 백색광으로 혼합한 후 표시패널(100)로 공급할 수 있다. 이와 달리, 백색광을 발광하는 LED 소자(212)가 사용되는 경우, 복수의 LED 소자(212)를 일정 간격 배치하여 백색광을 표시패널(100)로 공급할 수 있다.
백색광 LED 소자(212)는 청색을 발광하는 청색 LED 소자(212)와 청색의 단색광을 흡수하여 황색 광을 발광하는 형광체로 구성되어, 청색 LED 소자(212)에서 출력되는 청색 단색광과 형광체에서 발광하는 황색 단색광이 혼합되어 백색광으로 표시패널(100)에 공급될 수 있다. LED 기판(214)은 휘어짐이 우수한 연성 인쇄회로기판으로서, 내부에 회로(미도시)가 형성될 수 있다.
도면에서는 측면형 백라이트 유닛으로서 광원부(210)가 도광판(220)의 일측에 배치되는 것을 도시하였으나, 이에 한정되지 않고, 도광판(220)의 타측에도 배치될 수 있다.
도광판(Light Guide Plate, LGP, 220)은 광원(210)으로부터 방출되는 광을 표시패널(100)로 가이드 하는 역할을 한다. 도광판(220)의 일측면으로 입사되는 광은 도광판(220)의 내측에 첨가된 확산제에 의해 굴절 및 반사를 반복하여 타측면까지 진행한 후, 도광판(220)의 상부로 출사하게 된다. 이러한 도광판(220)은 점광원 또는 선광원 형태의 광학 분포를 가지는 광을 면광원 형태의 광학 분포를 가지는 광으로 변경시켜주는 역할을 하게 된다.
광학 시트(230)는 도광판(220)의 상부에 배치될 수 있다. 광학 시트(230)는 도광판(220)에서 출사되는 광의 효율을 향상시켜 표시패널(100)로 공급하는 기능을 수행한다. 광학 시트(230)는 도광판(220)에서 출사된 광을 확산시키는 확산 시트와, 상기 확산 시트에 의해 확산된 광을 집광하여 표시패널(100)의 전 영역에 균일한 광을 공급하도록 다수의 프리즘 시트로 이루어질 수 있다.
확산 시트는 통상적으로 1매가 구비되지만 프리즘 시트는 프리즘이 x, y 축 방향으로 수직하는 교차하는 제1 프리즘 시트 및 제2 프리즘 시트를 구비할 수 있다. 제1 프리즘 시트 및 제2 프리즘 시트는 x,y축 방향에서 광을 굴절시켜 광의 직진성을 향상시킬 수 있다.
반사 시트(240)는 도광판(220)의 하부에 배치되며, 도광판(220)으로부터 하부로 출사되는 광을 표시패널(100)을 향해 반사시키는 역할을 한다. 이러한 반사 시트(240)는 입사광 전체의 반사량을 조절하여 출광면 전체가 균일한 휘도 분포를 가지도록 할 수 있다.
반사 시트(240)는 반사율이 매우 높은 ESR(Enhanced Specular Reflector, ESR) 필름을 사용할 수 있다. ESR 필름은 98% 반사율과 2%의 투과율을 가지는 은색 또는 백색 필름으로서, 반사 시트(240)로 입사되는 광을 대부분 표시패널을 향해 반사시키게 된다.
상기에서 설명한 바와 같은 표시패널(100) 및 백라이트 유닛(200)은 가이드 패널(300)에 적층될 수 있다.
가이드 패널(300)은 상하부가 개방된 사각 틀 형상으로 형성되며, 내측에는 단턱부가 형성될 수 있다. 이로부터 가이드 패널(300)의 상부에는 표시패널(100)이 배치되며, 가이드 패널(300)의 내측에는 백라이트 유닛(200)이 배치될 수 있다.
하부 커버(400)는 가이드 패널(300)에 적층된 표시패널(100) 및 백라이트 유닛(200)을 수납하는 역할을 한다. 이러한 하부 커버는 상부가 개방된 박스 형상으로 형성될 수 있다.
도 2에 도시된 바와 같이, 제1 실시예에 따른 PCB 기판(500)은 베이스 기판 상에 회로 부품(510)이 실장된 구조일 수 있다. 베이스 기판은 다수의 동박층(520)과, 상기 동박층(520) 사이에 배치된 적어도 하나의 프리프레그층(530)과, 상기 회로 부품(510) 및 다수의 동박층(520)을 감싸는 커버 실드층(600)을 포함할 수 있다.
동박층(520)은 금속 재질로 형성될 수 있다. 동박층(520)은 식각되어 다수의 신호선 패턴과 그라운드 패턴으로 형성될 수 있다. PCB 기판(500)은 신호 패턴들의 단자들에 패키지된 회로 부품(510) 예컨대, 전자 부품들을 납땜하여 형성될 수 있다.
동박층(520)은 제1 동박층(521)과, 상기 제1 동박층(521) 상에 배치된 제2 동박층(522)과, 상기 제2 동박층(522) 상에 배치된 제3 동박층(523)과, 상기 제3 동박층(523) 상에 배치된 제4 동박층(524)을 포함할 수 있다.
동박층(520)은 금속 재질로 형성될 수 있다. 제1 동박층 내지 제4 동박층(521, 522, 523, 524)은 상하로 적층되어 형성될 수 있다. 제2 동박층(522)은 제1 동박층(521) 상에 배치될 수 있다. 제3 동박층(523)은 제2 동박층(522) 상에 배치될 수 있다. 제4 동박층(524)은 제3 동박층(523) 상에 배치될 수 있다.
프리프레그층(530)은 열경화성 수지 절연 물질일 수 있다. 프리프레그층(530)은 다수의 프리프레그층(530)을 포함할 수 있다. 프리프레그층(530)은 다수의 동박층(520)들 사이에 배치될 수 있다.
프리프레그층(530)은 제1 프리프레그층(531)과, 상기 제1 프리프레그층(531) 상에 배치된 제2 프리프레그층(532)과, 상기 제2 프리프레그층(522) 상에 배치된 제3 프리프레그층(523)을 포함할 수 있다.
제1 프리프레그층(531)은 제1 동박층(521)과 제2 동박층(522) 사이에 배치될 수 있다. 제2 프리프레그층(532)은 제2 동박층(522)과 제3 동박층(523) 사이에 배치될 수 있다. 제3 프리프레그층(533)은 제3 동박층(523)과 제4 동박층(524) 사이에 배치될 수 있다.
제1 프리프레그층(531)에는 제1 홀(Via Hole, H1)이 형성될 수 있다. 제1 홀(H1)은 회로 부품(510)과 대응되는 제1 프리프레그층(531)에 형성될 수 있다. 제1 홀(H1)은 원형, 다각 형상, 긴 바(bar) 형상을 포함할 수 있다.
제2 프리프레그층(532)에는 제2 홀(H2)이 형성될 수 있다. 제2 홀(H2)은 회로 부품(510)과 대응되는 제2 프리프레그층(532)에 형성될 수 있다. 제2 홀(H2)은 제1 홀(H1)과 대응되는 영역의 제2 프리프레그층(532)에 형성될 수 있다.
제3 프리프레그층(533)에는 제3 홀(H3)이 형성될 수 있다. 제3 홀(H3)은 회로 부품(510)에 대응되는 제2 프리프레그층(532)에 형성될 수 있다. 제3 홀(H3)은 제2 홀(H2)과 대응되는 영역에 형성될 수 있다.
제1 프리프레그층 내지 제3 프리프레그층(530)에 형성된 홀(H1,H2,H3)들은 회로 부품(510)에서 발생되는 열을 외부로 방출시킬 수 있다. 회로 부품(510)에서 발생된 열은 제3 프리프레그층(533)의 제3 홀(H3)을 통해 하부로 이동되고, 제3 프리프레그층(533)의 하부로 이동된 열은 제2 프리프레그층(532)의 제2 홀(H2)을 통해 하부로 이동된다. 제2 프리프레그층(532)의 하부로 이동된 열은 제1 프리프레그층(531)의 제1 홀(H1)을 통해 하부로 이동된다.
회로 부품(510)에서 발생된 열은 PCB 기판(500)의 하부로 이동하여 PCB 기판(500)에서 발생된 열을 외부로 완전히 방출할 수 있다.
동박층(520)의 표면에는 솔더층(Solder Resistor, 540)이 더 형성될 수 있다. 솔더층(540)은 동박층(520)의 표면을 절연시키는 역할을 한다. 솔더층(540)은 제4 동박층(524) 상에 형성된 제1 솔더층(541)과, 제1 동박층(521)의 아래에 배치된 제2 솔더층(542)를 포함할 수 있다.
제1 솔더층(541)에는 제4 홀(H4)이 형성될 수 있다. 제4 홀(H4)은 회로 부품이 실장된 제1 솔더층(541)의 주위에 형성될 수 있다. 제1 솔더층(541)에 형성된 제4 홀(H4)은 회로 부품(510)에서 발생된 열을 상부로 방출시키는 역할을 한다.
제2 솔더층(542)에는 회로 부품(510)과 대응되는 영역에 제5 홀(H5)이 형성될 수 있다. 제5 홀(H5)은 제1 동박층(521)에 형성된 제1 홀(H1)과 대응되는 영역에 형성될 수 있다. 제2 솔더층(542)에 형성된 제5 홀(H5)은 제1 동박층(521)의 아래로 방출되는 열을 외부로 방출시킬 수 있다.
커버 실드층(600)은 회로 부품(510) 및 다수의 동박층(520)을 감싸도록 형성될 수 있다. 커버 실드층(600)은 회로 부품(510)에 대응되는 영역에 도전성 재질로 형성될 수 있다. 커버 실드층(600)은 회로 부품에 대응되는 영역의 제1 실드층(610)과, 상기 제1 실드층(610) 외의 영역에 비도전성 재질의 제2 실드층(620)을 포함할 수 있다.
제1 실드층(610)은 회로 부품(510)에 대응되는 영역에 배치될 수 있다. 제1 실드층(610)은 제1 상부 실드층(610a)과 제1 하부 실드층(610b)을 포함할 수 있다. 제1 상부 실드층(610a)은 회로 부품(510)의 상부에 배치된 실드 커버층(600)에 형성될 수 있다. 제1 하부 실드층(610b)은 회로 부품(510)의 하부에 배치된 실드 커버층(600)에 형성될 수 있다.
제1 상부 실드층(610a)은 회로 부품(510)에서 발생된 열을 상부로 방출하는 역할을 한다. 회로 부품(510)의 하부에 배치된 제1 하부 실드층(610b)은 제1 동박층(521)의 하부로 이동되는 열을 외부로 방출시키는 역할을 한다. 제2 실드층(620)은 외부에서 발생되는 정전기를 차폐시키는 역할을 한다.
회로 부품(510)과 제1 상부 실드층(610a) 사이에는 제1 접착부(551a)가 더 형성될 수 있다. 제1 접착부(551a)는 도전성 재질로 형성될 수 있다. 제1 접착부(551a)는 회로 부품(510)에서 발생된 열을 제1 상부 실드층(610a)으로 전달하여 외부로 방출할 수 있다.
제1 동박층(521)과 제1 하부 실드층(610b) 사이에는 제2 접착부(551b)가 더 형성될 수 있다. 제2 접착부(551b)는 도전성 재질로 형성될 수 있다. 제2 접착부(551b)는 제2 솔더층(542)의 제5 홀(H5)을 통해 제1 동박층(521)과 제1 하부 실드층(610b)을 접착시킬 수 있다. 제2 접착부(551b)는 제1 동박층(521)에서 발생된 열을 제1 하부 실드층(610b)으로 전달하여 외부로 방출할 수 있다.
상기와 같이, 제1 실시예에 따른 PCB 기판은 회로 부품에서 발생된 열을 상하 방향으로 배출시킬 수 있다. 또한, 동박층은 금속 재질로 형성되기 때문에 동박층으로 흡수된 열은 좌우로 전달되어 좌우 방향으로 열을 배출시킬 수 있는 효과가 있다.
도 3은 제2 실시예에 따른 피시비 기판이 구비된 표시장치를 나타낸 단면도이고, 도 4는 제2 실시예에 따른 피시비 기판을 나타낸 단면도이다.
도 3 및 도 4를 참조하면, 실시예에 따른 표시장치는 표시패널(100)과, 상기 표시패널(100)의 일측에 구동 신호를 전달하는 PCB 기판(500)과, 상기 표시패널(100)의 하부에 배치되어 상기 표시패널(100)에 광을 제공하는 백라이트 유닛(200)을 포함할 수 있다. 여기서 PCB 기판(500)을 제외한 구성은 도 1과 동일하므로 생략하기로 한다.
제2 실시예에 따른 PCB 기판(500)은 베이스 기판 상에 회로 부품(510)이 실장된 구조일 수 있다. 여기서, 베이스 기판은 제1 실시예에 따른 PCB 기판의 베이스 기판과 동일한 구조일 수 있다.
다시 설명하게 되면, 베이스 기판은 다수의 동박층이 상하로 적층되어 배치되고, 상기 동박층들 사이에는 다수의 프리프레그층이 배치될 수 있다. 프리프레그층에는 회로 부품과 대응되는 영역에 다수의 홀이 형성될 수 있다. 이로부터 베이스 기판에서 발생된 열은 홀을 통해 베이스 기판의 상부 및 하부 또는 그 측면으로 배출될 수 있다.
커버 실드층(600)은 베이스 기판 및 회로 부품(510)을 감싸도록 형성될 수 있다. 커버 실드층(600)은 베이스 기판 및 회로 부품을 감싸는 제1 실드층(610)과, 상기 제1 실드층(610)의 내측에 배치된 제2 실드층(620)을 포함할 수 있다.
제1 실드층(610)은 도전성 재질로 형성될 수 있다. 제2 실드층(620)은 제1 실드층(610)의 내측에 형성될 수 있다. 제2 실드층(620)은 베이스 기판을 이루는 최상위의 동박층 상에 배치될 수 있다. 제2 실드층(620)은 베이스 기판을 이루는 최하위의 동박층의 아래에 배치될 수 있다.
제2 실드층(620)은 비도전성 재질로 형성될 수 있다. 제2 실드층(620)에는 제6 홀(H6)이 형성될 수 있다. 제6 홀(H6)은 회로 부품(510)에 대응되는 제2 실드층(620)에 형성될 수 있다. 제6 홀(H6)의 형상은 원형, 타원, 다각 형상을 포함할 수 있다.
제2 실드층(620)에는 제7 홀(H7)이 형성될 수 있다. 제7 홀(H7)은 회로 부품(510)에 대응되는 제2 실드층(620)에 형성될 수 있다. 제7 홀(H7)은 베이스 기판의 아래에 배치된 제2 실드층(620)에 형성될 수 있다.
회로 부품을 통해 상부로 발생된 열은 제6 홀을 통해 제1 실드층으로 전달되어 외부로 방출될 수 있다. 회로 부품을 통해 하부로 발생된 열을 제7 홀을 통해 제1 실드층으로 전달되어 외부로 방출될 수 있다.
도 5는 제3 실시예에 따른 피시비 기판을 나타낸 단면도이다.
도 5를 참조하면, 제3 실시예에 따른 PCB 기판(500)은 베이스 기판 상에 회로 부품(510)이 실장된 구조일 수 있다. 여기서, 베이스 기판은 제1 실시예에 따른 PCB 기판의 베이스 기판과 동일한 구조일 수 있다.
다시 설명하게 되면, 베이스 기판은 다수의 동박층이 상하로 적층되어 배치되고, 상기 동박층들 사이에는 다수의 프리프레그층이 배치될 수 있다. 프리프레그층에는 회로 부품과 대응되는 영역에 다수의 홀이 형성될 수 있다. 이로부터 베이스 기판에서 발생된 열은 홀을 통해 베이스 기판의 상부 및 하부 또는 그 측면으로 배출될 수 있다.
커버 실드층(600)은 베이스 기판 및 회로 부품(510)을 감싸도록 형성될 수 있다. 커버 실드층(600)은 베이스 기판 및 회로 부품을 감싸는 제1 실드층(610)과, 상기 제1 실드층(610)의 내측에 배치된 제2 실드층(620)을 포함할 수 있다.
제1 실드층(610)은 도전성 재질로 형성될 수 있다. 제2 실드층(620)은 제1 실드층(610)의 내측에 형성될 수 있다. 제2 실드층(620)은 베이스 기판을 이루는 최상위의 동박층 상에 배치될 수 있다. 제2 실드층(620)은 베이스 기판을 이루는 최하위의 동박층의 아래에 배치될 수 있다.
제2 실드층(620)은 비도전성 재질로 형성될 수 있다. 제2 실드층(620)에는 제6 홀(H6)이 형성될 수 있다. 제6 홀(H6)은 회로 부품(510)에 대응되는 제2 실드층(620)에 형성될 수 있다. 제6 홀(H6)의 형상은 원형, 타원, 다각 형상을 포함할 수 있다.
제2 실드층(620)에는 제7 홀(H7)이 형성될 수 있다. 제7 홀(H7)은 회로 부품(510)에 대응되는 제2 실드층(620)에 형성될 수 있다. 제7 홀(H7)은 베이스 기판의 아래에 배치된 제2 실드층(620)에 형성될 수 있다.
제2 실드층(620)의 제6 홀(H6)에는 제1 접착부(511a)가 더 형성될 수 있다. 제1 접착부(511a)는 회로부품(510)과 제1 실드층(610) 사이에 배치될 수 있다. 제1 접착부(551a)는 도전성 재질로 형성될 수 있다.
제2 실드층(620)의 제7 홀(H7)에는 제2 접착부(551b)가 형성될 수 있다. 제2 접착부(551b)는 베이스 기판의 하부와 제2 실드층(620) 사이에 배치될 수 있다. 제2 접착부(551b)는 도전성 재질로 형성될 수 있다.
회로 부품을 통해 상부로 발생된 열은 제6 홀의 제1 접착부를 통해 제1 실드층으로 전달되어 외부로 방출될 수 있다. 회로 부품을 통해 하부로 발생된 열을 제7 홀의 제2 접착부를 통해 제1 실드층으로 전달되어 외부로 방출될 수 있다.
도 6은 제4 실시예에 따른 피시비 기판을 나타낸 단면도이다.
도 6에 도시된 바와 같이, 제4 실시예에 따른 PCB 기판(500)은 베이스 기판 상에 회로 부품(510)이 실장된 구조일 수 있다. 여기서, 베이스 기판은 제1 실시예에 따른 PCB 기판의 베이스 기판과 동일한 구조일 수 있다.
다시 설명하게 되면, 베이스 기판은 다수의 동박층이 상하로 적층되어 배치되고, 상기 동박층들 사이에는 다수의 프리프레그층이 배치될 수 있다. 프리프레그층에는 회로 부품과 대응되는 영역에 다수의 홀이 형성될 수 있다. 이로부터 베이스 기판에서 발생된 열은 홀을 통해 베이스 기판의 상부 및 하부 또는 그 측면으로 배출될 수 있다.
커버 실드층(600)은 베이스 기판 및 회로 부품(510)을 감싸도록 형성될 수 있다. 커버 실드층(600)은 베이스 기판 및 회로 부품을 감싸는 제2 실드층(620)과, 상기 제2 실드층(620)의 외측에 배치된 제1 실드층(610)을 포함할 수 있다.
제2 실드층(620)은 비도전성 재질로 형성될 수 있다. 제2 실드층(620)은 제8 홀(H8) 및 제9 홀(H9)을 포함할 수 있다. 제8 홀(H8)은 회로 부품(510)의 상부에 대응되는 제2 실드층(620)에 형성될 수 있다. 제9 홀(H9)은 회로 부품(510)의 하부에 대응되는 제2 실드층(620)에 형성될 수 있다.
제1 실드층(610)은 제2 실드층(620)의 외측에 형성될 수 있다. 제1 실드층(610)은 제1 상부 실드층(610a)과 제2 상부 실드층(610b)을 포함할 수 있다. 제1 상부 실드층(610a)은 회로 부품(510)의 상부에 대응되는 제2 실드층(620) 상에 배치될 수 있다. 제1 상부 실드층(610a)은 제2 실드층(620)과 일부 중첩되어 형성될 수 있다.
제1 상부 실드층(610a)은 베이스 기판을 이루는 최상위의 동박층 상에 배치될 수 있다. 제1 하부 실드층(610b)은 베이스 기판을 이루는 최하위의 동박층 아래에 배치될 수 있다.
회로 부품을 통해 상부로 발생된 열은 제8 홀을 통해 제1 실드층으로 전달되어 외부로 방출될 수 있다. 회로 부품을 통해 하부로 발생된 열을 제9 홀을 통해 제1 실드층으로 전달되어 외부로 방출될 수 있다.
도 7은 제5 실시예에 따른 피시비 기판을 나타낸 단면도이다.
도 7에 도시된 바와 같이, 제5 실시예에 따른 PCB 기판(500)은 베이스 기판 상에 회로 부품(510)이 실장된 구조일 수 있다. 여기서, 베이스 기판은 제1 실시예에 따른 PCB 기판의 베이스 기판과 동일한 구조일 수 있다.
다시 설명하게 되면, 베이스 기판은 다수의 동박층이 상하로 적층되어 배치되고, 상기 동박층들 사이에는 다수의 프리프레그층이 배치될 수 있다. 프리프레그층에는 회로 부품과 대응되는 영역에 다수의 홀이 형성될 수 있다. 이로부터 베이스 기판에서 발생된 열은 홀을 통해 베이스 기판의 상부 및 하부 또는 그 측면으로 배출될 수 있다.
커버 실드층(600)은 베이스 기판 및 회로 부품(510)을 감싸도록 형성될 수 있다. 커버 실드층(600)은 베이스 기판 및 회로 부품을 감싸는 제2 실드층(620)과, 상기 제2 실드층(620)의 외측에 배치된 제1 실드층(610)을 포함할 수 있다.
제2 실드층(620)은 비도전성 재질로 형성될 수 있다. 제2 실드층(620)은 제8 홀(H8) 및 제9 홀(H9)을 포함할 수 있다. 제8 홀(H8)은 회로 부품(510)의 상부에 대응되는 제2 실드층(620)에 형성될 수 있다. 제9 홀(H9)은 회로 부품(510)의 하부에 대응되는 제2 실드층(620)에 형성될 수 있다.
제1 실드층(610)은 제2 실드층(620)의 외측에 형성될 수 있다. 제1 실드층(610)은 제1 상부 실드층(610a)과 제2 상부 실드층(610b)을 포함할 수 있다. 제1 상부 실드층(610a)은 회로 부품(510)의 상부에 대응되는 제2 실드층(620) 상에 배치될 수 있다. 제1 상부 실드층(610a)은 제2 실드층(620)과 일부 중첩되어 형성될 수 있다.
제1 상부 실드층(610a)은 베이스 기판을 이루는 최상위의 동박층 상에 배치될 수 있다. 제1 하부 실드층(610b)은 베이스 기판을 이루는 최하위의 동박층 아래에 배치될 수 있다.
제2 실드층(620)의 제8 홀(H8)에는 제1 접착부(511a)가 더 형성될 수 있다. 제1 접착부(511a)는 회로부품(510)과 제1 실드층(610) 사이에 배치될 수 있다. 제1 접착부(551a)는 도전성 재질로 형성될 수 있다.
제2 실드층(620)의 제9 홀(H9)에는 제2 접착부(551b)가 형성될 수 있다. 제2 접착부(551b)는 베이스 기판의 하부와 제1 실드층(610) 사이에 배치될 수 있다. 제2 접착부(551b)는 도전성 재질로 형성될 수 있다.
회로 부품을 통해 상부로 발생된 열은 제8 홀의 제1 접착부를 통해 제1 실드층으로 전달되어 외부로 방출될 수 있다. 회로 부품을 통해 하부로 발생된 열을 제9 홀의 제2 접착부를 통해 제1 실드층으로 전달되어 외부로 방출될 수 있다.
상기에서는 도면 및 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 실시예의 기술적 사상으로부터 벗어나지 않는 범위 내에서 실시예는 다양하게 수정 및 변경시킬 수 있음은 이해할 수 있을 것이다.
110: TFT 기판 120: CF 기판
210: 광원부 220: 도광판
230: 광학시트 240: 반사시트
500: PCB 기판 520: 동박층
530: 프리프레그층 600: 커버 실드층

Claims (14)

  1. 회로 부품;
    상기 회로 부품이 실장되며 상하로 적층된 다수의 동박층;
    상기 동박층 사이에 배치되어 상기 회로 부품과 대응되는 영역에 다수의 홀을 가지는 적어도 하나의 프리프레그층; 및
    상기 회로 부품 및 다수의 동박층을 감싸도록 배치되는 커버 실드층을 포함하고,
    상기 커버 실드층은, 상기 회로 부품에 대응되는 영역에 도전성 재질의 제1 실드층 및 상기 제1 실드층 외의 영역에 배치된 비도전성 재질의 제2 실드층을 가지는 피시비 기판.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 다수의 동박층 중 최상위에 배치된 동박층의 상부에는 제1 솔더층을 포함하며 상기 회로 부품이 실장된 제1 솔더층 주위에는 홀이 더 형성되는 피시비 기판.
  4. 제 3 항에 있어서,
    상기 회로 부품과 상기 제1 실드층 사이에는 도전성 재질의 제1 접착부를 더 포함하는 피시비 기판.
  5. 제 1 항에 있어서,
    상기 다수의 동박층 중 최하위에 배치된 동박층의 하부에는 제2 솔더층을 더 포함하며 상기 회로 부품과 대응되는 영역에 홀이 더 형성되는 피시비 기판.
  6. 제 5 항에 있어서,
    상기 다수의 동박층 중 최하위에 배치된 동박층과 상기 제1 실드층 사이에는 도전성 재질의 제2 접착부를 더 포함하는 피시비 기판.
  7. 제 6 항에 있어서,
    상기 제2 접착부는 상기 제2 솔더층의 홀을 통해 상기 다수의 동박층 중 최하위에 배치된 동박층과 상기 제1 실드층을 접착시키는 피시비 기판.
  8. 회로 부품;
    상기 회로 부품이 실장되며 상하로 적층된 다수의 동박층과,
    상기 동박층 사이에 배치되어 상기 회로 부품과 대응되는 영역에 다수의 홀을 가지는 적어도 하나의 프리프레그층;
    상기 회로 부품 및 다수의 동박층을 감싸는 도전성 재질의 제1 실드층과, 상기 제1 실드층의 내측에 배치되어 상기 회로 부품에 대응되는 영역에 홀을 가지는 비도전성 재질의 제2 실드층으로 이루어지는 커버 실드층;을 포함하는 피시비 기판.
  9. 제 8 항에 있어서,
    상기 제2 실드층은 회로 부품과 대응되는 최상위의 동박층과 최하위의 동박층에 배치되는 피시비 기판.
  10. 제 9 항에 있어서,
    상기 회로 부품과 제1 실드층 사이에는 도전성 재질의 제1 접착부가 배치되고, 상기 제1 접착부는 상기 제2 실드층의 홀에 배치되는 피시비 기판.
  11. 회로 부품;
    상기 회로 부품이 실장되며 상하로 적층된 다수의 동박층과,
    상기 동박층 사이에 배치되어 상기 회로 부품과 대응되는 영역에 다수의 홀을 가지는 적어도 하나의 프리프레그층;
    상기 회로 부품의 대응되는 영역에 배치된 도전성 재질의 제1 실드층과, 상기 제1 실드층과 회로 부품 사이에 배치되어 상기 회로 부품 및 다수의 동박층을 감싸며 상기 회로 부품에 대응되는 영역에 홀을 가지는 제2 실드층으로 이루어진 커버 실드층;을 포함하는 피시비 기판.
  12. 제 11 항에 있어서,
    상기 제1 실드층은 상기 회로 부품과 대응되는 최상위의 동박층의 상부와 최하위의 동박층의 하부에 배치되는 피시비 기판.
  13. 제 12 항에 있어서,
    상기 회로 부품과 상기 제1 실드층 사이에 도전성 재질의 제1 접착부를 더 포함하고, 상기 최하위의 동박층과 제1 실드층 사이에는 도전성 재질의 제2 접착부를 더 포함하는 피시비 기판.
  14. 제 1 항, 제3항 내지 제 13 항 중 어느 한 항의 피시비 기판을 포함하는 표시장치.
KR1020150189791A 2015-12-30 2015-12-30 피시비 기판 및 이를 포함하는 표시장치 KR102659135B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150189791A KR102659135B1 (ko) 2015-12-30 2015-12-30 피시비 기판 및 이를 포함하는 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150189791A KR102659135B1 (ko) 2015-12-30 2015-12-30 피시비 기판 및 이를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
KR20170079342A KR20170079342A (ko) 2017-07-10
KR102659135B1 true KR102659135B1 (ko) 2024-04-18

Family

ID=59355835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150189791A KR102659135B1 (ko) 2015-12-30 2015-12-30 피시비 기판 및 이를 포함하는 표시장치

Country Status (1)

Country Link
KR (1) KR102659135B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263003A (ja) 2009-04-30 2010-11-18 Nippon Dourooingu:Kk プリント基板の熱伝導構造
KR101400305B1 (ko) 2013-08-27 2014-05-27 주식회사 쎄미라이팅 그래핀을 이용한 인쇄회로기판

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107273A (ja) * 1994-10-04 1996-04-23 Cmk Corp プリント配線板の製造方法
KR100589370B1 (ko) * 2003-11-26 2006-06-14 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
KR100919539B1 (ko) * 2007-11-22 2009-10-01 김병청 방열기판 및 그 제조방법
KR20110024686A (ko) * 2009-09-03 2011-03-09 안복만 방열기판 및 그 제조방법
KR101417264B1 (ko) * 2012-04-25 2014-07-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263003A (ja) 2009-04-30 2010-11-18 Nippon Dourooingu:Kk プリント基板の熱伝導構造
KR101400305B1 (ko) 2013-08-27 2014-05-27 주식회사 쎄미라이팅 그래핀을 이용한 인쇄회로기판

Also Published As

Publication number Publication date
KR20170079342A (ko) 2017-07-10

Similar Documents

Publication Publication Date Title
KR102044392B1 (ko) 표시패널 및 이를 구비하는 표시장치
KR101412754B1 (ko) 광원 유닛, 그 제조 방법 및 이를 구비하는 표시 장치
US20090296389A1 (en) Light source module, related light bar and related liquid crystal display
KR20200070901A (ko) 디스플레이 모듈, 이를 포함하는 디스플레이 장치 및 디스플레이 모듈 제조 방법
KR20130022074A (ko) 발광 모듈 및 백라이트 유닛
KR20070050159A (ko) 고휘도 발광 다이오드 및 이를 이용한 액정 표시 장치
KR20150033169A (ko) Led 패키지와 이를 이용한 액정 표시 장치
US20090146159A1 (en) Light-emitting device, method of manufacturing the light-emitting device and liquid crystal display having the light-emitting device
US20220382108A1 (en) Display device
KR20130030619A (ko) 발광 모듈 및 이를 구비한 백라이트 유닛
CN112201739B (zh) 发光结构、背光模组、显示模组以及显示装置
KR101055037B1 (ko) 라이트 유닛 및 이를 구비한 디스플레이 장치
KR102068766B1 (ko) 발광다이오드 어셈블리 및 이를 포함하는 액정표시장치
KR102659135B1 (ko) 피시비 기판 및 이를 포함하는 표시장치
KR102423115B1 (ko) 표시장치
KR20160044137A (ko) 광원 어레이 및 이를 포함하는 백라이트 유닛
KR102480230B1 (ko) 표시장치
KR102163600B1 (ko) 백라이트 유닛 및 이를 구비하는 표시장치
KR102217631B1 (ko) 발광 다이오드 칩, 발광 다이오드 패키지 및 표시장치
KR101990528B1 (ko) 엘이디 어셈블리 및 이를 포함하는 액정표시장치
KR102174815B1 (ko) 백라이트 유닛 및 이를 구비하는 표시장치
KR102283266B1 (ko) 타이밍 컨트롤러 및 이를 포함하는 표시장치
KR102297526B1 (ko) 표시패널 및 이를 구비하는 표시장치
KR102250375B1 (ko) 가이드 패널 및 이를 구비한 액정표시장치
KR20160065232A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant