JP2007173484A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2007173484A5 JP2007173484A5 JP2005368635A JP2005368635A JP2007173484A5 JP 2007173484 A5 JP2007173484 A5 JP 2007173484A5 JP 2005368635 A JP2005368635 A JP 2005368635A JP 2005368635 A JP2005368635 A JP 2005368635A JP 2007173484 A5 JP2007173484 A5 JP 2007173484A5
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- level
- layer
- extends
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (8)
- 第1レベル配線層と、第2レベル配線層と、第3レベル配線層とを備えるマルチレベル配線構造と、前記第2レベル配線層は、前記第1レベル配線層と前記第3レベル配線層との間にあり、
前記第1レベル配線層として形成され、第1方向に延びる第1配線と、
前記第2レベル配線層として形成され、前記第1配線を横切るように延伸する第2配線と、前記第2配線は、前記第1配線に関して互いに対向する第1と第2の側に置かれた第1部分と第2部分とを有し、前記第1部分と前記第2部分は、前記第1方向に互いに離れており、
前記第3レベル配線層として形成され、前記第1配線を横切るように延伸する第3配線と、前記第3配線は、前記第1配線に関して前記第1と第2の側に置かれた第3部分と第4部分とを有し、
前記第2配線の前記第2部分は、前記第1配線に関して前記第2の側の前記第3配線の前記第3部分にビアを介して接続される、半導体装置。 - 請求項1に記載の半導体装置において、
前記第2配線は、前記第1方向とは異なり、前記第1方向と直交しない第2方向に延伸し、
前記第3配線は、前記第1方向と直交する第3方向に延伸し、
前記第2レベル配線層として形成される第4配線を更に備え、
前記第4配線は、前記第1配線に関して前記第1の側の前記第3配線の前記第4部分にビアを介して接続される第5部分を有し、前記第5部分から前記第2方向に延伸している、半導体装置。 - 請求項1に記載の半導体装置において、
前記第2配線は、前記第1方向とは異なり、前記第1方向と直交しない第2方向に延伸し、
前記第3配線は、前記第1方向とは直交せず、前記第1と第2の方向とは異なる第3方向に延伸し、
前記第3配線の前記第4部分は、前記第2方向に前記第2配線の前記第1と第2の部分とそれぞれ離れている、半導体装置。 - 請求項3に記載の半導体装置において、
前記第2レベル配線層として形成される第4配線を更に備え、
前記第4配線は、前記第1配線に関して前記第1の側の前記第3配線の前記第4部分にビアを介して接続される第5部分を有し、前記第5部分から前記第2方向に延伸している、半導体装置。 - 請求項1に記載の半導体装置において、
前記第2配線の前記第1と第2の部分の各々は、前記第1方向に直交する方向に延伸し、前記第1と第2の部分を互いに接続するように前記第1配線上を横切る第6部分を有する、半導体装置。 - 請求項5に記載の半導体装置において、
前記第3配線は、前記第1方向に直交する方向に延伸し、
前記第2レベル配線層として形成される第4配線を更に備え、
前記第4配線は、前記第1配線に関して前記第1の側の前記第3配線の前記第4部分にビアを介して接続されている、半導体装置。 - 請求項6に記載の半導体装置において、
前記第4配線は、前記第1方向に延伸した後、前記第1方向に直交する方向に曲がり、更に前記第1の方向に再び曲がる、半導体装置。 - 請求項1、2、3、4、7のいずれかひとつに記載の半導体装置において、
前記第1配線層として形成され前記第1方向に延伸する複数の第5配線を更に備え、
前記第3配線は、前記複数の第5配線の各々を横切る、半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005368635A JP5296963B2 (ja) | 2005-12-21 | 2005-12-21 | 多層配線半導体集積回路、半導体装置 |
US11/612,840 US7683490B2 (en) | 2005-12-21 | 2006-12-19 | Semiconductor integrated circuit and semiconductor device having multilayer interconnection |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005368635A JP5296963B2 (ja) | 2005-12-21 | 2005-12-21 | 多層配線半導体集積回路、半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007173484A JP2007173484A (ja) | 2007-07-05 |
JP2007173484A5 true JP2007173484A5 (ja) | 2009-11-19 |
JP5296963B2 JP5296963B2 (ja) | 2013-09-25 |
Family
ID=38172515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005368635A Expired - Fee Related JP5296963B2 (ja) | 2005-12-21 | 2005-12-21 | 多層配線半導体集積回路、半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7683490B2 (ja) |
JP (1) | JP5296963B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116997179A (zh) * | 2022-04-24 | 2023-11-03 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5014110A (en) * | 1988-06-03 | 1991-05-07 | Mitsubishi Denki Kabushiki Kaisha | Wiring structures for semiconductor memory device |
JPH0319257A (ja) | 1989-06-15 | 1991-01-28 | Hitachi Ltd | 半導体集積回路装置 |
US5864181A (en) * | 1993-09-15 | 1999-01-26 | Micron Technology, Inc. | Bi-level digit line architecture for high density DRAMs |
US5670815A (en) * | 1994-07-05 | 1997-09-23 | Motorola, Inc. | Layout for noise reduction on a reference voltage |
JP3158017B2 (ja) * | 1994-08-15 | 2001-04-23 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 相互結線配列および相互結線配列用の導線を形成する方法 |
US5894142A (en) * | 1996-12-11 | 1999-04-13 | Hewlett-Packard Company | Routing for integrated circuits |
JPH11214519A (ja) * | 1998-01-20 | 1999-08-06 | Matsushita Electric Ind Co Ltd | 集積回路素子および集積回路素子における配線方法 |
JP4501164B2 (ja) * | 1998-05-01 | 2010-07-14 | ソニー株式会社 | 半導体記憶装置 |
JP2001168195A (ja) | 1999-12-06 | 2001-06-22 | Matsushita Electric Ind Co Ltd | 多層配線半導体集積回路 |
US6858928B1 (en) * | 2000-12-07 | 2005-02-22 | Cadence Design Systems, Inc. | Multi-directional wiring on a single metal layer |
JP2003152014A (ja) * | 2001-11-09 | 2003-05-23 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
JP2004178704A (ja) * | 2002-11-27 | 2004-06-24 | Renesas Technology Corp | 半導体回路装置 |
US7505321B2 (en) * | 2002-12-31 | 2009-03-17 | Sandisk 3D Llc | Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same |
JP4405865B2 (ja) * | 2004-06-24 | 2010-01-27 | 富士通マイクロエレクトロニクス株式会社 | 多層配線構造の製造方法及びfib装置 |
-
2005
- 2005-12-21 JP JP2005368635A patent/JP5296963B2/ja not_active Expired - Fee Related
-
2006
- 2006-12-19 US US11/612,840 patent/US7683490B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008160119A5 (ja) | ||
TW200629570A (en) | Semiconductor device, electronic device, and method of manufacturing semiconductor device | |
JP2016503583A5 (ja) | ||
JP2002270790A5 (ja) | ||
TW200731537A (en) | Semiconductor device and manufacturing method thereof | |
JP2010074125A5 (ja) | ||
JP2009049370A5 (ja) | ||
JP2011159974A5 (ja) | ||
JP2010251663A5 (ja) | ||
JP2011134957A5 (ja) | ||
JP2002319663A5 (ja) | ||
JP2010278104A5 (ja) | ||
JP2005072566A5 (ja) | ||
JP2019211676A5 (ja) | ||
JP2019109291A5 (ja) | ||
JP2007173484A5 (ja) | ||
JP2008159655A5 (ja) | ||
EP1744361A3 (en) | Semiconductor device | |
JP2008193000A5 (ja) | ||
JP2007227827A5 (ja) | ||
JP2015052628A5 (ja) | ||
JP2011102980A5 (ja) | ||
JP2008098225A5 (ja) | ||
WO2007053764A3 (en) | Crossbar-array designs and wire addressing methods that tolerate misalignment of electrical components at wire overlap points | |
JP2007525022A5 (ja) |