JP2004165453A - 半導体集積回路、電源配線方法、及びコンピュータプログラム - Google Patents
半導体集積回路、電源配線方法、及びコンピュータプログラム Download PDFInfo
- Publication number
- JP2004165453A JP2004165453A JP2002329903A JP2002329903A JP2004165453A JP 2004165453 A JP2004165453 A JP 2004165453A JP 2002329903 A JP2002329903 A JP 2002329903A JP 2002329903 A JP2002329903 A JP 2002329903A JP 2004165453 A JP2004165453 A JP 2004165453A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- lines
- line
- reinforcing
- supply line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】本発明は、一般信号配線に対する制限を必要最低限に抑えながら補強電源線を配置した半導体集積回路を提供することを目的とする。
【解決手段】半導体集積回路は、半導体基板上に形成されるセルと、電源幹線と、第１のビアを介してセルに接続され電源幹線上の第１の位置からセルに電源を供給する第１の配線層に設けられる固定電源線と、固定電源線と重なるように平行して第２の配線層に設けられ、第２の位置で第２のビアを介して固定電源線に接続され電源幹線上の第１の位置から固定電源線に電源を供給する補強電源線を含むことを特徴とする。
【選択図】 図４
【解決手段】半導体集積回路は、半導体基板上に形成されるセルと、電源幹線と、第１のビアを介してセルに接続され電源幹線上の第１の位置からセルに電源を供給する第１の配線層に設けられる固定電源線と、固定電源線と重なるように平行して第２の配線層に設けられ、第２の位置で第２のビアを介して固定電源線に接続され電源幹線上の第１の位置から固定電源線に電源を供給する補強電源線を含むことを特徴とする。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、一般に半導体集積回路及びその設計方法に関し、詳しくは補強電源線を配置された半導体集積回路、及びその電源配線方法に関する。
【従来の技術】
半導体集積回路の内部セルに電源を供給する電源配線は、集積度が高くなるほどより細く形成する必要があるが、細い電源配線に大きな電流を流すと電流密度が大きくなってしまう。大きい電流密度の電流が長い時間流れると、電源配線の分子間距離が互いに開いてしまうエレクトロマイグレーション現象が発生する。これは経年劣化であり、長時間かけて徐々に電流が流れ難くなる。
【０００２】
半導体集積回路のエレクトロマイグレーション耐性を強化する電源配線方法として、特許文献１又は特許文献２等に記された技術が知られている。これらの技術は、半導体素子又はユニットセルに給電する電源配線に対し、これと直交する方向に電源補強線を布設している。
【０００３】
また従来技術として、特許文献３に記された技術も知られている。この技術は半導体素子又はユニットセルに給電する電源配線を太くすることにより、電源補強の機能を実現している。
【０００４】
【特許文献１】
特開平５−１９０６７１号公報
【０００５】
【特許文献２】
特開平６−８５０６６号公報
【０００６】
【特許文献３】
特開平８−２６４６５６号公報
【発明が解決しようとする課題】
直交する補強電源線を布設する従来技術は、エレクトロマイグレーション耐性を強化する可能性があるが、根本的な解決にはならない。
【０００７】
図１は、直交する補強電源線を布設した場合の電源配線を示す図である。図１において、電源幹線１１及び１２から、設計時にセルに付随して固定的に発生される固定電源線１３及び１４に、それぞれ電源電位及びグランド電位が供給される。この固定電源線１３及び１４は、コンタクト位置１７及び１８において、この位置にあるセルに接続される。また複数の固定電源線１３及び１４は、それに直交する方向に延展する補強電源線１５及び１６によって互いに接続されている。この補強電源線１５及び１６によりセルへの電源供給経路として複数の経路を確保し、特定のセルによる電流消費が多い場合等でも、特定の電源線を流れる電流の電流密度が高くならないようにしている。
【０００８】
しかしながら図１の構成では、セルへのコンタクト位置１７及び１８が図面右側の電源幹線１１及び１２に近い。従って、これらの電源幹線１１及び１２から固定電源線１３及び１４を介して直接に供給される電源の経路は、補強電源線１５及び１６を間接的に迂回して供給される電源の経路と比較して配線抵抗が大幅に小さい。この結果、直接に供給される電源の経路において電流密度が大きくなってしまう。また補強電源線１３及び１４を布設すると、直下のセルに対する信号配線ができなくなるという問題点がある。
【０００９】
固定電源線を太くする従来技術は、敷き詰め型（チャネルレス）のレイアウト設計に適用すると設計ルール違反となるため現実的ではない。また電源幹線間を広くする結果となるので、冗長なレイアウトとなり、一般信号配線のレイアウトに余計な制限を加えるという問題がある。
【００１０】
以上を鑑みて本発明は、一般信号配線に対する制限を必要最低限に抑えながら補強電源線を配置した半導体集積回路、及びそのような補強電源線を配置する電源配線方法を提供することを目的とする。
【課題を解決するための手段】
本発明による半導体集積回路は、半導体基板上に形成されるセルと、電源幹線と、第１のビアを介して該セルに接続され該電源幹線上の第１の位置から該セルに電源を供給する第１の配線層に設けられる固定電源線と、該固定電源線と重なるように平行して第２の配線層に設けられ、第２の位置で第２のビアを介して該固定電源線に接続され該電源幹線上の該第１の位置から該固定電源線に電源を供給する補強電源線を含むことを特徴とする。
【００１１】
上記半導体集積回路では、固定電源線とは異なる配線層に固定電源線と重なるように平行して補強電源線を配置することで、他の一般の信号配線のレイアウトに対する制限を必要最低限に抑えながら、電源供給を補強してエレクトロマイグレーション耐性を向上させることが可能になる。
【００１２】
また本発明による補強電源線を配置する電源配線方法は、レイアウトデータから電源補強が必要なセルの位置を抽出し、該セルの位置に基づいて関連する固定電源線及び電源幹線を抽出し、該固定電源線上にビアを生成し、該固定電源線とは別の層において該固定電源線と重なり平行するように、該生成したビアと該電源幹線とを接続する補強電源線をレイアウトする各段階を含む。
【００１３】
上記電源配線方法では、固定電源線とは異なる配線層に固定電源線と重なるように平行して補強電源線を配置することで、他の一般の信号配線のレイアウトに対する制限を必要最低限に抑えながら、電源供給を補強してエレクトロマイグレーション耐性を向上させることが可能になる。
【発明の実施の形態】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００１４】
図２は、本発明の基本となる補強電源線の構成を示す図である。
【００１５】
図２において、電源幹線２１及び２２から、設計時にセルに付随して固定的に発生される固定電源線２３及び２４に、それぞれ電源電位及びグランド電位が供給される。この固定電源線２３及び２４は、例えばセル２７及び２８に接続される。これら固定電源線２３及び２４が形成されるのとは異なる配線層に、補強電源線２５及び２６が、固定電源線２３及び２４と重なるように平行して設けられる。補強電源線２５及び２６は、ビア３０を介してそれぞれ固定電源線２３及び２４に接続される。補強電源線２５及び２６はまた更に、ビア３１を介して図面右側の電源幹線２１及び２２にそれぞれ接続される。図面左側の電源幹線２１及び２２はビア３２に接続される。
【００１６】
この補強電源線２５及び２６によりセルへの電源供給経路として複数の経路を確保し、特定のセルによる電流消費が多い場合等でも、特定の電源線を流れる電流の電流密度が高くならないようにしている。なお図示の都合上、補強電源線２５及び２６は固定電源線２３及び２４よりも幅が狭いものとして示されているが、幅に関して特に制限は無く、固定電源線２３及び２４と同一幅であっても異なる幅であってもよい。
【００１７】
補強電源線２５及び２６の配線層は、例えば以下の表１のようにして一意に決定することができる。
【００１８】
表１
固定電源線 Ｍ１ Ｍ２
電源幹線 Ｍ２又はＭ４又はＭ６ Ｍ１又はＭ３又はＭ５
補強電源線 Ｍ３ Ｍ４
ここでＭ１乃至Ｍ６はメタル１層乃至６層を示す。このように、縦方向に配線する電源幹線を偶数番目の配線層に配置する場合には、横方向に配線する固定電源線を第１層とし、同じく横方向に配線する補強電源線を第３層とする。また縦方向に配線する電源幹線を奇数番目の配線層に配置する場合には、横方向に配線する固定電源線を第２層とし、同じく横方向に配線する補強電源線を第４層とする。
【００１９】
このようにして、固定電源線とは異なる配線層に固定電源線と重なるように平行して補強電源線を配置することで、他の一般の信号配線のレイアウトに対する制限を必要最低限に抑えながら、電源供給を補強してエレクトロマイグレーション耐性を向上させることが可能になる。
【００２０】
図３は、本発明による補強電源線の第１の実施例を示す図である。図３において、図２と同一の構成要素は同一の番号で参照し、その説明は特に必要でない場合には省略する。
【００２１】
図３において、補強電源線２５ａ及び２６ａは、図２の補強電源線２５及び２６よりも短く、図面右側の電源幹線２１及び２２にのみ接続されている。この例では、補強電源線２５ａ及び２６ａはセル２７及び２８にのみ電源を供給しているので、これらのセル２７及び２８の近傍に存在する電源幹線２１及び２２から電源を補強すれば充分である。また図２の構成と比較して、余計な補強電源線を無くすことで、水平方向の信号配線の自由度を向上させることができる。
【００２２】
図４は、図３の電源配線の断面構成の一例を示す図である。図４において、図３と同一の構成要素は同一の番号で参照する。
【００２３】
シリコン基板４０の上部に、メタル１層Ｍ１、メタル２層Ｍ２、及びメタル３層Ｍ３が設けられる。メタル１層Ｍ１には固定電源線２３及び２４が設けられ、メタル２層Ｍ２には電源幹線２１及び２２が設けられる。またメタル３層Ｍ３には補強電源線２５ａ及び２６ａが設けられる。
【００２４】
補強電源線２５ａ及び２６ａは、ビア３１を介して電源幹線２１及び２２と接続され、それぞれ電源電位及びグランド電位を受け取る。補強電源線２５ａ及び２６ａは更に、ビア３０を介してそれぞれ固定電源線２３及び２４に接続される。補強電源線２５ａ及び２６ａがビア３０を介して固定電源線２３及び２４に接続される位置の直下において、固定電源線２３及び２４が、ビア４１を介してシリコン基板４０に形成されたセルに接続される。また電源幹線２１及び２２は、ビア３３を介してそれぞれ固定電源線２３及び２４に接続される。
【００２５】
従って、シリコン基板４０に形成されたセルには、電源幹線２１及び２２からビア３３、固定電源線２３及び２４、及びビア４１を介して電源が供給される経路と、電源幹線２１及び２２からビア３１、補強電源線２５ａ及び２６ａ、及び固定電源線２３及び２４を間に挟むビア３０及びビア４１を介して電源が供給される経路との２つの電源伝達経路が存在することになる。
【００２６】
図５は、図３の電源配線の断面構成の別の一例を示す図である。図５において、図３と同一の構成要素は同一の番号で参照する。
【００２７】
シリコン基板４０の上部に、メタル１層Ｍ１、メタル２層Ｍ２、メタル３層Ｍ３、及びメタル４層Ｍ４が設けられる。メタル１層Ｍ１には固定電源線２３及び２４が設けられ、メタル４層Ｍ４には電源幹線２１及び２２が設けられる。またメタル３層Ｍ３には補強電源線２５ａ及び２６ａが設けられる。
【００２８】
補強電源線２５ａ及び２６ａは、ビア３１を介して電源幹線２１及び２２と接続され、それぞれ電源電位及びグランド電位を受け取る。補強電源線２５ａ及び２６ａは更に、ビア３０を介してそれぞれ固定電源線２３及び２４に接続される。補強電源線２５ａ及び２６ａがビア３０を介して固定電源線２３及び２４に接続される位置の直下において、固定電源線２３及び２４が、ビア４１を介してシリコン基板４０に形成されたセルに接続される。またビア３１の直下の位置において、補強電源線２５ａ及び２６ａが、ビア３４を介してそれぞれ固定電源線２３及び２４に接続される。
【００２９】
従って、シリコン基板４０に形成されたセルには、電源幹線２１及び２２から補強電源線２５ａ及び２６ａを間に挟むビア３１及びビア３４、固定電源線２３及び２４、及びビア４１を介して電源が供給される経路と、電源幹線２１及び２２からビア３１、補強電源線２５ａ及び２６ａ、及び固定電源線２３及び２４を間に挟むビア３０及びビア４１を介して電源が供給される経路との２つの電源伝達経路が存在することになる。
【００３０】
図６は、図３の電源配線の断面構成の更に別の一例を示す図である。図６において、図３と同一の構成要素は同一の番号で参照する。
【００３１】
シリコン基板４０の上部に、メタル１層Ｍ１、メタル２層Ｍ２、メタル３層Ｍ３、及びメタル４層Ｍ４が設けられる。メタル１層Ｍ１には電源幹線２１及び２２が設けられ、メタル２層Ｍ２には固定電源線２３及び２４が設けられる。またメタル４層Ｍ４には補強電源線２５ａ及び２６ａが設けられる。
【００３２】
固定電源線２３及び２４は、ビア３５を介してそれぞれ電源幹線２１及び２２に接続される。補強電源線２５ａ及び２６ａは、固定電源線２３及び２４を間に挟むビア３１及びビア３５を介して電源幹線２１及び２２と接続され、それぞれ電源電位及びグランド電位を受け取る。補強電源線２５ａ及び２６ａは更に、ビア３０を介してそれぞれ固定電源線２３及び２４に接続される。補強電源線２５ａ及び２６ａがビア３０を介して固定電源線２３及び２４に接続される位置の直下において、固定電源線２３及び２４が、ビア４１を介してシリコン基板４０に形成されたセルに接続される。
【００３３】
従って、シリコン基板４０に形成されたセルには、電源幹線２１及び２２からビア３５、固定電源線２３及び２４、及びビア４１を介して電源が供給される経路と、電源幹線２１及び２２から固定電源線２３及び２４を間に挟むビア３５及びビア３１、補強電源線２５ａ及び２６ａ、及び固定電源線２３及び２４を間に挟むビア３０及びビア４１を介して電源が供給される経路との２つの電源伝達経路が存在することになる。
【００３４】
図７は、本発明による補強電源線の第２の実施例を示す図である。図７において、図２と同一の構成要素は同一の番号で参照し、その説明は特に必要でない場合には省略する。
【００３５】
図７において、補強電源線２５ｂ及び２６ｂは、図２の補強電源線２５及び２６よりも短く、図面右側の電源幹線２１及び２２にのみ接続されている。補強電源線２５ｂ及び２６ｂがビア３０ｂを介してセル２９に接続されるが、このビア３０ｂは、セル２９の枠上に設けられている。このようにビアをセルの枠上に設けることの利点について以下に説明する。
【００３６】
図８は、ビアをセルの中心付近に設けた場合に起こりえる問題について説明するための図である。
【００３７】
図８においては、補強電源線２５ｂ及び２６ｂは、セル２９の中心付近の位置でビア５２を介して固定電源線２３及び２４に接続されている。また固定電源線２３及び２４は、ビア５１を介して、セル２９に接続されている。ここでビア５１は、セル２９に最も距離が近い電源幹線２１及び２２からみて、ビア５２よりも遠い位置に設けられている。
【００３８】
図９は、図８の電源配線の断面構成を示す図である。
【００３９】
図９に示されるように、セル２９に最も距離が近い電源幹線２１及び２２からみて、ビア５１はビア５２よりも遠い位置に設けられているので、固定電源線２３及び２４の丸で囲まれている部位Ａにおいて、電流密度が高い状態となってしまう。即ち、電源幹線２１及び２２から固定電源線２３及び２４を介して直接供給される電流と、電源幹線２１及び２２から補強電源線２５ｂ及び２６ｂを介して供給される電流とが、部位Ａにおいて合流することで、部位Ａにおける電流密度が高くなりエレクトロマイグレーションの問題が発生してしまう。
【００４０】
それに対して図７に示す第２の実施例の構成では、補強電源線２５ｂ及び２６ｂと固定電源線２３及び２４とを接続するビア３０ｂは、セル２９に最も近い電源幹線２１及び２２からみて、セル２９の遠い側の枠上に設けられている。この場合、固定電源線２３及び２４からセル２９へ電気接続するビアは、ビア３０ｂよりも上記電源幹線２１及び２２に近い位置に設けられることになる。従って、直接経路からの電流と電源補強経路からの電流とが固定電源線２３及び２４上で合流することはなく、図９の部位Ａのように電流密度が高くなりエレクトロマイグレーションの問題が発生することはない。
【００４１】
上記説明でビア３０ｂは、セル２９に最も近い電源幹線２１及び２２からみて、セル２９の遠い側の枠上に設けられているとしたが、更に遠い位置である例えば図７に矢印でＢとして示される位置などに設けてもよい。
【００４２】
図１０は、図７の電源配線の断面構成の一例を示す図である。図１０において、図７と同一の構成要素は同一の番号で参照する。
【００４３】
シリコン基板４０の上部に、メタル１層Ｍ１、メタル２層Ｍ２、及びメタル３層Ｍ３が設けられる。メタル１層Ｍ１には固定電源線２３及び２４が設けられ、メタル２層Ｍ２には電源幹線２１及び２２が設けられる。またメタル３層Ｍ３には補強電源線２５ｂ及び２６ｂが設けられる。
【００４４】
シリコン基板４０に形成されたセルには、電源幹線２１及び２２からビア３３、固定電源線２３及び２４、及びビア４１を介して電源が供給される経路と、電源幹線２１及び２２からビア３１、補強電源線２５ｂ及び２６ｂ、ビア３０ｂ、固定電源線２３及び２４、及びビア４１を介して電源が供給される経路との２つの電源伝達経路が存在することになる。
【００４５】
図１１は、図７の電源配線の断面構成の別の一例を示す図である。図１１において、図７と同一の構成要素は同一の番号で参照する。
【００４６】
シリコン基板４０の上部に、メタル１層Ｍ１、メタル２層Ｍ２、メタル３層Ｍ３、及びメタル４層Ｍ４が設けられる。メタル１層Ｍ１には固定電源線２３及び２４が設けられ、メタル４層Ｍ４には電源幹線２１及び２２が設けられる。またメタル３層Ｍ３には補強電源線２５ｂ及び２６ｂが設けられる。
【００４７】
シリコン基板４０に形成されたセルには、電源幹線２１及び２２から補強電源線２５ｂ及び２６ｂを間に挟むビア３１及びビア３４、固定電源線２３及び２４、及びビア４１を介して電源が供給される経路と、電源幹線２１及び２２からビア３１、補強電源線２５ｂ及び２６ｂ、ビア３０ｂ、固定電源線２３及び２４、及びビア４１を介して電源が供給される経路との２つの電源伝達経路が存在することになる。
【００４８】
図１２は、図７の電源配線の断面構成の更に別の一例を示す図である。図１２において、図７と同一の構成要素は同一の番号で参照する。
【００４９】
シリコン基板４０の上部に、メタル１層Ｍ１、メタル２層Ｍ２、メタル３層Ｍ３、及びメタル４層Ｍ４が設けられる。メタル１層Ｍ１には電源幹線２１及び２２が設けられ、メタル２層Ｍ２には固定電源線２３及び２４が設けられる。またメタル４層Ｍ４には補強電源線２５ｂ及び２６ｂが設けられる。
【００５０】
シリコン基板４０に形成されたセルには、電源幹線２１及び２２からビア３５、固定電源線２３及び２４、及びビア４１を介して電源が供給される経路と、電源幹線２１及び２２から固定電源線２３及び２４を間に挟むビア３５及びビア３１、補強電源線２５ｂ及び２６ｂ、ビア３０ｂ、固定電源線２３及び２４、及びビア４１を介して電源が供給される経路との２つの電源伝達経路が存在することになる。
【００５１】
図１３は、本発明による更なる実施例を説明するための図である。図１３において、（ａ）はセルのレイアウトの一例を示し、（ｂ）は当該セルの回路構成を示す。
【００５２】
図１３（ｂ）に示されるように、このセルの回路は、インバータ６１乃至６５を含む。この回路は、例えばクロックバッファ等として使用される。（ａ）に示されるように、セル７０は、ポリシリコンゲート７１乃至７５、Ｐ型拡散領域７６、Ｎ型拡散領域７７、ＶＤＤ側固定電源線７８、ＶＳＳ側固定電源線７９、信号配線８０、及びビア８１を含む。ポリシリコンゲート７１乃至７５のそれぞれが、インバータ６１乃至６５を構成するＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのゲート端子に相当し、信号配線８０がインバータ６１乃至６５の入出力間を接続する信号配線に相当する。固定電源線７８及び７９は、ビア８１を介してセル７０に接続される。
【００５３】
図１４は、本発明による補強電源線の第３の実施例を示す図である。図１４において、図１３と同一の構成要素は同一の番号で参照し、その説明は特に必要でない場合には省略する。
【００５４】
補強電源線２５ｃ及び２６ｃは、ビア３１を介して電源幹線２１及び２２と接続され、それぞれ電源電位及びグランド電位を受け取る。補強電源線２５ｃ及び２６ｃは更に、ビア３０ｃを介してそれぞれ固定電源線７８及び７９に接続される。補強電源線２５ｃ及び２６ｃがビア３０ｃを介して固定電源線７８及び７９に接続される位置の直下において、固定電源線７８及び７９が、ビア８１を介してシリコン基板９０に形成されたセル７０に接続される。また電源幹線２１及び２２は、ビア３３を介してそれぞれ固定電源線７８及び７９に接続される。
【００５５】
従って、シリコン基板９０に形成されたセル７０には、電源幹線２１及び２２からビア３３、固定電源線７８及び７９、及びビア８１を介して電源が供給される経路と、電源幹線２１及び２２からビア３１、補強電源線２５ｃ及び２６ｃ、及び固定電源線７８及び７９を間に挟むビア３０ｃ及びビア８１を介して電源が供給される経路との２つの電源伝達経路が存在することになる。
【００５６】
このように固定電源線からセルへのビアによるコンタクトが複数ある場合には、これら複数のコンタクトの位置と同一の位置において、補強電源線と固定電源線とをビアにより接続することで、エレクトロマイグレーション耐性を向上させることができる。
【００５７】
図１５は、図１４の本発明による補強電源線の構成の変形例を示す図である。図１５において、図１４と同一の構成要素は同一の番号で参照し、その説明は特に必要でない場合には省略する。
【００５８】
図１５の構成は、図１４の構成と比較して、補強電源線と固定電源線とのビアによる接続位置がセル７０の中心位置にのみ設けられている点が異なる。この構成では、シリコン基板９０に形成されたセル７０には、電源幹線２１及び２２からビア３３、固定電源線７８及び７９、及びビア８１を介して電源が供給される経路と、電源幹線２１及び２２からビア３１、補強電源線２５ｄ及び２６ｄ、セル中心にあるビア３０ｄ、固定電源線７８及び７９、及びビア８１を介して電源が供給される経路との２つの電源伝達経路が存在することになる。
【００５９】
このように固定電源線からセルへのビアによるコンタクトが複数ある場合であっても、セル中心位置において補強電源線と固定電源線とをビアにより接続することで、エレクトロマイグレーション耐性を向上させることができる。この場合、電源幹線２１及び２２からみてセル中心点よりも遠い部位においては、電流密度が高くなり、充分なエレクトロマイグレーション耐性向上の効果が実現されない可能性がある。しかし固定電源線からセルへのコンタクト位置を検出してその位置に補強電源線からのビアを発生させるという設計時の処理の必要が無く、図１４の構成と比較して設計が容易になるという利点がある。
【００６０】
図１６は、図１４の本発明による補強電源線の構成の更なる変形例を示す図である。図１６において、図１４と同一の構成要素は同一の番号で参照し、その説明は特に必要でない場合には省略する。
【００６１】
図１６の構成は、図１４の構成と比較して、補強電源線と固定電源線とのビアによる接続位置がセル７０の外枠位置にのみ設けられている点が異なる。この構成では、シリコン基板９０に形成されたセル７０には、電源幹線２１及び２２からビア３３、固定電源線７８及び７９、及びビア８１を介して電源が供給される経路と、電源幹線２１及び２２からビア３１、補強電源線２５ｅ及び２６ｅ、セル外枠上にあるビア３０ｅ、固定電源線７８及び７９、及びビア８１を介して電源が供給される経路との２つの電源伝達経路が存在することになる。
【００６２】
このように固定電源線からセルへのビアによるコンタクトが複数ある場合であっても、セル外枠位置において補強電源線と固定電源線とをビアにより接続することで、エレクトロマイグレーション耐性を向上させることができる。この場合、電源幹線２１及び２２からみて最も遠い位置にあるセル７０の外枠上において補強電源線と固定電源線とをビアにより接続するので、セル７０への供給電流が合流して電流密度が高くなる部位は無く、充分なエレクトロマイグレーション耐性向上の効果が期待できる。更に、固定電源線からセルへのコンタクト位置を検出してその位置に補強電源線からのビアを発生させるという設計時の処理の必要が無く、図１４の構成と比較して設計が容易になるという利点がある。
【００６３】
図１７は、本発明による補強電源線を配置する電源配線方法を示すフローチャートである。
【００６４】
主な入力データは、配線前レイアウトデータ、要電源補強セルリストデータ、電源補強配線層指定データの３つである。
【００６５】
一般的な要電源補強セルリストデータは、電力解析シミュレーションから電流消費量の多いセルを抽出し、配置情報を勘案して電源補強が必要な位置にあるセルをリストアップすることで作成される。要電源補強セルリストデータをより簡単に作成するために、例えばクロックバッファやクロックインバータ等のクロックコンポーネントだけをリストアップしてもよい。電源補強配線層指定データは、補強電源線を配線する層を指定するデータであり、例えば前述の表１のようにして、固定電源線及び電源幹線の配線層を勘案して決定することができる。
【００６６】
まずステップＳＴ１で、要補強電源セル位置を抽出する。具体的には、要電源補強セルリスト中のセルそれぞれに対して、配線前レイアウトデータから位置情報を抽出する。
【００６７】
次にステップＳＴ２で、固定電源線および電源幹線位置を抽出する。具体的には、ステップＳＴ１で抽出したセル位置から固定電源線位置を特定する。電源幹線位置は、固定電源線を辿って抽出することが可能であり、またセル位置から電源幹線位置を特定することも可能である。
【００６８】
ステップＳＴ３で、電源補強線の幅を確定する。電源補強線の幅は、電力解析シミュレーション結果から算出することができる。また要電源補強セルリスト中から、補強すべき電源線（電源幹線に挟まれた線分）に接続しているセル品種及びセル数に関する情報を抽出し、これに応じて電源補強線の幅を決めることも可能である。最も簡単な手順として、電源補強線の幅を固定値として入力データとして与えてもよい。
【００６９】
ステップＳＴ４で、固定電源線上にビアを生成する。例えば、ステップＳＴ１で抽出したセル位置とステップＳＴ２で抽出した電源幹線位置とから、生成するビアの位置を特定してビアを生成する。この際、電源補強配線層指定データが指示する配線層と固定電源配線層とを認識して、必要であればスタックビアとしてビアを生成する。
【００７０】
ステップＳＴ５で、電源補強線を生成する。具体的には、ステップＳＴ４で生成したビアとステップＳＴ２で位置情報を抽出した電源幹線とを接続するように、補強電源線をレイアウトする。
【００７１】
以上の処理により、電源補強が必要なセルに対して補強電源線を配置することができる。
【００７２】
図１８は、本発明による電源配線方法を実行する装置の構成を示す図である。
【００７３】
図１８に示されるように、本発明による電源配線方法を実行する装置は、例えばパーソナルコンピュータやエンジニアリングワークステーション等のコンピュータにより実現される。図１８の装置は、コンピュータ５１０と、コンピュータ５１０に接続されるディスプレイ装置５２０、通信装置５２３、及び入力装置よりなる。入力装置は、例えばキーボード５２１及びマウス５２２を含む。コンピュータ５１０は、ＣＰＵ５１１、ＲＡＭ５１２、ＲＯＭ５１３、ハードディスク等の二次記憶装置５１４、可換媒体記憶装置５１５、及びインターフェース５１６を含む。
【００７４】
キーボード５２１及びマウス５２２は、ユーザとのインターフェースを提供するものであり、コンピュータ５１０を操作するための各種コマンドや要求されたデータに対するユーザ応答等が入力される。ディスプレイ装置５２０は、コンピュータ５１０で処理された結果等を表示すると共に、コンピュータ５１０を操作する際にユーザとの対話を可能にするために様々なデータ表示を行う。通信装置５２３は、遠隔地との通信を行なうためのものであり、例えばモデムやネットワークインターフェース等よりなる。
【００７５】
本発明による電源配線方法は、コンピュータ５１０が実行可能なコンピュータプログラムとして提供される。このコンピュータプログラムは、可換媒体記憶装置５１５に装着可能な記憶媒体Ｍに記憶されており、記憶媒体Ｍから可換媒体記憶装置５１５を介して、ＲＡＭ５１２或いは二次記憶装置５１４にロードされる。或いは、このコンピュータプログラムは、遠隔地にある記憶媒体（図示せず）に記憶されており、この記憶媒体から通信装置５２３及びインターフェース５１６を介して、ＲＡＭ５１２或いは二次記憶装置５１４にロードされる。
【００７６】
キーボード５２１及び／又はマウス５２２を介してユーザからプログラム実行指示があると、ＣＰＵ５１１は、記憶媒体Ｍ、遠隔地記憶媒体、或いは二次記憶装置５１４からプログラムをＲＡＭ５１２にロードする。ＣＰＵ５１１は、ＲＡＭ５１２の空き記憶空間をワークエリアとして使用して、ＲＡＭ５１２にロードされたプログラムを実行し、適宜ユーザと対話しながら処理を進める。なおＲＯＭ５１３は、コンピュータ５１０の基本動作を制御するための制御プログラムが格納されている。
【００７７】
本発明による電源配線方法を実行するためのコンピュータプログラムは、図１７に示される処理の流れの手順に従って、上記実施例で説明されたような補強電源線を生成する。
【００７８】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【発明の効果】
本発明によれば、固定電源線とは異なる配線層に固定電源線と重なるように平行して補強電源線を配置することで、他の一般の信号配線のレイアウトに対する制限を必要最低限に抑えながら、電源供給を補強してエレクトロマイグレーション耐性を向上させることが可能になる。
【図面の簡単な説明】
【図１】従来技術において直交する補強電源線を布設した場合の電源配線を示す図である。
【図２】本発明の基本となる補強電源線の構成を示す図である。
【図３】本発明による補強電源線の第１の実施例を示す図である。
【図４】図３の電源配線の断面構成の一例を示す図である。
【図５】図３の電源配線の断面構成の別の一例を示す図である。
【図６】図３の電源配線の断面構成の更に別の一例を示す図である。
【図７】本発明による補強電源線の第２の実施例を示す図である。
【図８】ビアをセルの中心付近に設けた場合に起こりえる問題について説明するための図である。
【図９】図８の電源配線の断面構成を示す図である。
【図１０】図７の電源配線の断面構成の一例を示す図である。
【図１１】図７の電源配線の断面構成の別の一例を示す図である。
【図１２】図７の電源配線の断面構成の更に別の一例を示す図である。
【図１３】本発明による更なる実施例を説明するための図である。
【図１４】本発明による補強電源線の第３の実施例を示す図である。
【図１５】図１４の本発明による補強電源線の構成の変形例を示す図である。
【図１６】図１４の本発明による補強電源線の構成の更なる変形例を示す図である。
【図１７】本発明による補強電源線を配置する電源配線方法を示すフローチャートである。
【図１８】本発明による電源配線方法を実行する装置の構成を示す図である。
【符号の説明】
２１、２２ 電源幹線
２３、２４ 固定電源線
２５、２６ 補強電源線
２７、２８ セル
３０、３１、３２ ビア
５１０ コンピュータ
５２０ ディスプレイ装置
５２３ 通信装置
５２１ キーボード
５２２ マウス
【発明の属する技術分野】
本発明は、一般に半導体集積回路及びその設計方法に関し、詳しくは補強電源線を配置された半導体集積回路、及びその電源配線方法に関する。
【従来の技術】
半導体集積回路の内部セルに電源を供給する電源配線は、集積度が高くなるほどより細く形成する必要があるが、細い電源配線に大きな電流を流すと電流密度が大きくなってしまう。大きい電流密度の電流が長い時間流れると、電源配線の分子間距離が互いに開いてしまうエレクトロマイグレーション現象が発生する。これは経年劣化であり、長時間かけて徐々に電流が流れ難くなる。
【０００２】
半導体集積回路のエレクトロマイグレーション耐性を強化する電源配線方法として、特許文献１又は特許文献２等に記された技術が知られている。これらの技術は、半導体素子又はユニットセルに給電する電源配線に対し、これと直交する方向に電源補強線を布設している。
【０００３】
また従来技術として、特許文献３に記された技術も知られている。この技術は半導体素子又はユニットセルに給電する電源配線を太くすることにより、電源補強の機能を実現している。
【０００４】
【特許文献１】
特開平５−１９０６７１号公報
【０００５】
【特許文献２】
特開平６−８５０６６号公報
【０００６】
【特許文献３】
特開平８−２６４６５６号公報
【発明が解決しようとする課題】
直交する補強電源線を布設する従来技術は、エレクトロマイグレーション耐性を強化する可能性があるが、根本的な解決にはならない。
【０００７】
図１は、直交する補強電源線を布設した場合の電源配線を示す図である。図１において、電源幹線１１及び１２から、設計時にセルに付随して固定的に発生される固定電源線１３及び１４に、それぞれ電源電位及びグランド電位が供給される。この固定電源線１３及び１４は、コンタクト位置１７及び１８において、この位置にあるセルに接続される。また複数の固定電源線１３及び１４は、それに直交する方向に延展する補強電源線１５及び１６によって互いに接続されている。この補強電源線１５及び１６によりセルへの電源供給経路として複数の経路を確保し、特定のセルによる電流消費が多い場合等でも、特定の電源線を流れる電流の電流密度が高くならないようにしている。
【０００８】
しかしながら図１の構成では、セルへのコンタクト位置１７及び１８が図面右側の電源幹線１１及び１２に近い。従って、これらの電源幹線１１及び１２から固定電源線１３及び１４を介して直接に供給される電源の経路は、補強電源線１５及び１６を間接的に迂回して供給される電源の経路と比較して配線抵抗が大幅に小さい。この結果、直接に供給される電源の経路において電流密度が大きくなってしまう。また補強電源線１３及び１４を布設すると、直下のセルに対する信号配線ができなくなるという問題点がある。
【０００９】
固定電源線を太くする従来技術は、敷き詰め型（チャネルレス）のレイアウト設計に適用すると設計ルール違反となるため現実的ではない。また電源幹線間を広くする結果となるので、冗長なレイアウトとなり、一般信号配線のレイアウトに余計な制限を加えるという問題がある。
【００１０】
以上を鑑みて本発明は、一般信号配線に対する制限を必要最低限に抑えながら補強電源線を配置した半導体集積回路、及びそのような補強電源線を配置する電源配線方法を提供することを目的とする。
【課題を解決するための手段】
本発明による半導体集積回路は、半導体基板上に形成されるセルと、電源幹線と、第１のビアを介して該セルに接続され該電源幹線上の第１の位置から該セルに電源を供給する第１の配線層に設けられる固定電源線と、該固定電源線と重なるように平行して第２の配線層に設けられ、第２の位置で第２のビアを介して該固定電源線に接続され該電源幹線上の該第１の位置から該固定電源線に電源を供給する補強電源線を含むことを特徴とする。
【００１１】
上記半導体集積回路では、固定電源線とは異なる配線層に固定電源線と重なるように平行して補強電源線を配置することで、他の一般の信号配線のレイアウトに対する制限を必要最低限に抑えながら、電源供給を補強してエレクトロマイグレーション耐性を向上させることが可能になる。
【００１２】
また本発明による補強電源線を配置する電源配線方法は、レイアウトデータから電源補強が必要なセルの位置を抽出し、該セルの位置に基づいて関連する固定電源線及び電源幹線を抽出し、該固定電源線上にビアを生成し、該固定電源線とは別の層において該固定電源線と重なり平行するように、該生成したビアと該電源幹線とを接続する補強電源線をレイアウトする各段階を含む。
【００１３】
上記電源配線方法では、固定電源線とは異なる配線層に固定電源線と重なるように平行して補強電源線を配置することで、他の一般の信号配線のレイアウトに対する制限を必要最低限に抑えながら、電源供給を補強してエレクトロマイグレーション耐性を向上させることが可能になる。
【発明の実施の形態】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００１４】
図２は、本発明の基本となる補強電源線の構成を示す図である。
【００１５】
図２において、電源幹線２１及び２２から、設計時にセルに付随して固定的に発生される固定電源線２３及び２４に、それぞれ電源電位及びグランド電位が供給される。この固定電源線２３及び２４は、例えばセル２７及び２８に接続される。これら固定電源線２３及び２４が形成されるのとは異なる配線層に、補強電源線２５及び２６が、固定電源線２３及び２４と重なるように平行して設けられる。補強電源線２５及び２６は、ビア３０を介してそれぞれ固定電源線２３及び２４に接続される。補強電源線２５及び２６はまた更に、ビア３１を介して図面右側の電源幹線２１及び２２にそれぞれ接続される。図面左側の電源幹線２１及び２２はビア３２に接続される。
【００１６】
この補強電源線２５及び２６によりセルへの電源供給経路として複数の経路を確保し、特定のセルによる電流消費が多い場合等でも、特定の電源線を流れる電流の電流密度が高くならないようにしている。なお図示の都合上、補強電源線２５及び２６は固定電源線２３及び２４よりも幅が狭いものとして示されているが、幅に関して特に制限は無く、固定電源線２３及び２４と同一幅であっても異なる幅であってもよい。
【００１７】
補強電源線２５及び２６の配線層は、例えば以下の表１のようにして一意に決定することができる。
【００１８】
表１
固定電源線 Ｍ１ Ｍ２
電源幹線 Ｍ２又はＭ４又はＭ６ Ｍ１又はＭ３又はＭ５
補強電源線 Ｍ３ Ｍ４
ここでＭ１乃至Ｍ６はメタル１層乃至６層を示す。このように、縦方向に配線する電源幹線を偶数番目の配線層に配置する場合には、横方向に配線する固定電源線を第１層とし、同じく横方向に配線する補強電源線を第３層とする。また縦方向に配線する電源幹線を奇数番目の配線層に配置する場合には、横方向に配線する固定電源線を第２層とし、同じく横方向に配線する補強電源線を第４層とする。
【００１９】
このようにして、固定電源線とは異なる配線層に固定電源線と重なるように平行して補強電源線を配置することで、他の一般の信号配線のレイアウトに対する制限を必要最低限に抑えながら、電源供給を補強してエレクトロマイグレーション耐性を向上させることが可能になる。
【００２０】
図３は、本発明による補強電源線の第１の実施例を示す図である。図３において、図２と同一の構成要素は同一の番号で参照し、その説明は特に必要でない場合には省略する。
【００２１】
図３において、補強電源線２５ａ及び２６ａは、図２の補強電源線２５及び２６よりも短く、図面右側の電源幹線２１及び２２にのみ接続されている。この例では、補強電源線２５ａ及び２６ａはセル２７及び２８にのみ電源を供給しているので、これらのセル２７及び２８の近傍に存在する電源幹線２１及び２２から電源を補強すれば充分である。また図２の構成と比較して、余計な補強電源線を無くすことで、水平方向の信号配線の自由度を向上させることができる。
【００２２】
図４は、図３の電源配線の断面構成の一例を示す図である。図４において、図３と同一の構成要素は同一の番号で参照する。
【００２３】
シリコン基板４０の上部に、メタル１層Ｍ１、メタル２層Ｍ２、及びメタル３層Ｍ３が設けられる。メタル１層Ｍ１には固定電源線２３及び２４が設けられ、メタル２層Ｍ２には電源幹線２１及び２２が設けられる。またメタル３層Ｍ３には補強電源線２５ａ及び２６ａが設けられる。
【００２４】
補強電源線２５ａ及び２６ａは、ビア３１を介して電源幹線２１及び２２と接続され、それぞれ電源電位及びグランド電位を受け取る。補強電源線２５ａ及び２６ａは更に、ビア３０を介してそれぞれ固定電源線２３及び２４に接続される。補強電源線２５ａ及び２６ａがビア３０を介して固定電源線２３及び２４に接続される位置の直下において、固定電源線２３及び２４が、ビア４１を介してシリコン基板４０に形成されたセルに接続される。また電源幹線２１及び２２は、ビア３３を介してそれぞれ固定電源線２３及び２４に接続される。
【００２５】
従って、シリコン基板４０に形成されたセルには、電源幹線２１及び２２からビア３３、固定電源線２３及び２４、及びビア４１を介して電源が供給される経路と、電源幹線２１及び２２からビア３１、補強電源線２５ａ及び２６ａ、及び固定電源線２３及び２４を間に挟むビア３０及びビア４１を介して電源が供給される経路との２つの電源伝達経路が存在することになる。
【００２６】
図５は、図３の電源配線の断面構成の別の一例を示す図である。図５において、図３と同一の構成要素は同一の番号で参照する。
【００２７】
シリコン基板４０の上部に、メタル１層Ｍ１、メタル２層Ｍ２、メタル３層Ｍ３、及びメタル４層Ｍ４が設けられる。メタル１層Ｍ１には固定電源線２３及び２４が設けられ、メタル４層Ｍ４には電源幹線２１及び２２が設けられる。またメタル３層Ｍ３には補強電源線２５ａ及び２６ａが設けられる。
【００２８】
補強電源線２５ａ及び２６ａは、ビア３１を介して電源幹線２１及び２２と接続され、それぞれ電源電位及びグランド電位を受け取る。補強電源線２５ａ及び２６ａは更に、ビア３０を介してそれぞれ固定電源線２３及び２４に接続される。補強電源線２５ａ及び２６ａがビア３０を介して固定電源線２３及び２４に接続される位置の直下において、固定電源線２３及び２４が、ビア４１を介してシリコン基板４０に形成されたセルに接続される。またビア３１の直下の位置において、補強電源線２５ａ及び２６ａが、ビア３４を介してそれぞれ固定電源線２３及び２４に接続される。
【００２９】
従って、シリコン基板４０に形成されたセルには、電源幹線２１及び２２から補強電源線２５ａ及び２６ａを間に挟むビア３１及びビア３４、固定電源線２３及び２４、及びビア４１を介して電源が供給される経路と、電源幹線２１及び２２からビア３１、補強電源線２５ａ及び２６ａ、及び固定電源線２３及び２４を間に挟むビア３０及びビア４１を介して電源が供給される経路との２つの電源伝達経路が存在することになる。
【００３０】
図６は、図３の電源配線の断面構成の更に別の一例を示す図である。図６において、図３と同一の構成要素は同一の番号で参照する。
【００３１】
シリコン基板４０の上部に、メタル１層Ｍ１、メタル２層Ｍ２、メタル３層Ｍ３、及びメタル４層Ｍ４が設けられる。メタル１層Ｍ１には電源幹線２１及び２２が設けられ、メタル２層Ｍ２には固定電源線２３及び２４が設けられる。またメタル４層Ｍ４には補強電源線２５ａ及び２６ａが設けられる。
【００３２】
固定電源線２３及び２４は、ビア３５を介してそれぞれ電源幹線２１及び２２に接続される。補強電源線２５ａ及び２６ａは、固定電源線２３及び２４を間に挟むビア３１及びビア３５を介して電源幹線２１及び２２と接続され、それぞれ電源電位及びグランド電位を受け取る。補強電源線２５ａ及び２６ａは更に、ビア３０を介してそれぞれ固定電源線２３及び２４に接続される。補強電源線２５ａ及び２６ａがビア３０を介して固定電源線２３及び２４に接続される位置の直下において、固定電源線２３及び２４が、ビア４１を介してシリコン基板４０に形成されたセルに接続される。
【００３３】
従って、シリコン基板４０に形成されたセルには、電源幹線２１及び２２からビア３５、固定電源線２３及び２４、及びビア４１を介して電源が供給される経路と、電源幹線２１及び２２から固定電源線２３及び２４を間に挟むビア３５及びビア３１、補強電源線２５ａ及び２６ａ、及び固定電源線２３及び２４を間に挟むビア３０及びビア４１を介して電源が供給される経路との２つの電源伝達経路が存在することになる。
【００３４】
図７は、本発明による補強電源線の第２の実施例を示す図である。図７において、図２と同一の構成要素は同一の番号で参照し、その説明は特に必要でない場合には省略する。
【００３５】
図７において、補強電源線２５ｂ及び２６ｂは、図２の補強電源線２５及び２６よりも短く、図面右側の電源幹線２１及び２２にのみ接続されている。補強電源線２５ｂ及び２６ｂがビア３０ｂを介してセル２９に接続されるが、このビア３０ｂは、セル２９の枠上に設けられている。このようにビアをセルの枠上に設けることの利点について以下に説明する。
【００３６】
図８は、ビアをセルの中心付近に設けた場合に起こりえる問題について説明するための図である。
【００３７】
図８においては、補強電源線２５ｂ及び２６ｂは、セル２９の中心付近の位置でビア５２を介して固定電源線２３及び２４に接続されている。また固定電源線２３及び２４は、ビア５１を介して、セル２９に接続されている。ここでビア５１は、セル２９に最も距離が近い電源幹線２１及び２２からみて、ビア５２よりも遠い位置に設けられている。
【００３８】
図９は、図８の電源配線の断面構成を示す図である。
【００３９】
図９に示されるように、セル２９に最も距離が近い電源幹線２１及び２２からみて、ビア５１はビア５２よりも遠い位置に設けられているので、固定電源線２３及び２４の丸で囲まれている部位Ａにおいて、電流密度が高い状態となってしまう。即ち、電源幹線２１及び２２から固定電源線２３及び２４を介して直接供給される電流と、電源幹線２１及び２２から補強電源線２５ｂ及び２６ｂを介して供給される電流とが、部位Ａにおいて合流することで、部位Ａにおける電流密度が高くなりエレクトロマイグレーションの問題が発生してしまう。
【００４０】
それに対して図７に示す第２の実施例の構成では、補強電源線２５ｂ及び２６ｂと固定電源線２３及び２４とを接続するビア３０ｂは、セル２９に最も近い電源幹線２１及び２２からみて、セル２９の遠い側の枠上に設けられている。この場合、固定電源線２３及び２４からセル２９へ電気接続するビアは、ビア３０ｂよりも上記電源幹線２１及び２２に近い位置に設けられることになる。従って、直接経路からの電流と電源補強経路からの電流とが固定電源線２３及び２４上で合流することはなく、図９の部位Ａのように電流密度が高くなりエレクトロマイグレーションの問題が発生することはない。
【００４１】
上記説明でビア３０ｂは、セル２９に最も近い電源幹線２１及び２２からみて、セル２９の遠い側の枠上に設けられているとしたが、更に遠い位置である例えば図７に矢印でＢとして示される位置などに設けてもよい。
【００４２】
図１０は、図７の電源配線の断面構成の一例を示す図である。図１０において、図７と同一の構成要素は同一の番号で参照する。
【００４３】
シリコン基板４０の上部に、メタル１層Ｍ１、メタル２層Ｍ２、及びメタル３層Ｍ３が設けられる。メタル１層Ｍ１には固定電源線２３及び２４が設けられ、メタル２層Ｍ２には電源幹線２１及び２２が設けられる。またメタル３層Ｍ３には補強電源線２５ｂ及び２６ｂが設けられる。
【００４４】
シリコン基板４０に形成されたセルには、電源幹線２１及び２２からビア３３、固定電源線２３及び２４、及びビア４１を介して電源が供給される経路と、電源幹線２１及び２２からビア３１、補強電源線２５ｂ及び２６ｂ、ビア３０ｂ、固定電源線２３及び２４、及びビア４１を介して電源が供給される経路との２つの電源伝達経路が存在することになる。
【００４５】
図１１は、図７の電源配線の断面構成の別の一例を示す図である。図１１において、図７と同一の構成要素は同一の番号で参照する。
【００４６】
シリコン基板４０の上部に、メタル１層Ｍ１、メタル２層Ｍ２、メタル３層Ｍ３、及びメタル４層Ｍ４が設けられる。メタル１層Ｍ１には固定電源線２３及び２４が設けられ、メタル４層Ｍ４には電源幹線２１及び２２が設けられる。またメタル３層Ｍ３には補強電源線２５ｂ及び２６ｂが設けられる。
【００４７】
シリコン基板４０に形成されたセルには、電源幹線２１及び２２から補強電源線２５ｂ及び２６ｂを間に挟むビア３１及びビア３４、固定電源線２３及び２４、及びビア４１を介して電源が供給される経路と、電源幹線２１及び２２からビア３１、補強電源線２５ｂ及び２６ｂ、ビア３０ｂ、固定電源線２３及び２４、及びビア４１を介して電源が供給される経路との２つの電源伝達経路が存在することになる。
【００４８】
図１２は、図７の電源配線の断面構成の更に別の一例を示す図である。図１２において、図７と同一の構成要素は同一の番号で参照する。
【００４９】
シリコン基板４０の上部に、メタル１層Ｍ１、メタル２層Ｍ２、メタル３層Ｍ３、及びメタル４層Ｍ４が設けられる。メタル１層Ｍ１には電源幹線２１及び２２が設けられ、メタル２層Ｍ２には固定電源線２３及び２４が設けられる。またメタル４層Ｍ４には補強電源線２５ｂ及び２６ｂが設けられる。
【００５０】
シリコン基板４０に形成されたセルには、電源幹線２１及び２２からビア３５、固定電源線２３及び２４、及びビア４１を介して電源が供給される経路と、電源幹線２１及び２２から固定電源線２３及び２４を間に挟むビア３５及びビア３１、補強電源線２５ｂ及び２６ｂ、ビア３０ｂ、固定電源線２３及び２４、及びビア４１を介して電源が供給される経路との２つの電源伝達経路が存在することになる。
【００５１】
図１３は、本発明による更なる実施例を説明するための図である。図１３において、（ａ）はセルのレイアウトの一例を示し、（ｂ）は当該セルの回路構成を示す。
【００５２】
図１３（ｂ）に示されるように、このセルの回路は、インバータ６１乃至６５を含む。この回路は、例えばクロックバッファ等として使用される。（ａ）に示されるように、セル７０は、ポリシリコンゲート７１乃至７５、Ｐ型拡散領域７６、Ｎ型拡散領域７７、ＶＤＤ側固定電源線７８、ＶＳＳ側固定電源線７９、信号配線８０、及びビア８１を含む。ポリシリコンゲート７１乃至７５のそれぞれが、インバータ６１乃至６５を構成するＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのゲート端子に相当し、信号配線８０がインバータ６１乃至６５の入出力間を接続する信号配線に相当する。固定電源線７８及び７９は、ビア８１を介してセル７０に接続される。
【００５３】
図１４は、本発明による補強電源線の第３の実施例を示す図である。図１４において、図１３と同一の構成要素は同一の番号で参照し、その説明は特に必要でない場合には省略する。
【００５４】
補強電源線２５ｃ及び２６ｃは、ビア３１を介して電源幹線２１及び２２と接続され、それぞれ電源電位及びグランド電位を受け取る。補強電源線２５ｃ及び２６ｃは更に、ビア３０ｃを介してそれぞれ固定電源線７８及び７９に接続される。補強電源線２５ｃ及び２６ｃがビア３０ｃを介して固定電源線７８及び７９に接続される位置の直下において、固定電源線７８及び７９が、ビア８１を介してシリコン基板９０に形成されたセル７０に接続される。また電源幹線２１及び２２は、ビア３３を介してそれぞれ固定電源線７８及び７９に接続される。
【００５５】
従って、シリコン基板９０に形成されたセル７０には、電源幹線２１及び２２からビア３３、固定電源線７８及び７９、及びビア８１を介して電源が供給される経路と、電源幹線２１及び２２からビア３１、補強電源線２５ｃ及び２６ｃ、及び固定電源線７８及び７９を間に挟むビア３０ｃ及びビア８１を介して電源が供給される経路との２つの電源伝達経路が存在することになる。
【００５６】
このように固定電源線からセルへのビアによるコンタクトが複数ある場合には、これら複数のコンタクトの位置と同一の位置において、補強電源線と固定電源線とをビアにより接続することで、エレクトロマイグレーション耐性を向上させることができる。
【００５７】
図１５は、図１４の本発明による補強電源線の構成の変形例を示す図である。図１５において、図１４と同一の構成要素は同一の番号で参照し、その説明は特に必要でない場合には省略する。
【００５８】
図１５の構成は、図１４の構成と比較して、補強電源線と固定電源線とのビアによる接続位置がセル７０の中心位置にのみ設けられている点が異なる。この構成では、シリコン基板９０に形成されたセル７０には、電源幹線２１及び２２からビア３３、固定電源線７８及び７９、及びビア８１を介して電源が供給される経路と、電源幹線２１及び２２からビア３１、補強電源線２５ｄ及び２６ｄ、セル中心にあるビア３０ｄ、固定電源線７８及び７９、及びビア８１を介して電源が供給される経路との２つの電源伝達経路が存在することになる。
【００５９】
このように固定電源線からセルへのビアによるコンタクトが複数ある場合であっても、セル中心位置において補強電源線と固定電源線とをビアにより接続することで、エレクトロマイグレーション耐性を向上させることができる。この場合、電源幹線２１及び２２からみてセル中心点よりも遠い部位においては、電流密度が高くなり、充分なエレクトロマイグレーション耐性向上の効果が実現されない可能性がある。しかし固定電源線からセルへのコンタクト位置を検出してその位置に補強電源線からのビアを発生させるという設計時の処理の必要が無く、図１４の構成と比較して設計が容易になるという利点がある。
【００６０】
図１６は、図１４の本発明による補強電源線の構成の更なる変形例を示す図である。図１６において、図１４と同一の構成要素は同一の番号で参照し、その説明は特に必要でない場合には省略する。
【００６１】
図１６の構成は、図１４の構成と比較して、補強電源線と固定電源線とのビアによる接続位置がセル７０の外枠位置にのみ設けられている点が異なる。この構成では、シリコン基板９０に形成されたセル７０には、電源幹線２１及び２２からビア３３、固定電源線７８及び７９、及びビア８１を介して電源が供給される経路と、電源幹線２１及び２２からビア３１、補強電源線２５ｅ及び２６ｅ、セル外枠上にあるビア３０ｅ、固定電源線７８及び７９、及びビア８１を介して電源が供給される経路との２つの電源伝達経路が存在することになる。
【００６２】
このように固定電源線からセルへのビアによるコンタクトが複数ある場合であっても、セル外枠位置において補強電源線と固定電源線とをビアにより接続することで、エレクトロマイグレーション耐性を向上させることができる。この場合、電源幹線２１及び２２からみて最も遠い位置にあるセル７０の外枠上において補強電源線と固定電源線とをビアにより接続するので、セル７０への供給電流が合流して電流密度が高くなる部位は無く、充分なエレクトロマイグレーション耐性向上の効果が期待できる。更に、固定電源線からセルへのコンタクト位置を検出してその位置に補強電源線からのビアを発生させるという設計時の処理の必要が無く、図１４の構成と比較して設計が容易になるという利点がある。
【００６３】
図１７は、本発明による補強電源線を配置する電源配線方法を示すフローチャートである。
【００６４】
主な入力データは、配線前レイアウトデータ、要電源補強セルリストデータ、電源補強配線層指定データの３つである。
【００６５】
一般的な要電源補強セルリストデータは、電力解析シミュレーションから電流消費量の多いセルを抽出し、配置情報を勘案して電源補強が必要な位置にあるセルをリストアップすることで作成される。要電源補強セルリストデータをより簡単に作成するために、例えばクロックバッファやクロックインバータ等のクロックコンポーネントだけをリストアップしてもよい。電源補強配線層指定データは、補強電源線を配線する層を指定するデータであり、例えば前述の表１のようにして、固定電源線及び電源幹線の配線層を勘案して決定することができる。
【００６６】
まずステップＳＴ１で、要補強電源セル位置を抽出する。具体的には、要電源補強セルリスト中のセルそれぞれに対して、配線前レイアウトデータから位置情報を抽出する。
【００６７】
次にステップＳＴ２で、固定電源線および電源幹線位置を抽出する。具体的には、ステップＳＴ１で抽出したセル位置から固定電源線位置を特定する。電源幹線位置は、固定電源線を辿って抽出することが可能であり、またセル位置から電源幹線位置を特定することも可能である。
【００６８】
ステップＳＴ３で、電源補強線の幅を確定する。電源補強線の幅は、電力解析シミュレーション結果から算出することができる。また要電源補強セルリスト中から、補強すべき電源線（電源幹線に挟まれた線分）に接続しているセル品種及びセル数に関する情報を抽出し、これに応じて電源補強線の幅を決めることも可能である。最も簡単な手順として、電源補強線の幅を固定値として入力データとして与えてもよい。
【００６９】
ステップＳＴ４で、固定電源線上にビアを生成する。例えば、ステップＳＴ１で抽出したセル位置とステップＳＴ２で抽出した電源幹線位置とから、生成するビアの位置を特定してビアを生成する。この際、電源補強配線層指定データが指示する配線層と固定電源配線層とを認識して、必要であればスタックビアとしてビアを生成する。
【００７０】
ステップＳＴ５で、電源補強線を生成する。具体的には、ステップＳＴ４で生成したビアとステップＳＴ２で位置情報を抽出した電源幹線とを接続するように、補強電源線をレイアウトする。
【００７１】
以上の処理により、電源補強が必要なセルに対して補強電源線を配置することができる。
【００７２】
図１８は、本発明による電源配線方法を実行する装置の構成を示す図である。
【００７３】
図１８に示されるように、本発明による電源配線方法を実行する装置は、例えばパーソナルコンピュータやエンジニアリングワークステーション等のコンピュータにより実現される。図１８の装置は、コンピュータ５１０と、コンピュータ５１０に接続されるディスプレイ装置５２０、通信装置５２３、及び入力装置よりなる。入力装置は、例えばキーボード５２１及びマウス５２２を含む。コンピュータ５１０は、ＣＰＵ５１１、ＲＡＭ５１２、ＲＯＭ５１３、ハードディスク等の二次記憶装置５１４、可換媒体記憶装置５１５、及びインターフェース５１６を含む。
【００７４】
キーボード５２１及びマウス５２２は、ユーザとのインターフェースを提供するものであり、コンピュータ５１０を操作するための各種コマンドや要求されたデータに対するユーザ応答等が入力される。ディスプレイ装置５２０は、コンピュータ５１０で処理された結果等を表示すると共に、コンピュータ５１０を操作する際にユーザとの対話を可能にするために様々なデータ表示を行う。通信装置５２３は、遠隔地との通信を行なうためのものであり、例えばモデムやネットワークインターフェース等よりなる。
【００７５】
本発明による電源配線方法は、コンピュータ５１０が実行可能なコンピュータプログラムとして提供される。このコンピュータプログラムは、可換媒体記憶装置５１５に装着可能な記憶媒体Ｍに記憶されており、記憶媒体Ｍから可換媒体記憶装置５１５を介して、ＲＡＭ５１２或いは二次記憶装置５１４にロードされる。或いは、このコンピュータプログラムは、遠隔地にある記憶媒体（図示せず）に記憶されており、この記憶媒体から通信装置５２３及びインターフェース５１６を介して、ＲＡＭ５１２或いは二次記憶装置５１４にロードされる。
【００７６】
キーボード５２１及び／又はマウス５２２を介してユーザからプログラム実行指示があると、ＣＰＵ５１１は、記憶媒体Ｍ、遠隔地記憶媒体、或いは二次記憶装置５１４からプログラムをＲＡＭ５１２にロードする。ＣＰＵ５１１は、ＲＡＭ５１２の空き記憶空間をワークエリアとして使用して、ＲＡＭ５１２にロードされたプログラムを実行し、適宜ユーザと対話しながら処理を進める。なおＲＯＭ５１３は、コンピュータ５１０の基本動作を制御するための制御プログラムが格納されている。
【００７７】
本発明による電源配線方法を実行するためのコンピュータプログラムは、図１７に示される処理の流れの手順に従って、上記実施例で説明されたような補強電源線を生成する。
【００７８】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【発明の効果】
本発明によれば、固定電源線とは異なる配線層に固定電源線と重なるように平行して補強電源線を配置することで、他の一般の信号配線のレイアウトに対する制限を必要最低限に抑えながら、電源供給を補強してエレクトロマイグレーション耐性を向上させることが可能になる。
【図面の簡単な説明】
【図１】従来技術において直交する補強電源線を布設した場合の電源配線を示す図である。
【図２】本発明の基本となる補強電源線の構成を示す図である。
【図３】本発明による補強電源線の第１の実施例を示す図である。
【図４】図３の電源配線の断面構成の一例を示す図である。
【図５】図３の電源配線の断面構成の別の一例を示す図である。
【図６】図３の電源配線の断面構成の更に別の一例を示す図である。
【図７】本発明による補強電源線の第２の実施例を示す図である。
【図８】ビアをセルの中心付近に設けた場合に起こりえる問題について説明するための図である。
【図９】図８の電源配線の断面構成を示す図である。
【図１０】図７の電源配線の断面構成の一例を示す図である。
【図１１】図７の電源配線の断面構成の別の一例を示す図である。
【図１２】図７の電源配線の断面構成の更に別の一例を示す図である。
【図１３】本発明による更なる実施例を説明するための図である。
【図１４】本発明による補強電源線の第３の実施例を示す図である。
【図１５】図１４の本発明による補強電源線の構成の変形例を示す図である。
【図１６】図１４の本発明による補強電源線の構成の更なる変形例を示す図である。
【図１７】本発明による補強電源線を配置する電源配線方法を示すフローチャートである。
【図１８】本発明による電源配線方法を実行する装置の構成を示す図である。
【符号の説明】
２１、２２ 電源幹線
２３、２４ 固定電源線
２５、２６ 補強電源線
２７、２８ セル
３０、３１、３２ ビア
５１０ コンピュータ
５２０ ディスプレイ装置
５２３ 通信装置
５２１ キーボード
５２２ マウス
Claims (10)
- 半導体基板上に形成されるセルと、
電源幹線と、
第１のビアを介して該セルに接続され該電源幹線上の第１の位置から該セルに電源を供給する第１の配線層に設けられる固定電源線と、
該固定電源線と重なるように平行して第２の配線層に設けられ、第２の位置で第２のビアを介して該固定電源線に接続され該電源幹線上の該第１の位置から該固定電源線に電源を供給する補強電源線
を含むことを特徴とする半導体集積回路。 - 該電源幹線は第１の方向に延展し、該固定電源線は該第１の方向に直交する第２の方向に延展することを特徴とする請求項１記載の半導体集積回路。
- 該電源幹線は、該第１の配線層及び該第２の配線層とは異なる第３の配線層に設けられることを特徴とする請求項１記載の半導体集積回路。
- 該第２のビアが設けられる該第２の位置は該第１のビアが設けられる位置と同一の平面上位置であることを特徴とする請求項１記載の半導体集積回路。
- 該第１のビア及び該第２のビアはそれぞれ複数個設けられることを特徴とする請求項４記載の半導体集積回路。
- 該第２のビアが設けられる該第２の位置は、該半導体集積回路上の該セルの領域のうち該電源幹線から最も遠い位置である該セルの枠上の位置であることを特徴とする請求項１記載の半導体集積回路。
- 該第２のビアが設けられる該第２の位置は、該半導体集積回路上の該セルの領域のうち該電源幹線から最も遠い位置である該セルの枠上の位置よりも更に遠い位置であることを特徴とする請求項１記載の半導体集積回路。
- 別の電源幹線を更に含み、該補強電源線及び該固定電源線は該別の電源幹線にも接続されていることを特徴とする請求項１記載の半導体集積回路。
- レイアウトデータから電源補強が必要なセルの位置を抽出し、
該セルの位置に基づいて関連する固定電源線及び電源幹線を抽出し、
該固定電源線上にビアを生成し、
該固定電源線とは別の層において該固定電源線と重なり平行するように、該生成したビアと該電源幹線とを接続する補強電源線をレイアウトする
各段階を含むことを特徴とする補強電源線を配置する電源配線方法。 - レイアウトデータから電源補強が必要なセルの位置を抽出し、
該セルの位置に基づいて関連する固定電源線及び電源幹線を抽出し、
該固定電源線上にビアを生成し、
該固定電源線とは別の層において該固定電源線と重なり平行するように、該生成したビアと該電源幹線とを接続する補強電源線をレイアウトする
各段階をコンピュータに実行させることを特徴とするコンピュータプログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002329903A JP2004165453A (ja) | 2002-11-13 | 2002-11-13 | 半導体集積回路、電源配線方法、及びコンピュータプログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002329903A JP2004165453A (ja) | 2002-11-13 | 2002-11-13 | 半導体集積回路、電源配線方法、及びコンピュータプログラム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004165453A true JP2004165453A (ja) | 2004-06-10 |
Family
ID=32807768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002329903A Withdrawn JP2004165453A (ja) | 2002-11-13 | 2002-11-13 | 半導体集積回路、電源配線方法、及びコンピュータプログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004165453A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006100673A (ja) * | 2004-09-30 | 2006-04-13 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| JP2007157790A (ja) * | 2005-11-30 | 2007-06-21 | Toshiba Corp | 半導体集積回路 |
| JP2009117625A (ja) * | 2007-11-07 | 2009-05-28 | Sony Corp | 半導体集積回路 |
-
2002
- 2002-11-13 JP JP2002329903A patent/JP2004165453A/ja not_active Withdrawn
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006100673A (ja) * | 2004-09-30 | 2006-04-13 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| JP2007157790A (ja) * | 2005-11-30 | 2007-06-21 | Toshiba Corp | 半導体集積回路 |
| JP2009117625A (ja) * | 2007-11-07 | 2009-05-28 | Sony Corp | 半導体集積回路 |
| US7750681B2 (en) | 2007-11-07 | 2010-07-06 | Sony Corporation | Semiconductor integrated circuit |
| JP4636077B2 (ja) * | 2007-11-07 | 2011-02-23 | ソニー株式会社 | 半導体集積回路 |
| US7944243B2 (en) | 2007-11-07 | 2011-05-17 | Sony Corporation | Semiconductor integrated circuit |
| US8299818B2 (en) | 2007-11-07 | 2012-10-30 | Sony Corporation | Semiconductor integrated circuit |
| US8742793B2 (en) | 2007-11-07 | 2014-06-03 | Sony Corporation | Semiconductor integrated circuit |
| US9024662B2 (en) | 2007-11-07 | 2015-05-05 | Sony Corporation | Semiconductor integrated circuit |
| KR101611888B1 (ko) | 2007-11-07 | 2016-04-14 | 소니 주식회사 | 반도체 집적회로 |
| USRE47629E1 (en) | 2007-11-07 | 2019-10-01 | Sony Corporation | Semiconductor integrated circuit |
| USRE48941E1 (en) | 2007-11-07 | 2022-02-22 | Sony Group Corporation | Semiconductor integrated circuit |
| USRE49986E1 (en) | 2007-11-07 | 2024-05-28 | Sony Group Corporation | Semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3461443B2 (ja) | 半導体装置、半導体装置の設計方法、記録媒体および半導体装置の設計支援装置 | |
| US20070101306A1 (en) | Methods, systems, and media to improve manufacturability of semiconductor devices | |
| US8219965B2 (en) | Layout design method of semiconductor integrated circuit including regenerating a cell layout to set first and second distances and generating library data | |
| JP3231741B2 (ja) | スタンダードセル、スタンダードセル列、スタンダードセルの配置配線装置および配置配線方法 | |
| JP2008070924A (ja) | 半導体集積回路設計方法、半導体集積回路設計プログラム、及び半導体集積回路設計装置 | |
| US20080203562A1 (en) | Method for designing semiconductor device and semiconductor device | |
| JP4368641B2 (ja) | 電源パッドの数及び位置見積もり方法、チップサイズ見積もり方法及び設計装置 | |
| US7996796B2 (en) | Method and program for designing semiconductor device | |
| JP2002334933A (ja) | タップ・セルを有する集積回路及び集積回路にタップ・セルを配置するための方法 | |
| TW201015365A (en) | Post-routing power supply modification for an integrated circuit | |
| JP5060991B2 (ja) | 集積回路の設計支援装置、集積回路の設計支援方法、集積回路の設計支援プログラム、及びこのプログラムが記録された記録媒体 | |
| US7861204B2 (en) | Structures including integrated circuits for reducing electromigration effect | |
| Hsu et al. | Multilayer global routing with via and wire capacity considerations | |
| US20050146380A1 (en) | Analysis apparatus for semiconductor LSI circuit | |
| JP2004165453A (ja) | 半導体集積回路、電源配線方法、及びコンピュータプログラム | |
| US9811625B2 (en) | Computer-implemented method and computer program for generating a layout of a circuit block of an integrated circuit | |
| JPH10173058A (ja) | 配置配線方法 | |
| JP2008235626A (ja) | 半導体集積回路及び半導体集積回路の設計プログラム | |
| Jing et al. | UTACO: A unified timing and congestion optimization algorithm for standard cell global routing | |
| JP2004006514A (ja) | ゲートアレイ半導体装置の基本セル，ゲートアレイ半導体装置，および，ゲートアレイ半導体装置のレイアウト方法 | |
| JP4824785B2 (ja) | コアサイズ見積もり方法、チップサイズ見積もり方法及び設計装置 | |
| Ratna et al. | A post-routing stage IR drop reduction technique with less routing resources | |
| Taumar et al. | An Efficient Metal ECO Methodology for Addressing Timing Violations with 10X Turnaround Time | |
| US20230229842A1 (en) | Method of fabricating semiconductor device | |
| JP2011222895A (ja) | 半導体集積回路の設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060207 |