JP2000055986A - 半導体集積回路の設計方法 - Google Patents

Abstract

(57)【要約】 【課題】 クロックスキュー等による誤動作を防止し、
かつスキャンチェーンを短く接続して小レイアウト面積
を実現する。 【解決手段】 クロックツリー構成に基づいてスキャン
レジスタを階層的にグループ化し、クロック入力端子か
ら各クロックツリーバッファまでのクロック信号伝播時
間とクロック入力端子から各スキャンレジスタまでのク
ロック信号伝播時間を求め、スキャンレジスタグループ
毎にクロックスキューを求め、クロックスキュー情報に
基づいてスキャンレジスタグループ毎に配線長最短か誤
動作防止かの属性を設定し、誤動作防止属性が設定され
たスキャンレジスタグループに対して誤動作防止を目的
としてスキャンチェーンを接続し、配線長最短の属性が
設定されたスキャンレジスタグループに対して配置情報
を用いて配線長最短でスキャンチェーンを接続するもの
である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、スキャン方式に
より回路の故障検査を効率的に行う半導体集積回路の設
計方法に関するものである。

【０００２】

【従来の技術】従来から行われているスキャンチェーン
接続方法としては、大別して以下の３つの方法がある。 （１） 第１の方法としては、論理回路を構成する各論
理素子に付けられた固有名のアルファベット順などの単
純な順序で、スキャンチェーンを接続する方法である。 （２） 第２の方法としては、例えば、特開平４−９６
２５２号公報に開示されているように、回路の配置配線
時に、各マクロセルの配置情報に基づいて、スキャンチ
ェーンを短く接続する方法である。 （３） 第３の方法としては、例えば、特開平８−３１
３５９５号公報に開示されているように、各スキャンレ
ジスタ（以下ＳＲと記載）までのクロック信号伝播時間
の大きい方から順に、スキャンチェーンを接続し、ホー
ルドタイムエラーによる誤動作を防止する方法である。

【０００３】

【発明が解決しようとする課題】しかしながら、前記従
来技術（１）および（３）の方法を用いた場合、レイア
ウト上のＳＲ間距離をまったく考慮していないので、ス
キャンチェーン配線が複雑になり、その結果、レイアウ
ト面積が大きくなる。一方、前記従来技術（２）の方法
を用いた場合は、クロックスキューやスキャン信号の伝
播時間が考慮されていないために、ホールドタイムエラ
ーによるミスラッチが起こり、回路の誤動作を発生させ
る。

【０００４】この発明の半導体集積回路の設計方法は、
従来技術の課題を解決するものであり、クロックスキュ
ー等による誤動作を防止し、かつスキャンチェーンを短
く接続して小レイアウト面積を実現することを目的とす
る。

【０００５】

【課題を解決するための手段】請求項１記載の半導体集
積回路の設計方法は、スキャンレジスタをグループ化
し、グループ毎に、クロックスキュー情報に基づいて、
配線長最短スキャンチェーン接続手法と、誤動作防止ス
キャンチェーン接続手法を切り替えて、スキャンチェー
ンを接続することを特徴とするものである。

【０００６】請求項１記載の半導体集積回路の設計方法
によると、クロックスキュー情報に基づいて、グループ
化されたスキャンレジスタグループ毎に、配線長最短ス
キャンチェーン接続手法と誤動作防止スキャンチェーン
接続手法を切り替えることで、誤動作発生を考慮しなく
てもよいスキャンレジスタグループのスキャン配線長を
短くすることができ、レイアウト面積を削減できる。

【０００７】請求項２記載の半導体集積回路の設計方法
は、クロックツリー構成に基づいてスキャンレジスタを
階層的にグループ化するグループ化工程と、クロック入
力端子から各クロックツリーバッファまでのクロック信
号伝播時間とクロック入力端子から各スキャンレジスタ
までのクロック信号伝播時間を求める伝播時間計算工程
と、スキャンレジスタグループ毎にクロックスキューを
求めるクロックスキュー計算工程と、クロックスキュー
情報に基づいてスキャンレジスタグループ毎に配線長最
短か誤動作防止かの属性を設定する属性設定工程と、誤
動作防止属性が設定されたスキャンレジスタグループに
対して誤動作防止を目的としてスキャンチェーンを接続
する誤動作防止接続工程と、配線長最短の属性が設定さ
れたスキャンレジスタグループに対して配置情報を用い
て配線長最短でスキャンチェーンを接続する配線長最短
接続工程とを含むものである。

【０００８】請求項２記載の半導体集積回路の設計方法
によると、グループ化工程で、クロックツリー構成に基
づいて、スキャンレジスタを階層的にグループ化し、伝
播時間計算工程，クロックスキュー計算工程，属性設定
工程により、スキャンレジスタグループ毎の属性を設定
し、誤動作防止を目的としてスキャンチェーンを接続す
る誤動作防止接続工程と、配置情報を用いて配線長最短
でスキャンチェーンを接続する配線長最短接続工程の２
種類のスキャン接続方法を、スキャンレジスタグループ
毎に切り替えることで、クロックスキューが大きくて誤
動作が発生し易いスキャンレジスタグループ以外は、ス
キャン配線長を短くすることができ、レイアウト面積を
削減できる。

【０００９】請求項３記載の半導体集積回路の設計方法
は、請求項２の配線長最短接続工程において、スキャン
レジスタグループの下位階層全てに配線長最短属性が設
定されている場合、階層を無視して最下層まで同時に配
線長最短でスキャンチェーンを接続する全階層配線長最
短接続工程を実行することを特徴とするものである。請
求項３記載の半導体集積回路の設計方法によると、請求
項２の作用に加え、スキャンレジスタグループの下位階
層全てに配線長最短属性が設定されている場合、スキャ
ンレジスタ階層を無視して、１度に多くのスキャンレジ
スタを対象にして、配線長最短のスキャンチェーン接続
を行うので、より配線長が短いスキャンチェーンを発生
することができ、レイアウト面積もより一層削減するこ
とができる。

【００１０】請求項４記載の半導体集積回路の設計方法
は、請求項２の誤動作防止接続工程が、配線長最短でス
キャンチェーンをループ接続する配線長最短ループ接続
工程と、２接続以上で誤動作が発生するかを判定する誤
動作判定工程と、誤動作判定工程で２接続以上誤動作が
発生しており、誤動作が発生しているスキャン接続を駆
動しているスキャンレジスタが複数の出力端子を有する
場合は、駆動する負荷容量の最も大きい出力端子にスキ
ャン接続を変更する出力端子変更工程と、出力端子変更
工程実施後に、再度２接続以上で誤動作が発生するかを
判定する再誤動作判定工程と、再誤動作判定工程で２接
続以上の誤動作が発生している場合は、接続した全ての
スキャンチェーンを削除するスキャン消去工程と、誤動
作判定工程あるいは再誤動作判定工程で２接続以上の誤
動作が発生していない場合は、誤動作が発生しているス
キャン接続または誤動作に最も近いスキャン接続を削除
するスキャンカット工程と、スキャン消去工程でスキャ
ンチェーンを削除した場合は、予想クロック信号伝播時
間の遅い方から順にスキャン接続をおこなうスキャン遅
延順接続工程とを含み、スキャンレジスタグループ毎に
スキャン接続することを特徴とするものである。

【００１１】請求項４記載の半導体集積回路の設計方法
によると、請求項２の作用に加え、誤動作を完全に防止
するスキャン遅延順接続工程を実行する前に、スキャン
配線を駆動しているスキャンレジスタの出力ピン選択を
考慮しながら、スキャン配線長が短くなるスキャン接続
を試すことで、そのスキャン接続で誤動作が起こらなけ
れば、スキャン遅延順接続工程でスキャン接続すること
により、短いスキャン配線長を実現できるので、レイア
ウト面積をより一層削減することができる。

【００１２】

【発明の実施の形態】第１の実施の形態 この発明の第１の実施の形態を図１ないし図８に基づい
て説明する。図１は半導体集積回路の設計方法のフロー
チャートを示しており、クロックツリー構成に基づいて
ＳＲを階層的にグループ化してＳＲグループを作成する
ステップＳ₁₁（グループ化工程）と、クロックツリー中
のクロックツリーバッファ毎、およびＳＲ毎に予想クロ
ック信号伝播時間を設定するステップＳ₁₂（伝播時間計
算工程）と、ＳＲグループ毎に予想クロックスキューを
設定するステップＳ₁₃（クロックスキュー計算工程）
と、ＳＲグループに設定された予想クロックスキュー値
がある一定の値を超えている場合はタイミング優先を、
超えていない場合は面積優先の属性をＳＲグループ毎に
設定するステップＳ₁₄（属性設定工程）と、タイミング
優先の属性を設定された全てのＳＲグループに対して、
そのＳＲグループに属するＳＲグループで予想クロック
信号到達時間が遅いグループから順にスキャンチェーン
接続を行うステップＳ₁₅（誤動作防止接続工程）と、面
積優先の属性を設定された全てのＳＲグループに対し
て、上位ＳＲグループから順に配線長が最短になるよう
にスキャンチェーン接続を行うステップＳ₁₆（配線長最
短接続工程）とから構成されている。

【００１３】図２は、図１中のステップＳ₁₅を詳細に説
明するためのフローチャートであり、検索するＳＲグル
ープを最下位層レベルに初期設定するステップＳ₂₁と、
現在設定されている階層レベルにタイミング重視の属性
が付いたＳＲグループで未選択なグループが存在するか
を判定し、存在する場合はステップＳ₂₃へ進み、存在し
ない場合はステップＳ₂₆へ進むステップＳ₂₂と、現在設
定されている階層レベルでタイミング重視の属性が付い
た未選択なＳＲグループを１つ選択するステップＳ
₂₃と、選択されたＳＲグループに属するＳＲグループ、
あるいはＳＲへの予想クロック信号伝播時間の遅いもの
から順にスキャンチェーン接続順序を割り振るステップ
Ｓ₂₄と、割り振られたスキャンチェーン接続順序に基づ
いてスキャンチェーンを接続するステップＳ₂₅と、現在
設定されている階層レベルが最上位階層かどうかを判定
し、最上位階層でない場合はステップＳ₂₇へ進み、最上
位階層である場合は処理を終了するステップＳ₂₆と、階
層レベルを１つ上げたものに設定するステップＳ₂₇とか
ら構成されている。

【００１４】図３は、図１中のステップＳ₁₆を詳細に説
明するためのフローチャートであり、検索するＳＲグル
ープを最上位層レベルに初期設定するステップＳ₃₁と、
現在設定されている階層レベルに面積重視の属性が付い
たＳＲグループで未選択なグループが存在するかを判定
し、存在する場合はステップＳ₃₃へ進み、存在しない場
合はステップＳ₃₅へ進むステップＳ₃₂と、現在設定され
ている階層レベルで面積重視の属性が付いた未選択なＳ
Ｒグループを１つ選択するステップＳ₃₃と、選択された
ＳＲグループに属するＳＲグループあるいはＳＲを配線
長が最短になるようにスキャンチェーンを接続するステ
ップＳ₃₄と、現在設定されている階層レベルが最下位階
層かどうかを判定し、最下位階層でない場合はステップ
Ｓ₃₆へ進み、最下位階層である場合は処理を終了するス
テップＳ₃₅と、階層レベルを１つ下げたものに設定する
ステップＳ₃₆とから構成されている。

【００１５】図４は、クロックツリーバッファが入った
スキャンチェーン未接続の論理回路のセル配置が完了し
たレイアウトブロック図であり、ブロック枠４０１と、
第１クロックのＳＲが配置されている領域４０２と、第
２クロックのＳＲが配置されている領域４０３と、スキ
ャン入力端子４０４と、スキャン出力端子４０５と、第
１クロック入力端子４０６と、第２クロック入力端子４
０７と、クロック配線４０８と、クロックツリーバッフ
ァ４０９と、スキャンレジスタ４１０とから構成されて
いる。異なる２つのクロックはブロックの外部で接続さ
れており、ブロック内部では未接続となっている。な
お、図中の矢印は、クロック信号の伝播方向を示してい
る。

【００１６】この論理回路では、異なる２つのクロック
系統に対しても１つのスキャンチェーンで接続する必要
があると仮定する。したがって、スキャン入力端子４０
４とスキャン出力端子４０５がそれぞれ１つずつしか存
在しない。次に、図４のレイアウトブロック図を用い
て、図１の処理に沿って説明する。まず、ステップＳ₁₁
で、クロックツリーの構成に基づいて階層的にＳＲグル
ープを作成する。図５は階層的なグループ化が完了した
様子を示した図であり、５０１〜５１１は作成されたＳ
Ｒグループを示し、ＳＲグループ５０１の下位階層にＳ
Ｒグループ５０２，５０７が存在し、ＳＲグループ５０
２の下位階層にＳＲグループ５０３〜５０６が存在し、
ＳＲグループ５０７の下位階層にＳＲグループ５０８〜
５１１が存在している。

【００１７】次に、ステップＳ₁₂で、クロックツリーを
構成している各クロックツリーバッファ、および各ＳＲ
での予想クロック信号伝播時間を推定する。クロック信
号伝播時間の推定時に用いるクロック配線長は、実際の
配線処理を実行することで求めてもよく、あるいはマン
ハッタン長に基づいた推定配線長を用いてもよい。次
に、ステップＳ₁₃で、各ＳＲグループ内に属するＳＲの
最大予想クロック信号伝播時間と最小予想クロック信号
伝播時間との差を、そのＳＲグループの予想クロックス
キューとして設定する。ＳＲグループが階層的に構築さ
れているので、上位階層のＳＲグループほど予想クロッ
クスキュー値が大きくなる。ここでは、最下位層のＳＲ
グループは、予想クロックスキュー値がゼロであると仮
定する。この仮定は、最終段のクロックツリーバッファ
に接続された配線は、抵抗成分が無視できる程度である
場合に当てはまる。

【００１８】次に、ステップＳ₁₄で、各ＳＲグループが
ある一定のクロックスキュー値を超えているかどうかを
判断し、超えている場合はそのＳＲグループに対してタ
イミング重視の属性を設定し、超えていない場合はその
ＳＲグループに対して面積重視の属性を設定する。図５
において、ＳＲグループ５０３〜５０６，５０８〜５１
１は面積重視の属性が設定され、その他のＳＲグループ
５０１，５０２はタイミング重視の属性が設定されたと
仮定する。

【００１９】次に、ステップＳ₁₅で、タイミング重視の
属性が設定されたＳＲグループに対してスキャンチェー
ンを接続する。ステップＳ₁₅の処理は、図２のフローチ
ャートを用いて説明する。まず、ステップＳ₂₁で、階層
レベルを最下層に設定する。次に、ステップＳ₂₂で、現
在の階層で未選択なタイミング重視の属性が付いたＳＲ
グループが存在するかを判定する。ステップＳ₁₄（図
１）での仮定では、最下位層はタイミング重視属性の付
いたＳＲグループが存在しないので、ステップＳ₂₆へ進
む。

【００２０】次に、ステップＳ₂₆で、現在設定されてい
る階層レベルが最下層であると判定され、ステップＳ₂₇
へ進む。次に、ステップＳ₂₇で、階層を１つ上げて階層
レベルを設定し、ステップＳ₂₂へ戻る。次に、ステップ
Ｓ₂₂で、現在の階層で未選択なタイミング重視の属性が
付いたＳＲグループが存在するので、ステップＳ₂₃へ進
む。

【００２１】次に、ステップＳ₂₃で、未選択なタイミン
グ重視の属性が付いたＳＲグループ５０２（図５）を選
択する。次に、ステップＳ₂₄で、選択したＳＲグループ
５０２に属する下位階層ＳＲグループ間のスキャンチェ
ーンを、予想クロック信号伝播時間の遅いものからスキ
ャンチェーン接続順序を決定する。ここでは、予想クロ
ック信号伝播時間がＳＲグループ５０４＜ＳＲグループ
５０３＜ＳＲグループ５０５＜ＳＲグループ５０６の順
で遅くなると仮定し、スキャンチェーン接続順序をＳＲ
グループ５０６，ＳＲグループ５０５，ＳＲグループ５
０３，ＳＲグループ５０４とする。

【００２２】次に、ステップＳ₂₅で、ステップＳ₂₄にて
決定した順序にしたがって、スキャンチェーンを接続す
る。ここの例では、接続順序がＳＲグループレベルで決
定されている。そのような場合は、接続の際にＳＲグル
ープ内に存在するＳＲを選択する必要があり、図６に示
すように、スキャンチェーンの配線長が短くなるように
ＳＲの選択を行うこととする。

【００２３】次に、ステップＳ₂₂に戻り、現在の階層で
未選択なタイミング重視属性が付いたＳＲグループが存
在しなくなったので、ステップＳ₂₆へ進む。次に、ステ
ップＳ₂₆で、現在設定されている階層レベルが最上層で
ないので、ステップＳ₂₇へ進む。次に、ステップＳ
₂₇で、階層を１つ上げて最上位階層に設定し、ステップ
Ｓ₂₂へ戻る。

【００２４】次に、ステップＳ₂₂，Ｓ₂₃で、未選択なタ
イミング重視の属性が付いたＳＲグループ５０１（図
５）を選択する。次に、ステップＳ₂₄で、選択したＳＲ
グループ５０１に属する下位階層ＳＲグループ間のスキ
ャンチェーンを、ＳＲの予想クロック信号伝播時間の遅
いものからスキャンチェーン接続順序を決定する。下位
階層ＳＲグループ５０２では、入力ＳＲグループ５０
６、出力ＳＲグループ５０４と決定しているが、もう一
方の下位階層ＳＲグループ５０７では、入出力ＳＲグル
ープが決定していない。このような場合は、予想クロッ
ク信号伝播時間が遅いＳＲグループから速いＳＲグルー
プへのスキャンチェーン接続の全組み合わせ中で、最も
スキャンチェーン配線長が短くなる組み合わせを選択す
ることとする。

【００２５】次に、ステップＳ₂₅で、ステップＳ₂₄にお
いて決定した順序にしたがって、スキャンチェーンを接
続する。以上のような処理を繰り返して行うことで、タ
イミング重視の属性が付いたＳＲグループのスキャンチ
ェーン接続を行いステップＳ₁₅（図１）の処理を終了す
る。

【００２６】図７は、ステップＳ₁₅の処理が終了した段
階のスキャンチェーン接続の状況を示した図である。図
中の矢印は、接続されたスキャンチェーンの信号伝達方
向を示している。このように、予想クロック信号伝播時
間が遅いＳＲグループから順にスキャンチェーンを接続
することで、ホールドタイムエラーによるミスラッチは
完全に防止できる。

【００２７】次に、ステップＳ₁₆（図１）で、面積重視
の属性が設定されたＳＲグループに対して、スキャンチ
ェーンを接続する。ステップＳ₁₆の処理は、図３のフロ
ーチャートを用いて説明する。まず、ステップＳ₃₁で、
階層レベルを最上層に設定する。次に、ステップＳ
₃₂で、現在の階層レベルで未選択な面積重視の属性が付
いたＳＲグループが存在するかを判定する。今回の例で
は存在しないので、ステップＳ₃₅へ進む。

【００２８】次に、ステップＳ₃₅で、現在設定されてい
る階層レベルが最上層であるので、ステップＳ₃₆へ進
む。次に、ステップＳ₃₆で、階層を１つ下げて階層レベ
ルを設定し、ステップＳ₃₂へ戻る。次に、ステップＳ₃₂
で、現在の階層で未選択な面積重視の属性が付いたＳＲ
グループが存在するので、ステップＳ₃₃へ進む。

【００２９】次に、ステップＳ₃₃で、未選択な面積重視
の属性が付いたＳＲグループを選択する。次に、ステッ
プＳ₃₄で、選択したＳＲグループに属する下位ＳＲグル
ープを、配線長が最短になるようにスキャンチェーンを
接続し、ステップＳ₃₂へ戻る。以上のような処理を繰り
返して行うことで、面積重視のＳＲグループのスキャン
チェーン接続を行い、ステップＳ₁₆の処理を終了する。

【００３０】図８は、ステップＳ₁₆の処理が終了し、全
てのスキャンチェーンが接続された図を示している。図
中の矢印は、図７と同様、スキャンチェーンの信号伝達
方向を示している。このように構成された半導体集積回
路の設計方法によると、予想クロックスキュー値が一定
値を超えているときは、スキャン信号のホールドタイム
エラーによるミスラッチを考慮したスキャンチェーン接
続方法を用い、一定値を超えていない場合は、配線長が
最短になるスキャンチェーン接続方法を用いるので、ホ
ールドタイムエラーが起こらない範囲で、スキャンチェ
ーン配線の長さを短くすることができ、ホールドタイム
制約を満足したレイアウトの面積削減を実現できる。

【００３１】第２の実施の形態この発明の第２の実施の
形態を図９および図１０に基づいて説明する。図９は、
第１の実施の形態の図１に示すステップＳ₁₆（配線長最
短接続工程）を、この第２の実施の形態で実現したフロ
ーチャートであり、第１の実施の形態の図３に示すステ
ップＳ₃₁，Ｓ₃₂，Ｓ₃₃，Ｓ₃₅，Ｓ₃₆と同様のステップ
と、選択されたＳＲグループに属する全てのＳＲを対象
として配線長が最短になるようにスキャンチェーンを接
続するステップＳ₉₁（全階層配線長最短接続工程）とで
構成されている。

【００３２】次に、処理フローについて説明する。ま
ず、第１の実施の形態の図１に示すステップＳ₁₁からス
テップＳ₁₅については同様の処理を行い、図７に示した
スキャンチェーン接続状態を得る。ステップＳ₁₆の処理
は、図９に示したフローチャートで行う。図９の処理フ
ローは、第１の実施の形態の図３とほぼ同様であり、第
１の実施の形態と異なる点は、面積重視の属性が付いた
ＳＲグループのスキャンチェーンを接続する場合に、ス
テップＳ₃₄（図３）の代わりにステップＳ₉₁（図９）を
用いて、そのＳＲグループに属する全てのＳＲに対して
配線長が最短になるようにスキャンチェーンを接続する
ところにある。通常、１度に対象にするＳＲが多いほ
ど、最適な解（配線長の短い最適なスキャン接続順序）
が得られ易いので、階層的にスキャンチェーンを接続し
ていく方法に比べて、階層を無視して一気にスキャンチ
ェーンを接続する方法の方が、短い配線長でＳＲを接続
することができる。

【００３３】図１０は、図９の処理フローに沿ってステ
ップＳ₉₁の処理を行った結果のスキャンチェーン接続状
態を示している。このように構成された半導体集積回路
の設計方法によると、ＳＲグループ階層を無視して、面
積重視属性が付いた全てのＳＲを一度に対象にすること
で、階層的に処理する場合と比較して、より短い配線長
でスキャンチェーンを接続することが可能となり、レイ
アウト面積をさらに削減できる。

【００３４】第３の実施の形態この発明の第３の実施の
形態を図１１ないし図１７に基づいて説明する。図１１
は、第１の実施の形態の図１に示すステップＳ₁₅（誤動
作防止接続工程）を、この第３の実施の形態で実現した
フローチャートであり、第１の実施の形態の図２に示す
ステップＳ₂₁，Ｓ₂₂，Ｓ₂₃，Ｓ₂₄，Ｓ₂₅，Ｓ₂₆，Ｓ₂₇と
同様のステップと、ＳＲの出力ピンを選択して配線長最
短でスキャンチェーン接続を試みるステップＳ₁₁₁ と、
スキャンチェーンが接続されているかを確認するステッ
プＳ₁₁₂ とで構成されている。

【００３５】図１２は、ステップＳ₁₁₁ を詳細に説明す
るフローチャートであり、配線長が最短になるようにＳ
Ｒグループをループ状にスキャンチェーン接続するステ
ップＳ₁₂₁ （配線長最短ループ接続工程）と、スキャン
配線でホールドタイムエラーが起こっているかを判定
し、２配線以上起こっている場合はステップＳ₁₂₃ へ進
み、１配線以下しか起こっていなければステップＳ₁₂₆
へ進むステップＳ₁₂₂ （誤動作判定工程）と、ホールド
タイムエラーを起こしているスキャン接続を駆動してい
るＳＲが複数の出力ピンを持つ場合は、配線負荷が大き
い方の出力ピンを選択して再接続するステップＳ
₁₂₃ （出力端子変更工程）と、スキャン信号でホールド
タイムエラーが起こっているかを判定し、２配線以上起
こっている場合はステップＳ₁₂₅ へ進み、１配線以下し
か起こっていなければステップＳ₁₂₆ へ進むステップＳ
₁₂₄ （再誤動作判定工程）と、接続されたスキャンチェ
ーンを削除するステップＳ₁₂₅ （スキャン消去工程）
と、ホールドタイムエラーを判定した結果、エラーを起
こしているスキャン接続、あるいは、最も余裕度の小さ
いスキャン接続を削除するステップＳ₁₂₆ （スキャンカ
ット工程）とから構成されている。

【００３６】次に、処理フローについて説明する。ステ
ップＳ₁₁からステップＳ₁₄までは、第１の実施の形態と
同様の処理を行い、図５の状態まで作成する。ステップ
Ｓ₁₅は、図１１に示した処理フローを用いて説明する。
１度目の処理ループは、第１の実施形態の説明と同様
に、ステップＳ₂₁，ステップＳ₂₂，ステップＳ₂₆，ステ
ップＳ₂₇と処理が進む。

【００３７】２度目の処理ループも、ステップＳ₂₁，ス
テップＳ₂₃までは、第１の実施の形態の説明と同様に処
理が進み、ＳＲグループ５０２（図１３）が選択され
る。ステップＳ₁₁₁ の処理は図１２のフローチャートで
説明する。ステップＳ₁₂₁ で、ＳＲグループ５０２に属
する下位階層ＳＲグループ５０３〜５０６（図１３）を
ループ接続した場合に、配線長が最短になるように、Ｓ
Ｒグループのスキャンチェーンを接続する。この例のよ
うに、接続順序がＳＲグループレベルで決定されている
場合は、図１３に示すように、スキャンチェーンの配線
長が短くなるようにＳＲの選択を行うこととする。

【００３８】ステップＳ₁₂₂ で、接続したスキャンチェ
ーンでホールドタイムエラーが２接続以上発生している
か確認する。下記の数式１のＳが負になった場合にホー
ルドタイムエラーであるとする。

【００３９】

【数１】

【００４０】数式１において、Ｓはタイミング余裕度、
Ｄは予想スキャン信号到達時間、Ｃｓは予想クロックス
キュー値、ＨｍはＳＲのホールドタイムマージンを示し
ている。予想スキャン信号到達時間Ｄは、マンハッタン
長等で推定したスキャン配線寄生成分と、ＳＲの遅延ラ
イブラリにより求めることができる。なお、スキャン配
線長は、実際の配線処理を実施して求めてもよい。

【００４１】ここでは、２接続以上ホールドタイムエラ
ーが起こっているとして、ステップＳ₁₂₃ へ進む。ステ
ップＳ₁₂₃ で、エラーを起こしているスキャン接続を駆
動しているＳＲが、図１７に示したような複数の出力ピ
ンＱ，ＮＱを持ったＳＲ６０１，６０２の場合は、接続
された負荷容量（配線容量とそれに繋がる入力ピン容量
の和）が大きい方６０５の出力ピンＮＱを選択して、ス
キャン配線６０７を接続する。これにより、スキャン信
号の伝播時間が遅くなり、ホールドタイムエラーによる
ミスラッチを防止できる可能性がでる。

【００４２】スキャンチェーン接続により通常信号の伝
播時間（６０２から６０３）が遅れ、セットアップタイ
ムエラーによるミスラッチが起こる危険があるが、スキ
ャン配線長が短いことが原因でホールドタイムエラーが
発生しているために、通常信号の配線６０５長と比較し
て、スキャン配線６０７長は十分短く、通常信号の遅れ
はほとんど発生しない。

【００４３】なお、図１７中の６０１，６０２は複数
（この場合はＱ，ＮＱの２つ）の出力ピンを持ったＳ
Ｒ、６０３，６０４は論理素子、６０５，６０６は通常
信号配線、６０７はスキャン配線を示している。ステッ
プＳ₁₂₄ において、ステップＳ₁₂₂ と同様に、接続した
スキャンチェーンでホールドタイムエラーが２接続以上
発生しているか確認する。ここでは、エラーなしとして
ステップＳ₁₂₆ へ進む。

【００４４】ステップＳ₁₂₆ で、ホールドタイムエラー
を起こしているスキャン配線がないので、タイミング余
裕度を数式１で求めて、タイミング余裕度が最も小さい
スキャン配線を１つ選択して、そのスキャン配線を削除
する。ここでは、ＳＲグループ５０５とＳＲグループ５
０４間のスキャン配線が対象となったと仮定し、そのス
キャン配線を削除する。

【００４５】以上の処理で、ステップＳ₁₁₁ が終了し、
ステップＳ₁₁₂ へ進む。ステップＳ₁₁₂ では、スキャン
チェーンが接続されているので、ステップＳ₂₂へ戻る。
ステップＳ₂₂に戻り、現在の階層で未選択なタイミング
重視属性が付いたＳＲグループが存在しなくなったの
で、ステップＳ₂₆へ進む。

【００４６】ステップＳ₂₆で、現在設定されている階層
レベルが最上層でないので、ステップＳ₂₇へ進む。ステ
ップＳ₂₇で、階層を１つ上げて最上位階層に設定し、ス
テップＳ₂₂へ戻る。ステップＳ₂₂で、未選択なタイミン
グ重視の属性が付いたＳＲグループ５０１を選択する。

【００４７】ステップＳ₁₁₁ の処理は、前回と同様に、
図１２の処理フローを用いて説明する。ステップＳ₁₂₁
で、選択されているＳＲグループ５０１が、最上位階層
である場合は、下位階層ＳＲグループ５０２，５０７
と、スキャン入力端子４０４と、スキャン出力端子４０
５を最短接続する必要がある。したがって、スキャン出
力端子４０５からスキャン入力端子４０４へ架空の接続
があり、その接続はホールドタイムエラーが発生してい
るとして処理を進める。図１４は、接続が完了した状態
を示しており、図中の矢印はスキャン接続の方向を示し
ている。

【００４８】ステップＳ₁₂₂ で、接続したスキャンチェ
ーンでホールドタイムエラーが２接続以上発生している
か確認する。ここでは、架空配線（４０５から４０４へ
の配線）以外にも、エラーを起こしているスキャン接続
があると仮定し、ステップＳ ₁₂₃ へ進む。ステップＳ
₁₂₃ で、前回と同様に、ＳＲの出力ピンの再選択を行
う。

【００４９】ステップＳ₁₂₄ で、ステップＳ₁₂₂ と同様
に、接続したスキャンチェーンでホールドタイムエラー
が２接続以上発生しているか確認する。ここでは、架空
配線（４０５から４０４への配線）以外にも、エラーを
起こしているスキャン接続があると仮定し、ステップＳ
₁₂₅ へ進む。ステップＳ₁₂₅ で、接続したスキャン配線
をすべて削除する。

【００５０】以上の処理で、ステップＳ₁₁₁ が終了し、
ステップＳ₁₁₂ へ進む。ステップＳ₁₁₂ で、スキャンチ
ェーンが接続されていないので、ステップＳ₂₄へ進む。
第１の実施形態と同様方法で、ステップＳ₂₄，ステップ
Ｓ₂₅（スキャン遅延順接続工程）を実行し、図１５に示
した結果を得る。図中の矢印は、スキャン接続の方向を
示している。

【００５１】以上ここまでの説明で、ステップＳ₁₅の処
理が完了する。続いて、ステップＳ₁₆は、第１の実施形
態と同様に処理を行い、すべてのスキャンチェーンが接
続される。図１６は、ステップＳ₁₆を第２の実施形態で
実行した全てのスキャンチェーンを接続した図を示して
いる。図中の矢印は、スキャンチェーンの信号伝達方向
を示している。

【００５２】このように構成された半導体集積回路の設
計方法によると、スキャンチェーンに接続するＳＲの出
力ピンを選択することで、タイミング重視の属性が付い
たＳＲグループに対しても、スキャンチェーン長を短く
配線することが可能となり、レイアウト面積をより一層
削減できる。

【００５３】

【発明の効果】この発明の半導体集積回路の設計方法に
よれば、クロックツリー情報により階層的にグループ化
されたスキャンレジスタグループ毎に、クロックスキュ
ー値に基づいて、配線長最短スキャンチェーン接続手法
と、誤動作防止スキャンチェーン接続手法を切り替える
ことで、誤動作発生を考慮する必要がないスキャンレジ
スタグループのスキャン配線長を短くすることができ、
レイアウト面積を削減することができる。

【００５４】また、配線長最短スキャンチェーン接続方
法において、スキャンレジスタグループの下位階層全て
に配線長最短属性が設定されている場合は、階層を無視
して、最下層まで同時に配線長最短でスキャンチェーン
を接続することで、より短いスキャンチェーンを発生す
ることができるので、レイアウト面積をより一層削減す
ることができる。

【００５５】また、誤動作防止スキャンチェーン接続手
法において、スキャン配線を駆動しているスキャンレジ
スタの出力ピン選択を考慮しながら、スキャン配線長が
短くなるスキャン接続を試すことで、そのスキャン接続
で誤動作が起こらなければ、スキャン遅延順接続工程で
のスキャン接続することにより、短いスキャン配線長を
実現できるので、レイアウト面積をより一層削減するこ
とができる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態における半導体集
積回路の設計方法を示すフローチャートである。

【図２】この発明の第１の実施の形態の半導体集積回路
の設計方法における誤動作防止でのスキャンチェーン接
続処理を示すフローチャートである。

【図３】この発明の第１の実施の形態の半導体集積回路
の設計方法における配線長最短でのスキャンチェーン接
続処理を示すフローチャートである。

【図４】この発明の第１の実施の形態の半導体集積回路
の設計方法においてクロックツリーバッファが入ったス
キャンチェーン未接続の論理回路のセル配置を示す図で
ある。

【図５】この発明の第１の実施の形態の半導体集積回路
の設計方法を用いて得られるスキャンレジスタの階層グ
ループ化を示す図である。

【図６】この発明の第１の実施の形態の半導体集積回路
の設計方法を用いて得られる誤動作防止スキャンチェー
ン接続処理の途中を示す図である。

【図７】この発明の第１の実施の形態の半導体集積回路
の設計方法を用いて得られる誤動作防止スキャンチェー
ン接続処理の終了後を示す図である。

【図８】この発明の第１の実施の形態の半導体集積回路
の設計方法を用いて得られる全スキャンチェーン接続完
了後を示す図である。

【図９】この発明の第２の実施の形態の半導体集積回路
の設計方法における配線長最短でのスキャンチェーン接
続処理を示すフローチャートである。

【図１０】この発明の第２の実施の形態の半導体集積回
路の設計方法を用いて得られる全スキャンチェーン接続
完了後を示す図である。

【図１１】この発明の第３の実施の形態の半導体集積回
路の設計方法における誤動作防止でのスキャンチェーン
接続処理を示すフローチャートである。

【図１２】図１１のステップＳ₁₁₁ を詳細に説明するフ
ローチャートである。

【図１３】この発明の第３の実施の形態における半導体
集積回路の設計方法を用いて得られる誤動作防止スキャ
ンチェーン接続処理の第１段階を示す図である。

【図１４】この発明の第３の実施の形態における半導体
集積回路の設計方法を用いて得られる誤動作防止スキャ
ンチェーン接続処理の第２段階を示す図である。

【図１５】この発明の第３の実施の形態における半導体
集積回路の設計方法を用いて得られる誤動作防止スキャ
ンチェーン接続処理の終了後を示す図である。

【図１６】この発明の第３の実施の形態における半導体
集積回路の設計方法を用いて得られる全スキャンチェー
ン接続完了後を示す図である。

【図１７】この発明の第３の実施の形態における複数の
出力ピンを持ったスキャンレジスタの場合のスキャン接
続方法を示した図である。

【符号の説明】

４０１ ブロック枠 ４０２ 第１クロックスキャンレジスタが配置された領
域 ４０３ 第２クロックスキャンレジスタが配置された領
域 ４０４ スキャン入力端子 ４０５ スキャン出力端子 ４０６ 第１クロック入力端子 ４０７ 第２クロック入力端子 ４０８ クロック配線 ４０９ クロックツリーバッファ ４１０ スキャンレジスタ ５０１〜５１１ スキャンレジスタグループ ６０１，６０２ スキャンレジスタ ６０３，６０４ 論理素子 ６０５，６０６ 通常信号配線 ６０７ スキャン配線

Claims (4)

【特許請求の範囲】
1. 【請求項１】 スキャンレジスタをグループ化し、前記
   グループ毎に、クロックスキュー情報に基づいて、配線
   長最短スキャンチェーン接続手法と、誤動作防止スキャ
   ンチェーン接続手法を切り替えて、スキャンチェーンを
   接続することを特徴とする半導体集積回路の設計方法。
2. 【請求項２】 クロックツリー構成に基づいてスキャン
   レジスタを階層的にグループ化するグループ化工程と、
   クロック入力端子から各クロックツリーバッファまでの
   クロック信号伝播時間とクロック入力端子から各スキャ
   ンレジスタまでのクロック信号伝播時間を求める伝播時
   間計算工程と、前記スキャンレジスタグループ毎にクロ
   ックスキューを求めるクロックスキュー計算工程と、前
   記クロックスキュー情報に基づいて前記スキャンレジス
   タグループ毎に配線長最短か誤動作防止かの属性を設定
   する属性設定工程と、誤動作防止属性が設定されたスキ
   ャンレジスタグループに対して誤動作防止を目的として
   スキャンチェーンを接続する誤動作防止接続工程と、配
   線長最短の属性が設定されたスキャンレジスタグループ
   に対して配置情報を用いて配線長最短でスキャンチェー
   ンを接続する配線長最短接続工程とを含む半導体集積回
   路の設計方法。
3. 【請求項３】 配線長最短接続工程において、スキャン
   レジスタグループの下位階層全てに配線長最短属性が設
   定されている場合、階層を無視して最下層まで同時に配
   線長最短でスキャンチェーンを接続する全階層配線長最
   短接続工程を実行することを特徴とする請求項２記載の
   半導体集積回路の設計方法。
4. 【請求項４】 誤動作防止接続工程は、配線長最短でス
   キャンチェーンをループ接続する配線長最短ループ接続
   工程と、２接続以上で誤動作が発生するかを判定する誤
   動作判定工程と、前記誤動作判定工程で２接続以上誤動
   作が発生しており、誤動作が発生しているスキャン接続
   を駆動しているスキャンレジスタが複数の出力端子を有
   する場合は、駆動する負荷容量の最も大きい出力端子に
   スキャン接続を変更する出力端子変更工程と、前記出力
   端子変更工程実施後に、再度２接続以上で誤動作が発生
   するかを判定する再誤動作判定工程と、前記再誤動作判
   定工程で２接続以上の誤動作が発生している場合は、接
   続した全てのスキャンチェーンを削除するスキャン消去
   工程と、前記誤動作判定工程あるいは前記再誤動作判定
   工程で２接続以上の誤動作が発生していない場合は、誤
   動作が発生しているスキャン接続または誤動作に最も近
   いスキャン接続を削除するスキャンカット工程と、前記
   スキャン消去工程でスキャンチェーンを削除した場合
   は、予想クロック信号伝播時間の遅い方から順にスキャ
   ン接続をおこなうスキャン遅延順接続工程とを含み、ス
   キャンレジスタグループ毎にスキャン接続することを特
   徴とする請求項２記載の半導体集積回路の設計方法。