JPH08297689A - ノイズ対策設計支援方法及びその装置 - Google Patents

ノイズ対策設計支援方法及びその装置

Info

Publication number
JPH08297689A
JPH08297689A JP7102623A JP10262395A JPH08297689A JP H08297689 A JPH08297689 A JP H08297689A JP 7102623 A JP7102623 A JP 7102623A JP 10262395 A JP10262395 A JP 10262395A JP H08297689 A JPH08297689 A JP H08297689A
Authority
JP
Japan
Prior art keywords
noise
wiring
countermeasure
analysis
plan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7102623A
Other languages
English (en)
Inventor
Takahiro Yokota
隆弘 横田
Toshiaki Kawamura
敏明 河村
Hideaki Sonoda
英明 薗田
Tetsuya Yamamoto
哲也 山本
Michio Ishii
美千夫 石井
Shuichi Ozawa
修一 小沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Information and Control Systems Inc
Original Assignee
Hitachi Ltd
Hitachi Process Computer Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Process Computer Engineering Inc filed Critical Hitachi Ltd
Priority to JP7102623A priority Critical patent/JPH08297689A/ja
Publication of JPH08297689A publication Critical patent/JPH08297689A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 基板配線後のノイズ対策を迅速に行い、対策
時間の短縮を図る。 【構成】 CADデータによる初期基板配線設計後に該
CADデータに基づいてノイズ解析を行い、該解析結果
から問題となる信号を決定して該信号におけるノイズ不
良対策案を検索し、このノイズ対策案の配線に従って再
度ノイズ解析を行い、このノイズ解析の結果から前記の
初期基板配線設計に代わる再配線設計を行い、ノイズ解
析の結果と再配線設計結果とを画面に表示する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はプリント基板配線作業後
のノイズ不良対策に係り、特に、プリント基板設計で使
用したCAD及びノイズ解析シミュレータ側からノイズ
不良対策案をアドバイスしその中から最適案を決定する
のに好適なノイズ対策設計支援方法及びその装置に関す
る。
【0002】
【従来の技術】プリント基板を製造する場合、ノイズ不
良対策を考慮しなければならない。ここで言うノイズと
は、伝送線路上に発生する反射,クロストーク,リンギ
ング等があるが、ここでは、代表的な反射,クロストー
クについて説明する。「反射」とは、配線上を電気信号
が往復する時間が信号の立上がり、立下がり時間に比べ
長い場合に発生するノイズである。「クロストークノイ
ズ」とは、あるラインを伝搬する信号によって近くを走
るラインに誘起されて発生するノイズである。又、クロ
ストークノイズは、信号の立上がり,立下がり時間、ラ
イン同士が平行に走る距離によって増加してゆく。
【0003】基板上にレイアウトされた配線では、配線
長,配線層,配線ルートによる配線の特性インピーダン
ス不整合、また、隣りの配線との間隔が短い場合や配線
を往復する伝搬時間が波形の立ち上がり,立ち下がり時
間より長い等の理由により、配線上でノイズが発生し、
これが回路の誤動作の原因となる。近年の傾向として、
プリント板に使用する素子の高速,高密度化、また、配
線密度も上昇し、これにより発生するノイズ問題も増加
している。
【0004】これまでノイズ解析は、配線後にノイズ解
析シミュレータによりノイズ解析し、その結果を回路設
計者に渡し、問題となる信号について対策案を検討して
もらい、その対策案に従って配線変更や再解析するとい
う手順をとるものであった。しかし、上記の方法では、
配線変更を行うオペレータと、対策案を検討する設計者
との間で意思の疎通が無く、最適の不良対策がされず、
配線変更を何回も繰り返すという試行錯誤を繰り返すた
め、ノイズ対策に多大な時間を費やしていた。
【0005】この様な状況のともで、ノイズ解析後の不
良対策作業において、最適な不良対策による後戻りの無
いノイズ対策が要望されてきている。近年、プリント基
板設計CADや各種シミュレータの普及により、ノイズ
問題をプリント基板製造前に評価できるようになってき
ている。しかし、ノイズ問題を見つけ出しても、それに
対する対策は人手に頼っているため、配線変更と対策案
検討を試行錯誤により繰り返し行われ、高速,高密度,
小型化のプリント基板に対応して最適な配線を得るに
は、工数が多大にかかるという問題がある。
【0006】ここで言う、ノイズ問題を評価できるシミ
ュレータとは、市場に流通している伝送線路上に発生す
るノイズ(反射,クロストーク,リンギング,…)を解
析できるシミュレータのことである。
【0007】図11は、従来のノイズ解析を含んだプリ
ント基板配線手順である。この従来手順では、まずオペ
レータが設計者の配線指示に従い初期基板配線設計を行
う。この時基板のピン密度,ネット数,部品の配置等に
より、配線指示通り配線できない場合が有る。また、配
線指示されていない配線については、ノイズよりも、配
線率を優先した配線(T分岐配線,負荷が分散されて配
線,長い配線)となり、ノイズ問題が発生しやすい配線
となる。
【0008】初期配線後、配線結果に従い実配線のノイ
ズ初期解析を行い解析結果(波形出力,ノイズ値リス
ト)を論理設計者に送り、解析結果の検証を行ってもら
う。設計者は、ノイズ解析結果を設計の判定値により検
証し、問題となった信号に対し原因を調査し対策案を検
討する。オペレータは、設計からの対策案に従い配線変
更を行うが、対策案は配線状況等考慮したものではない
為、実際に対策案に従い配線した場合、設計の意図と異
なる配線となる場合がある。この配線変更後、問題とな
っていた信号に対し再度ノイズ解析を行い、解析結果を
論理設計者に送る。設計者は、再解析結果を設計の判定
値により再度検証する。これで全て合格となれば、基板
の製造に移るが、再度問題となる信号があれば対策案を
再び検討する。
【0009】以上が従来手順であり、ノイズ対策作業
は、配線変更と対策案検討の試行錯誤により繰り返し行
われる。
【0010】尚、ノイズ対策に関連する従来技術とし
て、例えば特開平3−67371号,特開平5−334
393号等がある。
【0011】
【発明が解決しようとする課題】この様に、オペレータ
と論理設計者が各々自分の世界で作業をしている為、配
線作業ではノイズを考慮した配線がなされず配線率優先
の配線となり、また設計者は配線状況を考慮せず論理を
優先した対策となっている。この様に配線作業と解析作
業が切り離れており、対策案検討と配線変更が交互に繰
り返し行われるため、配線変更作業が短時間で完了しな
いという問題がある。
【0012】例えば、問題となる初期配線と解析波形
を、図10を例に説明する。初期配線で図10(a)に
示されるように、オペレータがA,B,C点を最短で配
線しようとすると、ノイズ解析結果は図10(b)の解
析波形となり、“Low”のスレッシュホールド付近で反
射ノイズが発生する。
【0013】ここで言うスレッシュホールドとは、素子
が入力電圧から“Low”,“High”を判断する際の
電圧のしきい値であり、入力電圧が0Vから上がり“H
igh”のスレッシュホールドレベルを超えた時点で
“High”と判断し、入力電圧が5Vから下がり“Lo
w”のスレッシュホールドレベルを超えた時点で“Lo
w”と判断する。このため、スレッシュホールドレベル
付近での反射は“Low”,“High”の判断を誤り、誤
動作の原因となる。
【0014】一方、論理設計者は、この対策として、配
線状況を考慮せずに、反射の対策として単純にAC終端
を追加の指示を出す(図10(c)参照)。オペレータ
はこの指示に従い、C点の後に最短の配線でAC終端を
追加する、解析結果は図10(d)の解析波形となり、
対策したにもかかわらず再度反射が発生していることが
判る。これは、第1負荷であるBがAの近傍に配線され
ている為、Cからの反射がBに戻っているためである。
これらの問題は、最終的には、図10(g)の如く、A
点からB点まで及びA点からC点までの配線長を同じに
することで解決され、図10(h)に示される如く反射
は無くなる。
【0015】この様な試行錯誤による作業は、図10
(a)の初期配線の段階で、同図(c)(e)(g)の
対策案を導き出し、同時にノイズ解析を行って各々のノ
イズ解析結果が判っていれば、不要となる。
【0016】本発明の目的は、初期基板配線設計後のノ
イズ解析を行った際に問題となる信号を設計者に連絡す
るのでなく、問題となる信号の最適対策案とそのノイズ
解析結果をCADシステム及びノイズ解析シミュレータ
側からアドバイスすることにより、試行錯誤による繰り
返し作業を無くし、更に設計技術が未熟なオペレータで
もノイズ問題を対策できるノイズ対策設計支援方法及び
その装置を提供することにある。
【0017】
【課題を解決するための手段】上記目的は、初期配線後
のノイズ解析結果で問題となる信号の種類、配線状況、
配線ルートから対策案を検索し、その対策案のノイズ解
析を全て行い、このノイズ解析結果(反射,クロストー
ク,遅延)をマトリックス状に表示し、その中から最適
の対策を選ぶことで、達成される。
【0018】
【作用】ノイズ問題の対策案を初期配線段階でアドバイ
スしその中から最適の対策を選ぶことにより、従来の対
策案検討に比べて対策案検討と配線変更の繰り返しによ
る後戻り作業を無くすことができ、かつ設計者が対策案
の検討に費やす時間を削除できる。
【0019】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図1は、本発明の一実施例に係るノイズ対策設
計支援装置の構成図である。初期配線記憶部103には
初期の配線情報が格納されており、初期ノイズ解析結果
保存部102には、初期配線記憶部103の配線情報に
従いノイズ解析を行った結果(反射,クロストーク,遅
延)が記憶されている。ノウハウ蓄積部106は、基本
的なノイズ対策方法や今まで解析した結果から得られた
ノウハウを蓄積する。制御部101は、初期ノイズ解析
結果からノイズが予め与えられた規定値を超える信号を
探しそれをノイズ対策案決定部104に連絡したり、ノ
ウハウ蓄積部106に新しいノウハウとして登録する。
【0020】ノイズ対策案検索部104は、制御部10
1から連絡された信号に対して初期配線記憶部103か
らの配線情報やノウハウ蓄積部106からのノイズ対策
ノウハウから考えられる対策案を検索する。ノイズ解析
部107は、ノイズ対策案決定部104で検索された対
策案に従った配線によるノイズ解析を行いその結果を記
憶する。ワイヤリングルール生成部110は、ノウハウ
蓄積部106のノウハウやノイズ解析部107の解析結
果から配線ルールを生成する。
【0021】ノイズ解析結果表示部108は、ノイズ解
析結果記憶部107の解析結果をマトリックス状に画面
上に表示する。このノイズ解析結果表示部108の表示
内容の一具体例を、図2に示す。図2は、縦軸にノイズ
対策案、横軸にノイズ解析結果と規定値を取っている。
横軸のノイズ解析結果と規定値は、反射,クロストー
ク,遅延について表示し、最後に各々が規定を超えてい
るか否かの総合判定を表示している。ノイズ対策案選定
部109は、画面上に表示された対策案の中から、最適
な対策案を選定し、最終配線決定部111は、ノイズ解
析結果表示部108で選ばれた対策案に従い最終配線を
行う。
【0022】図3は、図1に示したノイズ解析設計支援
装置の動作手順を示すフローチャートである。初期基板
配線設計後にその配線によりノイズ解析が行われる。そ
の解析結果の中に、予め設定されたノイズ規定値を超え
るノイズがないか調査し(ステップ200)、規定値を
超えるノイズが無ければ、すぐにプリント基板の製造に
移り、規定値を超えているノイズがあれば、対策作業へ
と移る。
【0023】ノイズが規定値を超える場合には、ノイズ
の種類を判断するステップ201に進み、ノイズが規定
値を超えた信号に対してノイズの種類(反射,クロスト
ーク,遅延)の区別を行う。ノイズの種類の区別方法と
しては、図4の示す様に、信号の立上がり,立下がり部
分で発生しているノイズは「反射」とみなし、信号が
“Low”,“High”の安定した部分で発生しているノ
イズは「クロストークノイズ」と判断する。
【0024】ノイズの種類,信号の種類により区別され
た信号に対し、ノイズ対策ノウハウの順に従って配線変
更を行い、可能な全ての対策案を決定する。ステップ2
02は「反射」の対策を行うステップであり、対策検討
順序としては、配線順序変更,配線ルート変更(集中負
荷,等長配線,T分岐配線),終端,ダミー負荷,負荷
分割となる。ステップ203は「クロストーク」の対策
を行うステップであり、対策検討順序としては、近接ラ
インの間隔を広げる,配線ルートを変える(平行配線長
を短くする),クロストークノイズを出すラインの立上
がり立下がりを鈍らせる,間にグランドラインを入れ
る,タイミングをずらすとなる。ステップ204は「遅
延」の対策を行うステップであり、対策検討順序として
は、配線長を変える(タイミングに合わせる),配線順
序を変える,タイミングを見直す,となる。これらの対
策検討を行うことにより、全てのノイズ対策案が導き出
される。
【0025】ステップ202,203,204に後はス
テップ205に進み、導き出された対策案のノイズ解析
を行い、次のステップ206では、対策案のノイズ解析
結果(反射,クロストーク,遅延),各ノイズの規定
値,総合判定結果をマトリックス状に纏め画面上に表示
する。そして、ステップ207で、画面上に表示された
ノイズ解析結果の中から最適の対策案を選び最終配線変
更を行う。
【0026】以上述べたノイズ解析設計支援装置の動作
を、前述した図10の例を用いて説明する。この回路
は、ドライバーAに対しレシーバB,Cが接続されてお
り、図10(a)が初期配線となる。配線は、A,B,
Cの順で最短で配線されており、配線には全く問題は無
いが、これをノイズ解析すると、図10(b)のノイズ
解析波形の如く、Lth(Lowのスレッシュホールド)付
近で反射が発生し誤動作の原因となる。この結果、ノイ
ズ対策が必要と判断され、ノイズ対策作業へと移る。ノ
イズ対策作業へと移ると、まずノイズの種類が区別され
る。
【0027】この信号の場合、立下がり部分で発生して
いるノイズなので「反射」と判定され、反射のノイズ対
策ノウハウの対策順序に従い、下記手順で対策案が検討
される。 (1) まず配線順序変更を行い、A,C,Bの順で配線が
行なわれる。しかし、図10(a)の初期配線より配線
長が長くなり反射も消えないため、不採用となる。
【0028】(2) 次に、配線ルート変更(集中配線,等
長配線)が行われる。しかし、集中配線においては、部
品実装位置から初期配線以上にB,Cを近づけるのは不
可能である。また、等長配線においては、AからB,C
の中間まで配線を行いそこからB,Cへ配線することに
より等長配線ができるが、ノイズ解析結果ではまだ反射
があるため、不採用となる。
【0029】(3) 次に、終端追加が行われ、図10
(c)の如く、Cの後にAC終端が追加される。この結
果、反射はかなり改善される為、対策案の候補に採用さ
れる。この時、CからAC終端までの配線は最短で行わ
れるが、平行ラインがあり、この結果、クロストークノ
イズが大きくなる。この対策案として、CからAC終端
までの配線ルートを変え、平行線長を短くした対策案図
10(e)が対策案の候補として採用される。
【0030】(4) 次に、等長配線+終端追加が行われ、
図10(g)の如く、等長配線の後にAC終端が追加さ
れる。この結果、反射は全く無くなり、対策案の候補に
採用される。 (5) 最後に、負荷分散が行われ、A,BとA′,Bに分
散されるが、ノイズ解析の結果反射が消えない為、不採
用となる。以上の処理手順により、図10(a)の回路
のノイズ問題に対する対策案の候補が決定される。
【0031】同じ様に、クロストーク、遅延についても
下記手順で対策案が検討される。 [クロストークノイズの対策案検討手順] (1) 近接するラインの間隔を広げる。 (2) 配線ルートを変え、平行するラインの長さを短くす
る。 (3) クロストークを出すラインの立上がり,立下がり時
間を鈍らせる。 (4) ライン間にグランドラインを入れる。 (5) 使用するタイミングをずらす。
【0032】[遅延の対策案検討手順] (1) 配線長を短くして遅延を抑える。 (2) 配線順序を変えて遅延を抑える。 (3) タイミングを見直す。
【0033】上記のノイズ対策検討がノイズ問題となっ
ている全ての信号に対して行われ、その対策案とノイズ
解析結果がマトリックス状に表示される。この解析結果
の中には、反射の他にクロストーク、遅延の解析結果も
同時に表示され、反射対策による他のノイズへの影響も
総合的に評価される。図5では、初期解析の他に先程検
討した対策案によるノイズ解析結果が表示されている。
【0034】図10のAC終端対策ルート1では、O.
S(オーバーシュート)が5.2Vから5.1Vに下が
り、U.S(アンダーシュート)も1.0Vから0.7
Vに下がっている。しかし、クロストークは0.3Vか
ら0.6Vに上がり、遅延も2.0nsから3.0nsに増
えており、クロストークが規定値よりオーバーとなる。
【0035】AC終端対策ルート2では、O.Sが5.
2Vから5.1Vに下がり、クロストークが0.3Vか
ら0.2Vとなり、遅延が2.0nsから3.5nsとな
り、規定値内であるが、U.Sは1.0Vから0.8V
に下がっているが規定値と同じになり、U.Sオーバー
となる。
【0036】等長配線+AC終端では、U.Sが0.8
Vから0.0Vに下がったのを含めO.S、クロストー
ク、遅延共に下がり、全て規定値内となる。この結果か
ら、ECLKの3つのノイズ対策案の中から、最終的に
設計者の判断により最良の等長配線+AC終端の対策案
が採用され、この案に従い配線変更が行われる。
【0037】前記のノイズ対策作業では、対策案の検討
と同時にノイズ解析も同時に行われたが、図5では、採
用された対策案を画面上に表示する。その中から設計者
が一つ対策案を選び、その対策案についてのみノイズ解
析を行い、その解析結果から対策案を最終対策案として
採用するか否かを決める。これにより、採用された全て
の対策案について行われる配線変更、ノイズ解析時間が
省略でき、ノイズ対策検討時間を短縮できる。
【0038】前記のノイズ対策作業では、対策案に従い
実際に配線変更を行い、その実配線長にてノイズ解析を
行っているが、配線変更は行わず、各素子間のマンハッ
タン長にて配線長(図6参照)を算出し、ノイズ解析を
行う。これにより、採用された全ての対策案について行
われる実配線変更、実配線によるノイズ解析時間が省略
でき、ノイズ対策検討時間を短縮できる。
【0039】また、図7に示すように、マトリックス状
に表示されたノイズ対策案の中から一つ選びそのパター
ン図と解析結果の波形を同時に表示することにより、配
線ルート,配線状況を確認し、更に、ノイズ対策案とノ
イズ解析結果の相関関係をビジュアルに評価できる。
【0040】また、ノイズ対策案を検討する際にはノウ
ハウ蓄積部のノウハウが利用されるが、図8に示すよう
に、蓄積されたノウハウと解析結果から得られた対策案
を纏め各素子毎の配線規則(配線ルール)を提供する、
このときノイズが規定値内に収まる配線の許容範囲もあ
わせて提供することにより、同じ問題を繰り返さずに更
にノイズの知識を持たない人へのアドバイスも可能とな
る。
【0041】また、図9に示すように、初期配線前に、
配線する素子の型式,素子の位置,配線順序からノウハ
ウ蓄積部やワイヤリングルール部に類似した配線がない
か検索する。もし、類似の配線が有った場合は、以前に
解析したノイズ解析結果や配線結果を提示することによ
り、初期配線段階でノイズを考慮した配線が行え、配線
後のノイズ問題を無くすることができる。
【0042】
【発明の効果】本発明によれば、初期基板配線設計後に
ノイズ解析を行い問題があれば対策案をアドバイスしそ
の中から最適の対策実施することにより、配線変更とノ
イズ対策の試行錯誤による繰り返し工数を削減でき、ノ
イズ解析時間を短縮できるという効果がある。また、ノ
イズ解析によるノウハウを蓄積していくことにより設計
ルールが確立され、この配線ルールに従い初期配線する
ことによりノイズを考慮した配線設計ができるという効
果がある。
【図面の簡単な説明】
【図1】本発明の一実施例に係るノイズ対策設計支援装
置のブロック構成図である。
【図2】図1に示す実施例における対策案のノイズ解析
結果をマトリックス状に表示した図である。
【図3】図1に示す実施例の動作手順を示すフローチャ
ートである。
【図4】ノイズ(反射,クロストーク)の区別方法を説
明する図である。
【図5】図1に示す実施例における対策案指定によるノ
イズ解析方法を説明する図である。
【図6】図1に示す実施例におけるマンハッタン長を説
明する図である。
【図7】図1に示す実施例における対策案指定によるパ
ターン,解析結果,解析波形の表示方法を説明する図で
ある。
【図8】図1に示す実施例における配線ルールの内容を
説明する図である。
【図9】図1に示す実施例における初期配線前での類似
配線のノイズ解析結果,配線結果の表示方法を説明する
図である。
【図10】初期配線とノイズ解析結果の具体例を示す図
である。
【図11】従来のノイズ解析の処理手順を示すフローチ
ャートである。
【符号の説明】
101…制御部、102…初期ノイズ解析結果記憶部、
103…初期配線記憶部、104…ノイズ対策案決定
部、106…ノウハウ蓄積部、107…ノイズ解析部、
108…ノイズ解析結果表示部、109…ノイズ対策案
選定部、110…ワイアリングルール生成部、111…
最終配線決定部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河村 敏明 茨城県日立市大みか町五丁目2番1号 日 立プロセスコンピュータエンジニアリング 株式会社内 (72)発明者 薗田 英明 茨城県日立市大みか町五丁目2番1号 株 式会社日立製作所大みか工場内 (72)発明者 山本 哲也 茨城県日立市大みか町五丁目2番1号 株 式会社日立製作所大みか工場内 (72)発明者 石井 美千夫 茨城県日立市大みか町五丁目2番1号 日 立プロセスコンピュータエンジニアリング 株式会社内 (72)発明者 小沢 修一 茨城県日立市大みか町五丁目2番1号 日 立プロセスコンピュータエンジニアリング 株式会社内

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 初期基板配線設計後に該初期基板配線に
    基づいてノイズ解析を行い、該解析結果から問題となる
    信号を決定して該信号におけるノイズ不良対策案を検索
    し、該ノイズ対策案全ての配線に従って再度ノイズ解析
    を行い、該ノイズ解析の結果から前記初期基板配線設計
    に代わる再配線設計を行い、前記のノイズ解析と再配線
    設計の結果とを画面に表示することを特徴とするノイズ
    対策設計支援方法。
  2. 【請求項2】 請求項1において、前記の表示は、ノイ
    ズ不良対策案毎に行うことを特徴とするノイズ対策設計
    支援方法。
  3. 【請求項3】 請求項1において、初期基板配線設計後
    に行われるノイズ解析は、初期基板配線設計を行ったC
    ADデータに基づき行うことを特徴とするノイズ対策設
    計支援方法。
  4. 【請求項4】 初期基板配線設計後に該初期基板配線に
    基づいてノイズ解析を行う手段と、該解析結果から問題
    となる信号を決定して該信号におけるノイズ不良対策案
    を検索する手段と、該ノイズ対策案の配線に従って再度
    ノイズ解析を行い該ノイズ解析の結果から前記初期基板
    配線設計に代わる再配線設計を行う手段と、前記のノイ
    ズ解析と再配線設計の結果とを画面に表示する手段とを
    備えることを特徴とするノイズ対策設計支援装置。
  5. 【請求項5】 初期基板配線設計後のノイズ解析結果か
    ら問題となる信号を決定する問題信号決定手段と、初期
    配線のデータを保存する初期配線保存手段と、ノイズ不
    良対策案をアドバイスするノウハウを蓄えるノウハウ蓄
    積手段と、問題となる信号の対策案を検索するノイズ対
    策案検索手段と、ノイズ対策案の配線に従いノイズ解析
    を行うノイズ解析手段と、ノイズ対策ノウハウとノイズ
    解析結果から配線を行う際の配線規則を生成するワイヤ
    リングルール生成手段と、解析した結果を表示するノイ
    ズ解析結果表示手段と、マトリックス状に表示された対
    策案の中から最適の対策案を選ぶノイズ対策案選定手段
    と、選ばれた最終対策案に従い配線を決定する最終配線
    決定手段を備えたことを特徴とするノイズ対策設計支援
    装置。
  6. 【請求項6】 請求項5のノイズ解析結果表示手段に代
    えて、ノイズ対策案が決定された時点でその対策案を表
    示し、その中から最良と思われる対策案を選択させ、選
    択された対策案に従いノイズ解析を行いその解析結果を
    表示し、その結果を見て対策を採用するか否かを決め採
    用されればその対策案に従い、採用されなければ別の対
    策案を検討することにより最終配線案を決定する手段を
    備えたことを特徴とするノイズ対策設計支援装置。
  7. 【請求項7】 請求項5のノイズ対策案検索手段は、ノ
    イズ対策ノウハウに従い実際に配線を行い対策案を検討
    し、配線を実配線長でなくマンハッタン長にてノイズ対
    策案を決定することを特徴とするノイズ対策設計支援装
    置。
  8. 【請求項8】 請求項5のノイズ解析結果表示手段は、
    ノイズ対策案毎にノイズ解析を行いその結果(反射,ク
    ロストーク,遅延)をマトリックス状にCAD画面上に
    表示し、同時にノイズ規定値も表示し、その規定値を超
    えるノイズに対してエラー表示も行うことを特徴とする
    ノイズ対策設計支援装置。
  9. 【請求項9】 請求項5のノイズ解析結果表示手段は、
    マトリックス状に表示された信号の解析結果の中から1
    つの対策案を選び、その信号の配線状況,配線ルートを
    表わすパターン図と解析結果の波形表示を同時に表示
    し、対策内容とノイズ解析結果の相関関係をビジュアル
    に評価する手段を備えたことを特徴とするノイズ対策設
    計支援装置。
  10. 【請求項10】 請求項5のノウハウ蓄積手段は、ノイ
    ズ対策の解析結果からノイズが規定値に収まっている対
    策案について自動的にノウハウ蓄積部に蓄積し、ノイズ
    対策のノウハウを増やすと共に解析結果の来歴を残すこ
    とを特徴とするノイズ対策設計支援装置。
  11. 【請求項11】 請求項5のワイヤリングルール生成手
    段は、蓄積されたノウハウと今まで解析した対策案を統
    括しそこから各素子毎の配線制約情報(配線ルール)を
    提供し、この配線ルールは、各素子毎の配線において推
    奨配線を提供すると共に、ノイズ規定値に収まる配線の
    許容範囲も併せて提供することを特徴とするノイズ対策
    設計支援装置。
  12. 【請求項12】 請求項5のワイヤリングルール生成手
    段は、初期配線段階で行った配線に対しノウハウ蓄積
    部、配線ルール蓄積部に類似した配線を検索し、類似し
    た配線があった場合には実際にノイズ解析を行わずノウ
    ハウ蓄積部、配線ルール蓄積部にあるノイズ解析結果を
    用いることにより初期配線段階で配線のノイズ評価を省
    略することを特徴とするノイズ対策設計支援装置。
JP7102623A 1995-04-26 1995-04-26 ノイズ対策設計支援方法及びその装置 Pending JPH08297689A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7102623A JPH08297689A (ja) 1995-04-26 1995-04-26 ノイズ対策設計支援方法及びその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7102623A JPH08297689A (ja) 1995-04-26 1995-04-26 ノイズ対策設計支援方法及びその装置

Publications (1)

Publication Number Publication Date
JPH08297689A true JPH08297689A (ja) 1996-11-12

Family

ID=14332377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7102623A Pending JPH08297689A (ja) 1995-04-26 1995-04-26 ノイズ対策設計支援方法及びその装置

Country Status (1)

Country Link
JP (1) JPH08297689A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999059089A1 (fr) * 1998-05-14 1999-11-18 Fujitsu Limited Procede et dispositif de controle du bruit
JP2002029115A (ja) * 2000-07-17 2002-01-29 Brother Ind Ltd 記録装置
US6883157B2 (en) 2002-05-20 2005-04-19 Fujitsu Limited BWB transmission wiring design system
WO2005043420A1 (ja) * 2003-11-04 2005-05-12 Fujitsu Limited 電子回路設計プログラム、電子回路設計方法および電子回路設計装置
US6915249B1 (en) 1998-05-14 2005-07-05 Fujitsu Limited Noise checking method and apparatus
US7065480B2 (en) 2000-05-11 2006-06-20 Fujitsu Limited Noise countermeasure determination method and apparatus and storage medium
US7216097B2 (en) 2000-08-30 2007-05-08 Fujitsu Limited Server apparatus, transit control method, and computer-readable recording medium storing transit control program
US7280953B2 (en) 2000-05-11 2007-10-09 Fujitsu Limited Noise countermeasure determination method and apparatus and storage medium
JP2007299415A (ja) * 2000-05-19 2007-11-15 Fujitsu Ltd ノイズ対策決定装置
US7322019B2 (en) 2001-07-11 2008-01-22 Fujitsu Limited Electronic circuit designing method and apparatus, and storage medium

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999059089A1 (fr) * 1998-05-14 1999-11-18 Fujitsu Limited Procede et dispositif de controle du bruit
US6915249B1 (en) 1998-05-14 2005-07-05 Fujitsu Limited Noise checking method and apparatus
US7065480B2 (en) 2000-05-11 2006-06-20 Fujitsu Limited Noise countermeasure determination method and apparatus and storage medium
US7280953B2 (en) 2000-05-11 2007-10-09 Fujitsu Limited Noise countermeasure determination method and apparatus and storage medium
JP2007299415A (ja) * 2000-05-19 2007-11-15 Fujitsu Ltd ノイズ対策決定装置
JP2002029115A (ja) * 2000-07-17 2002-01-29 Brother Ind Ltd 記録装置
US7216097B2 (en) 2000-08-30 2007-05-08 Fujitsu Limited Server apparatus, transit control method, and computer-readable recording medium storing transit control program
US7322019B2 (en) 2001-07-11 2008-01-22 Fujitsu Limited Electronic circuit designing method and apparatus, and storage medium
US7398497B2 (en) 2001-07-11 2008-07-08 Fujitsu Limited Electronic circuit designing method apparatus for designing an electronic circuit, and storage medium for storing an electronic circuit designing method
US6883157B2 (en) 2002-05-20 2005-04-19 Fujitsu Limited BWB transmission wiring design system
WO2005043420A1 (ja) * 2003-11-04 2005-05-12 Fujitsu Limited 電子回路設計プログラム、電子回路設計方法および電子回路設計装置
US7325212B2 (en) 2003-11-04 2008-01-29 Fujitsu Limited Method and device for electronic circuit designing, and computer product

Similar Documents

Publication Publication Date Title
US5787268A (en) Interactive circuit designing apparatus
US6915249B1 (en) Noise checking method and apparatus
JP3264806B2 (ja) 回路シミュレーションモデル抽出方法及び装置
US7185254B2 (en) Method and apparatus for generating test patterns used in testing semiconductor integrated circuit
Pomeranz et al. An efficient non-enumerative method to estimate path delay fault coverage
US20020068989A1 (en) Method and apparatus for designing integrated circuits and storage medium for storing the method
US6532440B1 (en) Multiple error and fault diagnosis based on Xlists
US8006219B2 (en) Wiring path information creating method and wiring path information creating apparatus
JPH08297689A (ja) ノイズ対策設計支援方法及びその装置
US7117464B2 (en) System and method for evaluating signal coupling between differential traces in a package design
JP3207989B2 (ja) 遅延時間計算装置
US8060852B1 (en) Method and system for screening nets in a post-layout environment
US6697981B2 (en) System and method for evaluating the location of a failure in a logic circuit, and machine-readable recording medium having a recorded program
US7280953B2 (en) Noise countermeasure determination method and apparatus and storage medium
EP1083502A1 (en) Noise checking method and device
US6463574B1 (en) Apparatus and method for inserting repeaters into a complex integrated circuit
JP2006004056A (ja) レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体
US20050132309A1 (en) Automated noise convergence for cell-based integrated circuit design
JPH09274623A (ja) 伝送線路シミュレーションシステムとそれを用いた伝送線路シミュレーション方法
Rochel et al. Full-chip reliability analysis
US7076739B2 (en) Data computation apparatus and method for using the data computation apparatus for adjustment of electronic controller
JP2002259481A (ja) ノイズ対策決定方法及び装置、記憶媒体並びにコンピュータプログラム
JP2006171818A (ja) クロストーク検証装置およびクロストーク検証方法
JP2748855B2 (ja) 半導体集積回路のシミュレーション装置および方法
Basharkhah et al. ESL, Back-annotating Crosstalk Fault Models into High-level Communication Links