JP2748855B2 - 半導体集積回路のシミュレーション装置および方法 - Google Patents
半導体集積回路のシミュレーション装置および方法Info
- Publication number
- JP2748855B2 JP2748855B2 JP6053440A JP5344094A JP2748855B2 JP 2748855 B2 JP2748855 B2 JP 2748855B2 JP 6053440 A JP6053440 A JP 6053440A JP 5344094 A JP5344094 A JP 5344094A JP 2748855 B2 JP2748855 B2 JP 2748855B2
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- circuit blocks
- circuit
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路のシミュ
レーション装置および方法に関し、特に複数の内部回路
の同時動作における動作特性の判定を含む半導体集積回
路のシミュレーション装置および方法に関する。
レーション装置および方法に関し、特に複数の内部回路
の同時動作における動作特性の判定を含む半導体集積回
路のシミュレーション装置および方法に関する。
【０００２】
【従来の技術】従来、一般的な半導体集積回路（ＩＣ）
のシミュレーションでは、ブロック化された論理回路な
ど設計対象回路の接続情報であるネットリストと、試験
情報であるテストパターンとを入力し、この回路のシミ
ュレーション結果の出力と設計上の期待値とを比較し、
上記設計対象回路の動作の正当性を判定していた。ま
た、上記設計対象回路の特性データを格納したライブブ
ラリを用いて、この回路の遅延値や消費電力等を算出
し、上記設計対象回路の仕様の正当性を判定していた。
のシミュレーションでは、ブロック化された論理回路な
ど設計対象回路の接続情報であるネットリストと、試験
情報であるテストパターンとを入力し、この回路のシミ
ュレーション結果の出力と設計上の期待値とを比較し、
上記設計対象回路の動作の正当性を判定していた。ま
た、上記設計対象回路の特性データを格納したライブブ
ラリを用いて、この回路の遅延値や消費電力等を算出
し、上記設計対象回路の仕様の正当性を判定していた。
【０００３】さらに、特開平２−２８０２７８号公報記
載のように、アナログＬＳＩのシミュレーションにおい
ては、設計対象回路を既存設計回路部分と新規設計回路
部分とに分割し、上記既存設計回路部分についてはライ
ブラリ化された特性データを活用し、上記新規設計回路
部分のみを新たにシミュレーションの実行により解析す
ることにより、上記設計対象回路の仕様の正当性を判定
していた。
載のように、アナログＬＳＩのシミュレーションにおい
ては、設計対象回路を既存設計回路部分と新規設計回路
部分とに分割し、上記既存設計回路部分についてはライ
ブラリ化された特性データを活用し、上記新規設計回路
部分のみを新たにシミュレーションの実行により解析す
ることにより、上記設計対象回路の仕様の正当性を判定
していた。
【０００４】従来の半導体集積回路のシミュレーション
装置をブロックで示す図５を参照すると、この従来の半
導体集積回路のシミュレーション装置は、予め定めた機
能単位毎にブロック化された設計対象の単位内部回路で
ある回路ブロックのネットリストとテストパターンとを
入力する入力部１と、シミュレーションを実行するシミ
ュレーション部２と、シミュレーション結果を判定する
判定部３と、シミュレーション判定結果を出力する出力
部４と、上記回路ブロック関連の遅延時間やその他の電
気特性データなどを格納したライブラリ５とを備える。
装置をブロックで示す図５を参照すると、この従来の半
導体集積回路のシミュレーション装置は、予め定めた機
能単位毎にブロック化された設計対象の単位内部回路で
ある回路ブロックのネットリストとテストパターンとを
入力する入力部１と、シミュレーションを実行するシミ
ュレーション部２と、シミュレーション結果を判定する
判定部３と、シミュレーション判定結果を出力する出力
部４と、上記回路ブロック関連の遅延時間やその他の電
気特性データなどを格納したライブラリ５とを備える。
【０００５】次に、図５およびシミュレーションのフロ
ーを示す図６を参照して、従来の半導体集積回路のシミ
ュレーション装置による従来のシミュレーション方法に
ついて説明すると、まず、設計対象のＩＣがｎ個の回路
ブロックから構成されているものとし、入力部１に１番
目の回路ブロックのネットリストとテストパターンとを
入力する（ステップＰ１，Ｐ２）。次に、シミュレータ
部２は、ライブラリ５からのデータを用いて論理動作や
ディレイおよび消費電力等所定のシミュレーションを実
行する（ステップＰ３）。次に、判定部３はこのシミュ
レーション結果を１番目の回路ブロックの設計値と比較
し規格を満足しているか否かを判定し、判定結果を出力
部４を経由して出力する（ステップＰ４）。次のステッ
プＰ６では、このシミュレーション対象回路ブロックが
１番目であるので、ステップＰ１に戻り、２番目，…，
ｉ番目，…，ｎ番目の回路ブロックについて、同様にス
テップＰ１〜Ｐ６を実行する。ｎ番目の回路ブロックの
シミュレーションが完了すれば処理を終了する。
ーを示す図６を参照して、従来の半導体集積回路のシミ
ュレーション装置による従来のシミュレーション方法に
ついて説明すると、まず、設計対象のＩＣがｎ個の回路
ブロックから構成されているものとし、入力部１に１番
目の回路ブロックのネットリストとテストパターンとを
入力する（ステップＰ１，Ｐ２）。次に、シミュレータ
部２は、ライブラリ５からのデータを用いて論理動作や
ディレイおよび消費電力等所定のシミュレーションを実
行する（ステップＰ３）。次に、判定部３はこのシミュ
レーション結果を１番目の回路ブロックの設計値と比較
し規格を満足しているか否かを判定し、判定結果を出力
部４を経由して出力する（ステップＰ４）。次のステッ
プＰ６では、このシミュレーション対象回路ブロックが
１番目であるので、ステップＰ１に戻り、２番目，…，
ｉ番目，…，ｎ番目の回路ブロックについて、同様にス
テップＰ１〜Ｐ６を実行する。ｎ番目の回路ブロックの
シミュレーションが完了すれば処理を終了する。
【０００６】しかし、この従来のシミュレーション装置
および方法は、ＩＣを構成する回路ブロック毎にシミュ
レーションを実行しているので、実際のＩＣにおける複
数の回路ブロックの同時動作の場合の解析については、
必ずしも満足な結果が得られない。すなわち、この従来
のシミュレーション装置および方法においては、一般
に、ＩＣの外部接続用のリードや内部接続用のボンデイ
ングワイヤ等を含む電源ラインのインピーダンス特にイ
ンダクタンス成分に起因する相互干渉の影響を無視して
いるので、実際のＩＣの上記複数の回路ブロックの同時
動作において、誤動作の一要因となる上記インダクタン
ス成分に流れる消費電流により発生する逆起電力ノイズ
の評価ができない。
および方法は、ＩＣを構成する回路ブロック毎にシミュ
レーションを実行しているので、実際のＩＣにおける複
数の回路ブロックの同時動作の場合の解析については、
必ずしも満足な結果が得られない。すなわち、この従来
のシミュレーション装置および方法においては、一般
に、ＩＣの外部接続用のリードや内部接続用のボンデイ
ングワイヤ等を含む電源ラインのインピーダンス特にイ
ンダクタンス成分に起因する相互干渉の影響を無視して
いるので、実際のＩＣの上記複数の回路ブロックの同時
動作において、誤動作の一要因となる上記インダクタン
ス成分に流れる消費電流により発生する逆起電力ノイズ
の評価ができない。
【０００７】
【発明が解決しようとする課題】上述した従来の半導体
集積回路のシミュレーション装置および方法は、ＩＣを
構成する回路ブロック毎にシミュレーションを実行し、
ＩＣの外部接続用のリードや内部接続用のボンデイング
ワイヤ等を含む電源ラインのインピーダンスによる相互
干渉の影響を無視しているので、製品化後の実際のＩＣ
の誤動作の一要因である上記複数の回路ブロックの同時
動作における上記インピーダンスに起因する動作電流対
応の逆起電力ノイズの評価が不可能であるという欠点が
あった。
集積回路のシミュレーション装置および方法は、ＩＣを
構成する回路ブロック毎にシミュレーションを実行し、
ＩＣの外部接続用のリードや内部接続用のボンデイング
ワイヤ等を含む電源ラインのインピーダンスによる相互
干渉の影響を無視しているので、製品化後の実際のＩＣ
の誤動作の一要因である上記複数の回路ブロックの同時
動作における上記インピーダンスに起因する動作電流対
応の逆起電力ノイズの評価が不可能であるという欠点が
あった。
【０００８】
【課題を解決するための手段】本発明の半導体集積回路
のシミュレーション装置は、予め定めた機能単位毎にブ
ロック化された複数の回路ブロックを含む半導体集積回
路の前記回路ブロック毎のネットリストとテストパター
ンとを入力する入力手段と、前記回路ブロック毎の第１
の動作特性対応の第１のシミュレーションを実行する第
１のシミュレーション手段と、前記第１のシミュレーシ
ョン結果を判定する第１の判定手段と、前記第１のシミ
ュレーションの実行に必要な前記複数の回路ブロック関
連の前記機能対応の第１のデータを格納した第１のライ
ブラリとを備える半導体集積回路のシミュレーション装
置において、前記複数の回路ブロックの同時動作による
相互干渉が存在する場合の第２の動作特性対応の第２の
シミュレーションを実行する第２のシミュレーション手
段と、前記第２のシミュレーション結果を判定する第２
の判定手段と、前記第２のシミュレーションの実行に必
要な前記相互干渉関連の第２のデータを格納した第２の
ライブラリとを備えて構成されている。
のシミュレーション装置は、予め定めた機能単位毎にブ
ロック化された複数の回路ブロックを含む半導体集積回
路の前記回路ブロック毎のネットリストとテストパター
ンとを入力する入力手段と、前記回路ブロック毎の第１
の動作特性対応の第１のシミュレーションを実行する第
１のシミュレーション手段と、前記第１のシミュレーシ
ョン結果を判定する第１の判定手段と、前記第１のシミ
ュレーションの実行に必要な前記複数の回路ブロック関
連の前記機能対応の第１のデータを格納した第１のライ
ブラリとを備える半導体集積回路のシミュレーション装
置において、前記複数の回路ブロックの同時動作による
相互干渉が存在する場合の第２の動作特性対応の第２の
シミュレーションを実行する第２のシミュレーション手
段と、前記第２のシミュレーション結果を判定する第２
の判定手段と、前記第２のシミュレーションの実行に必
要な前記相互干渉関連の第２のデータを格納した第２の
ライブラリとを備えて構成されている。
【０００９】本発明の半導体集積回路のシミュレーショ
ン方法は、予め定めた機能単位毎にブロック化された複
数の回路ブロックを含む半導体集積回路の前記回路ブロ
ック毎のネットリストとテストパターンとを入力するス
テップと、第１のライブラリに格納された前記複数の回
路ブロック関連の前記機能対応の第１のデータを用いて
前記回路ブロック毎の第１の動作特性対応の第１のシミ
ュレーションを実行するステップと、前記第１のシミュ
レーション結果を判定するステップとを含む半導体集積
回路のシミュレーション方法において、予め定めた同一
期間内に動作状態となる前記回路ブロックの数である同
時動作回路ブロック数を計数するステップと、第２のラ
イブラリに格納された前記複数の回路ブロックの同時動
作による相互干渉関連の第２のデータを用いて前記複数
の回路ブロックの前記相互干渉存在時の第２の動作特性
対応の第２のシミュレーションを実行するステップと、
前記第２のシミュレーション結果を判定するステップと
をさらに含むことを特徴とするものである。
ン方法は、予め定めた機能単位毎にブロック化された複
数の回路ブロックを含む半導体集積回路の前記回路ブロ
ック毎のネットリストとテストパターンとを入力するス
テップと、第１のライブラリに格納された前記複数の回
路ブロック関連の前記機能対応の第１のデータを用いて
前記回路ブロック毎の第１の動作特性対応の第１のシミ
ュレーションを実行するステップと、前記第１のシミュ
レーション結果を判定するステップとを含む半導体集積
回路のシミュレーション方法において、予め定めた同一
期間内に動作状態となる前記回路ブロックの数である同
時動作回路ブロック数を計数するステップと、第２のラ
イブラリに格納された前記複数の回路ブロックの同時動
作による相互干渉関連の第２のデータを用いて前記複数
の回路ブロックの前記相互干渉存在時の第２の動作特性
対応の第２のシミュレーションを実行するステップと、
前記第２のシミュレーション結果を判定するステップと
をさらに含むことを特徴とするものである。
【００１０】
【実施例】次に、本発明の実施例をブロックで示す図１
を参照すると、この図に示す本実施例の半導体集積回路
のシミュレーション装置は、従来と同様の入力部１と、
シミュレーション部２と、判定部３と、出力部４と、ラ
イブラリ５とに加えて、複数の回路ブロックの同時動作
をシミュレーションするシミュレーション部６と、同時
動作のシミュレーション結果を判定する判定部７と、判
定結果を出力する出力部８と、同時動作シミュレーショ
ン対象の各回路ブロックの電流波形の電流変化率やピー
ク値など電流波形特性データおよび設計対象ＩＣの電源
ライン回りのリードやボンディングワイヤ等のインダク
タンスを含むインピーダンスデータ等の相互干渉データ
を格納したライブラリ９とをさらに備える。
を参照すると、この図に示す本実施例の半導体集積回路
のシミュレーション装置は、従来と同様の入力部１と、
シミュレーション部２と、判定部３と、出力部４と、ラ
イブラリ５とに加えて、複数の回路ブロックの同時動作
をシミュレーションするシミュレーション部６と、同時
動作のシミュレーション結果を判定する判定部７と、判
定結果を出力する出力部８と、同時動作シミュレーショ
ン対象の各回路ブロックの電流波形の電流変化率やピー
ク値など電流波形特性データおよび設計対象ＩＣの電源
ライン回りのリードやボンディングワイヤ等のインダク
タンスを含むインピーダンスデータ等の相互干渉データ
を格納したライブラリ９とをさらに備える。
【００１１】シミュレーション対象のＩＣ１０の一例を
示す図３（Ａ）を参照すると、このＩＣ１０は回路ブロ
ックとして４個の出力バッファ付の論理回路１１〜１４
を含む。
示す図３（Ａ）を参照すると、このＩＣ１０は回路ブロ
ックとして４個の出力バッファ付の論理回路１１〜１４
を含む。
【００１２】ライブラリ９に格納する電流波形特性デー
タの一例として論理回路１１〜１４の動作対応の放電波
形および充電波形をそれぞれ示す図４（Ａ），（Ｂ）を
参照すると、これら放電波形および充電波形の各々は電
流ピーク値Ｉｐと、電流変化率δ＝ΔＩ／ΔＴとのデー
タを含む。
タの一例として論理回路１１〜１４の動作対応の放電波
形および充電波形をそれぞれ示す図４（Ａ），（Ｂ）を
参照すると、これら放電波形および充電波形の各々は電
流ピーク値Ｉｐと、電流変化率δ＝ΔＩ／ΔＴとのデー
タを含む。
【００１３】上記インピーダンスデータを模式的に示す
等価回路図である図３（Ｂ）を参照すると、このインピ
ーダンスデータは、電源，接地端子ＴＶ，ＴＧから各論
理回路１１〜１４に分岐する節点までの共通の電源ライ
ンＷ０の抵抗Ｒ０とインダクタンスＬ０とを当業者には
周知の計算方法で論理回路１１〜１４に配分し、それに
各々の固有の電源経路対応のインダクタンス成分，抵抗
成分をそれぞれ付加して生成した４個の電源経路対応の
インダクタンスＬｉ，抵抗Ｒｉ（１≦ｉ≦４）から成
る。
等価回路図である図３（Ｂ）を参照すると、このインピ
ーダンスデータは、電源，接地端子ＴＶ，ＴＧから各論
理回路１１〜１４に分岐する節点までの共通の電源ライ
ンＷ０の抵抗Ｒ０とインダクタンスＬ０とを当業者には
周知の計算方法で論理回路１１〜１４に配分し、それに
各々の固有の電源経路対応のインダクタンス成分，抵抗
成分をそれぞれ付加して生成した４個の電源経路対応の
インダクタンスＬｉ，抵抗Ｒｉ（１≦ｉ≦４）から成
る。
【００１４】次に、図１およびシミュレーションのフロ
ーを示す図２を参照して本実施例のシミュレーション方
法について説明すると、まず、従来と同様のステップＰ
１〜Ｐ６を実行する。まず、入力部１に１番目の回路ブ
ロックすなわち論理回路１１のネットリストとテストパ
ターンとを入力する（ステップＰ１，Ｐ２）。次に、シ
ミュレータ部２は、ライブラリ５からのデータを用いて
論理回路１１の論理動作やディレイおよび消費電力等所
定のシミュレーションを実行する（ステップＰ３）。こ
こで得られた論理回路１１の出力信号Ａ１の設定時刻Ｔ
０からのディレイをＤ１とする。次に、判定部３はこの
シミュレーション結果を論理回路１１の設計値と比較し
規格を満足しているか否かを判定し、出力部４を経由し
て判定結果を出力する（ステップＰ４，Ｐ５）。同様に
論理回路１２〜１４についてステップＰ１〜Ｐ６を実行
し、ディレイＤ２〜Ｄ４を得る。
ーを示す図２を参照して本実施例のシミュレーション方
法について説明すると、まず、従来と同様のステップＰ
１〜Ｐ６を実行する。まず、入力部１に１番目の回路ブ
ロックすなわち論理回路１１のネットリストとテストパ
ターンとを入力する（ステップＰ１，Ｐ２）。次に、シ
ミュレータ部２は、ライブラリ５からのデータを用いて
論理回路１１の論理動作やディレイおよび消費電力等所
定のシミュレーションを実行する（ステップＰ３）。こ
こで得られた論理回路１１の出力信号Ａ１の設定時刻Ｔ
０からのディレイをＤ１とする。次に、判定部３はこの
シミュレーション結果を論理回路１１の設計値と比較し
規格を満足しているか否かを判定し、出力部４を経由し
て判定結果を出力する（ステップＰ４，Ｐ５）。同様に
論理回路１２〜１４についてステップＰ１〜Ｐ６を実行
し、ディレイＤ２〜Ｄ４を得る。
【００１５】次に、デレイＤ１〜Ｄ４をシミュレーショ
ン部６に供給して同時動作対応のＩＣ１０の動作特性の
シミュレーションであるステップＳ１〜Ｓ７を実行す
る。
ン部６に供給して同時動作対応のＩＣ１０の動作特性の
シミュレーションであるステップＳ１〜Ｓ７を実行す
る。
【００１６】まず、シミュレーション部６は、信号Ａ１
のディレイＤ１〜Ｄ４の供給に応答して内部回路の同時
動作数Ｎをカウントする（ステップＳ１）。図４（Ｃ）
を参照すると、この同時動作数Ｎは時刻Ｔ０から設定時
刻Ｔ１までの期間ｔ１の範囲内におけるディレイＤ１〜
Ｄ４対応の論理回路の数と定義する。本実施例ではディ
レイＤ１〜Ｄ３が期間ｔ１の範囲内であり、したがっ
て、同時動作数Ｎは対応の論理回路１１〜１３の数３と
なる。次に、ライブラリ９からこれらディレイＤ１〜Ｄ
３対応の信号Ａ１〜Ａ３の各々の電流ピーク値Ｉｐ１〜
Ｉｐ３と電流変化率δ１〜δ３とを含む充放電波形デー
タの供給を受けてそれぞれの最大電流変化率δ１ｍａｘ
〜δ３ｍａｘを算出する（ステップＳ２）。次に、ライ
ブラリ９から論理回路１１〜１３対応のインピーダンス
データ（インダクタンスＬｉ，抵抗Ｒｉ）の供給を受け
て、ステップＳ２で算出した最大電流変化率δ１ｍａｘ
〜δ３ｍａｘと電流ピーク値ｉｐ１〜ｉｐ３とを用い
て、次式により同時動作により発生する逆起電力の総和
である総逆起電力Ｇｍａｘを求め、算出結果を判定部７
に供給する。（ステップＳ３）。
のディレイＤ１〜Ｄ４の供給に応答して内部回路の同時
動作数Ｎをカウントする（ステップＳ１）。図４（Ｃ）
を参照すると、この同時動作数Ｎは時刻Ｔ０から設定時
刻Ｔ１までの期間ｔ１の範囲内におけるディレイＤ１〜
Ｄ４対応の論理回路の数と定義する。本実施例ではディ
レイＤ１〜Ｄ３が期間ｔ１の範囲内であり、したがっ
て、同時動作数Ｎは対応の論理回路１１〜１３の数３と
なる。次に、ライブラリ９からこれらディレイＤ１〜Ｄ
３対応の信号Ａ１〜Ａ３の各々の電流ピーク値Ｉｐ１〜
Ｉｐ３と電流変化率δ１〜δ３とを含む充放電波形デー
タの供給を受けてそれぞれの最大電流変化率δ１ｍａｘ
〜δ３ｍａｘを算出する（ステップＳ２）。次に、ライ
ブラリ９から論理回路１１〜１３対応のインピーダンス
データ（インダクタンスＬｉ，抵抗Ｒｉ）の供給を受け
て、ステップＳ２で算出した最大電流変化率δ１ｍａｘ
〜δ３ｍａｘと電流ピーク値ｉｐ１〜ｉｐ３とを用い
て、次式により同時動作により発生する逆起電力の総和
である総逆起電力Ｇｍａｘを求め、算出結果を判定部７
に供給する。（ステップＳ３）。
【００１７】
【００１８】次に、判定部７はこの総逆起電力Ｇｍａｘ
を設定した許容値Ｍ以下であるか否かを判定し（ステッ
プＳ４）、判定結果を出力部８を経由して出力して処理
を終了する（ステップＳ５）。
を設定した許容値Ｍ以下であるか否かを判定し（ステッ
プＳ４）、判定結果を出力部８を経由して出力して処理
を終了する（ステップＳ５）。
【００１９】
【発明の効果】以上説明したように、本発明の半導体集
積回路のシミュレーション装置および方法は、複数の回
路ブロックの同時動作による相互干渉が存在する場合の
動作特性対応の第２のシミュレーションを実行すること
により、製品化後における誤動作の要因である電源ライ
ンのインピーダンスに起因する動作電流対応の逆起電力
ノイズの評価が可能となるという効果がある。
積回路のシミュレーション装置および方法は、複数の回
路ブロックの同時動作による相互干渉が存在する場合の
動作特性対応の第２のシミュレーションを実行すること
により、製品化後における誤動作の要因である電源ライ
ンのインピーダンスに起因する動作電流対応の逆起電力
ノイズの評価が可能となるという効果がある。
【図１】本発明の半導体集積回路のシミュレーション装
置の一実施例を示すブロック図である。
置の一実施例を示すブロック図である。
【図２】本実施例の半導体集積回路のシミュレーション
方法における動作の一例を示すフローチャートである。
方法における動作の一例を示すフローチャートである。
【図３】設計対象のＩＣの構成を示すブロック図および
電源ラインのインピーダンスデータを模式的に示す等価
回路図である。
電源ラインのインピーダンスデータを模式的に示す等価
回路図である。
【図４】図３の回路の電流波形の一例を示す波形図およ
びディレイデータを示すタイムチャートである。
びディレイデータを示すタイムチャートである。
【図５】従来の半導体集積回路のシミュレーション装置
の一例を示すブロック図である。
の一例を示すブロック図である。
【図６】従来の半導体集積回路のシミュレーション方法
における動作の一例を示すフローチャートである。
における動作の一例を示すフローチャートである。
１ 入力部 ２，６ シミュレーション部 ３，７ 判定部 ４，８ 出力部 ５，９ ライブラリ １０ ＩＣ １１〜１４ 論理回路
Claims (4)
- 【請求項１】 予め定めた機能単位毎にブロック化され
た複数の回路ブロックを含む半導体集積回路の前記回路
ブロック毎のネットリストとテストパターンとを入力す
る入力手段と、前記回路ブロック毎の第１の動作特性対
応の第１のシミュレーションを実行する第１のシミュレ
ーション手段と、前記第１のシミュレーション結果を判
定する第１の判定手段と、前記第１のシミュレーション
の実行に必要な前記複数の回路ブロック関連の前記機能
対応の第１のデータを格納した第１のライブラリとを備
える半導体集積回路のシミュレーション装置において、 前記複数の回路ブロックの同時動作による相互干渉が存
在する場合の第２の動作特性対応の第２のシミュレーシ
ョンを実行する第２のシミュレーション手段と、 前記第２のシミュレーション結果を判定する第２の判定
手段と、 前記第２のシミュレーションの実行に必要な前記相互干
渉関連の第２のデータを格納した第２のライブラリとを
さらに備えることを特徴とする半導体集積回路のシミュ
レーション装置。 - 【請求項２】 前記第２のライブラリが前記複数の回路
ブロックの各々の動作時の電流変化率およびピーク電流
値と、前記半導体集積回路の電源ラインの等価回路から
算出した前記複数の回路ブロックの各々毎の電源ライン
対応のインピーダンスとを含む前記第２のデータの格納
手段を備え、 前記第２のシミューレーション手段が予め定めた同一期
間内に動作状態となる前記回路ブロックの数である同時
動作回路ブロック数を計数する同時動作回路ブロック数
計数手段と、前記複数の回路ブロックの各々毎の前記電
流変化率およびピーク電流値と前記インピーダンスとか
ら算出される前記複数の回路ブロックの各々毎の逆起電
力の総和の算出手段とを備え、 前記第２の判定手段が前記総和を予め定めた許容値と比
較して判定結果を得る比較手段を備えることを特徴とす
る請求項１記載の半導体集積回路のシミュレーション装
置。 - 【請求項３】 予め定めた機能単位毎にブロック化され
た複数の回路ブロックを含む半導体集積回路の前記回路
ブロック毎のネットリストとテストパターンとを入力す
るステップと、第１のライブラリに格納された前記複数
の回路ブロック関連の前記機能対応の第１のデータを用
いて前記回路ブロック毎の第１の動作特性対応の第１の
シミュレーションを実行するステップと、前記第１のシ
ミュレーション結果を判定するステップとを含む半導体
集積回路のシミュレーション方法において、 予め定めた同一期間内に動作状態となる前記回路ブロッ
クの数である同時動作回路ブロック数を計数するステッ
プと、 第２のライブラリに格納された前記複数の回路ブロック
の同時動作による相互干渉関連の第２のデータを用いて
前記複数の回路ブロックの前記相互干渉存在時の第２の
動作特性対応の第２のシミュレーションを実行するステ
ップと、 前記第２のシミュレーション結果を判定するステップと
をさらに含むことを特徴とする半導体集積回路のシミュ
レーション方法。 - 【請求項４】 前記第２のデータが前記複数の回路ブロ
ックの各々の動作時の電流変化率およびピーク電流値
と、前記半導体集積回路の電源ラインの等価回路から算
出した前記複数の回路ブロックの各々毎の電源ライン対
応のインピーダンスとを含み、 前記第２のシミューレーションが前記複数の回路ブロッ
クの各々毎の前記電流変化率およびピーク電流値と前記
インピーダンスとから算出される前記複数の回路ブロッ
クの各々毎の逆起電力の総和を算出し、 前記第２のシミュレーションの判定が前記総和を予め定
めた許容値と比較して判定結果を得ることを特徴とする
請求項３記載の半導体集積回路のシミュレーション方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6053440A JP2748855B2 (ja) | 1994-03-24 | 1994-03-24 | 半導体集積回路のシミュレーション装置および方法 |
| US08/949,818 US5901305A (en) | 1994-03-24 | 1997-10-14 | Simulation method and apparatus for semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6053440A JP2748855B2 (ja) | 1994-03-24 | 1994-03-24 | 半導体集積回路のシミュレーション装置および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07262263A JPH07262263A (ja) | 1995-10-13 |
| JP2748855B2 true JP2748855B2 (ja) | 1998-05-13 |
Family
ID=12942920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6053440A Expired - Lifetime JP2748855B2 (ja) | 1994-03-24 | 1994-03-24 | 半導体集積回路のシミュレーション装置および方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5901305A (ja) |
| JP (1) | JP2748855B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563299B1 (en) * | 2000-08-30 | 2003-05-13 | Micron Technology, Inc. | Apparatus for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer |
| US6523154B2 (en) | 2000-12-14 | 2003-02-18 | International Business Machines Corporation | Method for supply voltage drop analysis during placement phase of chip design |
| US7233889B2 (en) * | 2001-10-25 | 2007-06-19 | Matsushita Electric Industrial Co., Ltd. | Method, apparatus, and computer program for evaluating noise immunity of a semiconductor device |
| US8255199B2 (en) * | 2008-05-15 | 2012-08-28 | Agere Systems Inc. | Characterizing performance of an electronic system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4701860A (en) * | 1985-03-07 | 1987-10-20 | Harris Corporation | Integrated circuit architecture formed of parametric macro-cells |
| JPH02280278A (ja) * | 1989-04-21 | 1990-11-16 | Nec Corp | アナログｌｓｉ回路特性のシミュレーション方法 |
| JP2708338B2 (ja) * | 1992-10-12 | 1998-02-04 | 三菱電機株式会社 | 論理シミュレーション装置及び回路シミュレーション装置 |
| US5446676A (en) * | 1993-03-29 | 1995-08-29 | Epic Design Technology Inc. | Transistor-level timing and power simulator and power analyzer |
-
1994
- 1994-03-24 JP JP6053440A patent/JP2748855B2/ja not_active Expired - Lifetime
-
1997
- 1997-10-14 US US08/949,818 patent/US5901305A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5901305A (en) | 1999-05-04 |
| JPH07262263A (ja) | 1995-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5481484A (en) | Mixed mode simulation method and simulator | |
| EP1229462B1 (en) | Method and apparatus for analysing a source current waveform in a semiconductor integrated circuit | |
| US5878055A (en) | Method and apparatus for verifying a single phase clocking system including testing for latch early mode | |
| US6061283A (en) | Semiconductor integrated circuit evaluation system | |
| US6052809A (en) | Method for generating test patterns | |
| US7979261B2 (en) | Circuit simulation model generation apparatus, circuit simulation model generation method and circuit simulation apparatus | |
| US7233889B2 (en) | Method, apparatus, and computer program for evaluating noise immunity of a semiconductor device | |
| US5293327A (en) | Method of logic circuit simulation | |
| JP2748855B2 (ja) | 半導体集積回路のシミュレーション装置および方法 | |
| US6463574B1 (en) | Apparatus and method for inserting repeaters into a complex integrated circuit | |
| JP2001092860A (ja) | 集積回路のノイズ及び電力の評価方法 | |
| US6170071B1 (en) | Method for optimizing test fixtures to minimize vector load time for automated test equipment | |
| US20030188272A1 (en) | Synchronous assert module for hardware description language library | |
| JP2004054522A (ja) | 半導体装置の同時スイッチングノイズ評価方法 | |
| JP2965071B2 (ja) | 集積回路装置 | |
| US6879927B1 (en) | Communication interface for virtual IC tester | |
| JPH07239865A (ja) | 論理シミュレータ | |
| JPH11219382A (ja) | 遅延算出装置、遅延算出方法および遅延算出用プログラムを記録した記録媒体 | |
| JPH07110826A (ja) | ミックスモードシミュレーション方法 | |
| JP2003240823A (ja) | プログラム変換方法、プログラム変換システム、プログラム変換プログラム、治具の設計システム、冶具の設計プログラムおよびプログラムが記録された記録媒体 | |
| JP2972515B2 (ja) | 入出力バッファテスト回路 | |
| JP2003028936A (ja) | 半導体装置のテストパターン編集方法 | |
| JP2630218B2 (ja) | 回路設計装置 | |
| JP2001147254A (ja) | 半導体集積回路のテスト装置とそのテスト方法 | |
| JP2003091569A (ja) | 半導体集積回路設計方法、半導体集積回路、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980120 |