JP2015088009A - 並行編集システム、並行編集方法、プログラムおよびメモリ媒体 - Google Patents

並行編集システム、並行編集方法、プログラムおよびメモリ媒体 Download PDF

Info

Publication number
JP2015088009A
JP2015088009A JP2013226761A JP2013226761A JP2015088009A JP 2015088009 A JP2015088009 A JP 2015088009A JP 2013226761 A JP2013226761 A JP 2013226761A JP 2013226761 A JP2013226761 A JP 2013226761A JP 2015088009 A JP2015088009 A JP 2015088009A
Authority
JP
Japan
Prior art keywords
electronic component
parallel
editing system
editing
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013226761A
Other languages
English (en)
Other versions
JP6395368B2 (ja
Inventor
昭孝 岡野
Akitaka Okano
昭孝 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zuken Inc
Original Assignee
Zuken Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zuken Inc filed Critical Zuken Inc
Priority to JP2013226761A priority Critical patent/JP6395368B2/ja
Publication of JP2015088009A publication Critical patent/JP2015088009A/ja
Application granted granted Critical
Publication of JP6395368B2 publication Critical patent/JP6395368B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

【課題】複数の端末あるいは複数の設計者による並行編集を効率化する。
【解決手段】複数の端末からの編集要求に従って電気回路を編集するための並行編集システムは、前記複数の端末のうちの1つの端末によって第1オブジェクトがロック対象として選択された場合に、前記第1オブジェクト、および、前記第1オブジェクトに対して所定の接続関係を有する第2オブジェクトを、前記複数の端末のうち前記第1オブジェクトをロック対象として選択した端末以外の端末によって所定の編集ができないロック状態にする。
【選択図】図2

Description

本発明は、複数の端末からの編集要求に従って電気回路を編集するための並行編集システムおよび並行編集方法、ならびに、該並行編集システムが構成されるように該複数の端末を動作させるためのプログラムおよびメモリ媒体に関する。
複数の端末からの編集要求に従って電気回路を編集するための並行編集システム、即ち、複数の設計者からの編集要求に従って電気回路を編集するための並行編集システムがある。このような並行編集システムにおいて、複数の設計者からの編集要求が同一部分に対してほぼ同時に出されると、複数の設計者からの編集要求が干渉し合い、編集作業を円滑に進めることができない。そこで、一人の設計者が編集している部分をロックし、その部分を他の設計性が編集できないようにする技術が知られている。
特許文献1には、3つのCADデータ部(具体的には、回路CADデータ部、配置/配線CADデータ部、図面CADデータ部)を編集するCAD装置が記載されている。各CADデータ部のうちロックが必要な範囲はセグメントとして管理され、当該セグメントについては、1つのCAD装置だけが編集可能にされ、他のCAD装置は編集不能にされる。例えば、1つのCAD装置により回路CADデータ部の編集作業が行われ、当該回路CADデータ部における更新対象のセグメントが確定した場合、当該セグメントに対応する配置/配線CADデータ部、図面CADデータ部のそれぞれのセグメントが特定される。そして、他のCAD部には、回路CADデータ部における更新対象のセグメントと、当該セグメントに対応する配置/配線CADデータ部および図面CADデータ部のそれぞれのセグメント、即ちロック対象の3つのセグメントを示すロックセグメント情報が送信される。他のCAD部は、このロックセグメント情報に基づいてロック対象の3つのセグメントをロックする。
特開2007−299244号公報
図9には、電子部品IC51と電子部品IC52とが配置されたプリント回路基板B1が示されている。電子部品IC51のピンP1と電子部品IC52のピンP2とは、ラッツネットRNで接続されている。ここで、ラッツネットRNは、ピンP1とピンP2との電気的な接続を示しているが、図9に示す状態では、ピンP1とピンP2とは、実際には接続されていない。つまり、ラッツネットRNは、ピンP1とピンP2とを配線路(導電性パターン)によって接続すべきことを示している。
設計者は、ピンP1とピンP2とを配線路で接続する必要がある。並行編集システムにおいて複数の設計者が設計を行う場合として、図10に示されるように、第1の設計者がピンP1から配線路L1を引き出したときに、第2の設計者が電子部品IC52を移動させた場合を考えてみる。ここで、第1の設計者がピンP1から配線路L1を引き出すときに、電子部品IC51は、第1の設計者による編集のみが可能なようにロックされ、第2の設計者が電子部品IC52を移動させるときに、電子部品IC52は、第2の設計者による編集のみが可能なようにロックされうる。
しかしながら、ある並行編集システムにおいては、第2の設計者が電子部品IC52を移動させることにより、第1の設計者が操作している端末の画面から電子部品IC52が消えるかもしれない。また、他の並行編集システムにおいては、配線路L1を引いている最中は第1の設計者が操作している端末の画面内で電子部品IC52が移動しないが、配線路L1を引き終わった後に設計データが更新されたときに、電子部品IC52が移動してしまっているかもしれない。
以上の例のように、編集対象の1つの電子部品またはその周辺エリア内の電子部品のみがロックされるのでは、編集対象の1つの電子部品と配線路で接続すべき他の電子部品とが一人の設計者のためにロックされることは保証されず、上記のような不都合が起こりうる。
本発明は、上記の課題認識を契機としてなされたものであり、複数の端末あるいは複数の設計者による並行編集を効率化することを目的とする。
本発明の第1の側面は、複数の端末からの編集要求に従って電気回路を編集するための並行編集システムに係り、該並行編集システムは、前記複数の端末のうちの1つの端末によって第1オブジェクトがロック対象として選択された場合に、前記第1オブジェクト、および、前記第1オブジェクトに対して所定の接続関係を有する第2オブジェクトを、前記複数の端末のうち前記第1オブジェクトをロック対象として選択した端末以外の端末によって所定の編集ができないロック状態にするロック部を備える。
本発明の第2の側面は、複数の端末からの編集要求に従って電気回路を編集する並行編集方法に係り、前記並行編集方法は、前記複数の端末のうちの1つの端末によって第1オブジェクトがロック対象として選択された場合に、前記第1オブジェクト、および、前記第1オブジェクトに対して所定の接続関係を有する第2オブジェクトを、前記複数の端末のうち前記第1オブジェクトをロック対象として選択した端末以外の端末によって所定の編集ができないロック状態にする工程を含む。
本発明の第3の側面は、プログラムに係り、前記プログラムは、前記第1の側面に係る並行編集システムが構成されるように前記複数の端末を動作させる。
本発明の第4の側面は、プログラムを格納したメモリ媒体に係り、前記プログラムは、前記第1の側面に係る並行編集システムが構成されるように前記複数の端末を動作させる。
本発明によれば、複数の端末あるいは複数の設計者による並行編集を効率化することができる。
本発明の1つの実施形態の並行編集システムの構成を示す図。 ロック対象として選択されたオブジェクトと関連オブジェクトとの関係を例示する図。 ロック対象として選択されたオブジェクトと関連オブジェクトとの関係を例示する図。 ロック対象として選択されたオブジェクトと関連オブジェクトとの関係を例示する図。 ロック対象として選択されたオブジェクトと関連オブジェクトとの関係を例示する図。 ロック対象として選択されたオブジェクトと関連オブジェクトとの関係を例示する図。 設定画面の一例を示す図。 編集動作を例示する図。 設計例を示す図。 設計例を示す図。
以下、添付図面を参照しながら本発明をその例示的な実施形態を通して説明する。
図1には、本発明の1つの実施形態の並行編集システム300の構成が示されている。並行編集システム300は、複数の端末210、220、230、240からの編集要求に従って電気回路を編集する。並行編集システム300は、図1に示されているように、1つサーバ100と、複数の端末210、220、230、240とをネットワークNWによって接続して構成されうる。複数の端末210、220、230、240は、電気回路の編集を並行して行うために複数の設計者によって操作されうる。ここで、サーバ100も編集のための端末として使用されてもよい。
サーバ100は、情報処理装置に並行編集プログラム152を組み込むことによって構成されうる。サーバ100は、汎用の情報処理装置と同様に、CPU110、メモリ120、入力デバイス(例えば、キーボード、タッチパネル、マウスなど)130、ディスプレイ140、ハードディスク(メモリ)150、ネットワークインターフェース160などで構成されうる。並行編集プログラム152は、ハードディスク150に組み込まれうる。並行編集プログラム152は、それを格納したメモリ媒体の形態で配布されうる。ハードディスク150には、並行編集システム300によって作成される設計データ154が格納されうる。
複数の端末210、220、230、240は、汎用の情報処理装置によって構成されうる。複数の端末210、220、230、240は、例えば、CPU、メモリ、入力デバイス(例えば、キーボード、タッチパネル、マウスなど)、ディスプレイ、ハードディスク(メモリ)、ネットワークインターフェースなどで構成されうる。
並行編集プログラム152は、並行編集システム300を、ロック部を備えるシステムとして動作させるプログラムモジュール153を含む。以下では、説明の便宜上、プログラムモジュール153をロック部153という。ロック部153は、複数の端末210、220、230、240のうちの1つの端末によって第1オブジェクトがロック対象として選択された場合に、該第1オブジェクト、および、該第1オブジェクトに対して所定の接続関係を有する第2オブジェクトをロック状態にする。ロック状態は、複数の端末210、220、230、240のうち該第1オブジェクトをロック対象として選択した端末以外の端末によって所定の編集ができない状態である。以下では、第1オブジェクトに対して所定の接続関係を有する第2オブジェクトを関連オブジェクトとも呼ぶ。
所定の編集は、第1オブジェクトの移動および削除、ならびに、第2オブジェクト(関連オブジェクト)の移動および削除を含みうる。所定の編集は、第1オブジェクトと第2オブジェクト(関連オブジェクト)との接続を含んでもよい。所定の編集は、第1オブジェクトと該第1オブジェクトに対して所定の接続関係を有しない第3オブジェクトとの接続、および、第2オブジェクト(関連オブジェクト)と該第3オブジェクトとの接続を含んでもよい。
オブジェクトとは、電子部品(例えば、IC、LSI、抵抗素子、キャパシタ、コネクタなど)および配線路(導電性パターン)を含む用語として用いられる。一例において、第1オブジェクトは、第1電子部品であり、第2オブジェクトは、該第1電子部品と接続されるべき第2電子部品(より具体的には、該第1電子部品とラッツネットによって接続された第2電子部品)、又は、該第1電子部品と接続された第2電子部品(より具体的には、該第1電子部品と配線路によって既に接続された第2電子部品)を含む。
以下、具体例を通してロック部の機能を説明する。図2〜図6において、関連ジェクトには、斜線が付されている。図2には、編集途中の電気回路400が例示されている。電気回路400は、プリント回路基板Bと、プリント回路基板Bの上に配置された複数の電子部品IC1〜IC11とを有する。電子部品と電子部品とは、ラッツネットによって接続されている。図2中の点線は、ラッツネットを示している。例えば、電子部品IC1、電子部品IC2、IC3はラッツネット250で相互に接続されている。設計者による設計作業は、ラッツネットに従って配線路を配置する作業を含む。
以下では、より具体的な例の提供を目的として、電子部品IC1をキー部品(重要部品あるいは主要部品)、電子部品IC2−IC11を非キー部品として扱ってロックの制御を行う例を説明する。ロック部153は、キー部品としての電子部品IC1(第1オブジェクト)が複数の端末210、220、230、240のうちの1つの端末によってロック対象として選択された場合に、キー部品としての電子部品IC1(第1オブジェクト)、および、該電子部品IC1(第1オブジェクト)に対して所定の接続関係を有する電子部品(第2オブジェクトあるいは関連オブジェクト)を、複数の端末210、220、230、240のうち電子部品IC1(第1オブジェクト)をロック状態にする。
上記の所定の接続関係は、任意に定められうる。図2に例示された第1の例において、キー部品としての電子部品IC1(第1オブジェクト)に対して所定の接続関係を有する電子部品(第2オブジェクトあるいは関連オブジェクト)は、電子部品IC1と接続されるべき第2電子部品IC2、IC3、IC5、IC6、IC7、IC8、IC9、IC11(電子部品IC1とラッツネット250−1、250−2、251〜256によって接続された電子部品)、又は、電子部品IC1と接続された第2電子部品(図2には示されていないが、電子部品IC1と配線路によって接続された電子部品)を含む。
図3に例示された第2の例において、キー部品としての電子部品IC1(第1オブジェクト)に対して所定の接続関係を有する電子部品(第2オブジェクトあるいは関連オブジェクト)は、電子部品IC1に対して他の電子部品を介することなく接続されるべき電子部品IC2、IC5、IC6、IC7、IC8、IC9、IC11(電子部品IC1とラッツネット250−1、251〜256によって接続された電子部品)、又は、第1電子部品IC1に対して他の電子部品を介することなく接続された電子部品(図3には示されていないが、電子部品IC1と配線路によって接続された電子部品)を含む。ここで、電子部品IC3は、電子部品IC1に対して他の電子部品IC2を介して接続されるべき電子部品である。
図4に例示された第3の例において、キー部品としての電子部品IC1(第1オブジェクト)に対して所定の接続関係を有する電子部品(第2オブジェクトあるいは関連オブジェクト)は、電子部品IC1と接続されるべき第2電子部品IC2、IC3、IC5、IC6、IC7、IC8、IC9、IC11(電子部品IC1とラッツネット250−1、250−2、251〜256によって接続された電子部品)、又は、電子部品IC1と接続された第2電子部品(図4には示されていないが、電子部品IC1と配線路によって接続された電子部品)のうち、電子部品IC1の複数のピンと接続されるべき第2電子部品IC5、IC7、又は、電子部品IC1の複数のピンと接続された電子部品を含む。
図5に例示された第4の例において、キー部品としての電子部品IC1(第1オブジェクト)に対して所定の接続関係を有する電子部品(第2オブジェクトあるいは関連オブジェクト)は、電子部品IC1と接続されるべき第2電子部品IC2、IC3、IC5、IC6、IC7、IC8、IC9、IC11(電子部品IC1とラッツネット250−1、250−2、251〜256によって接続された電子部品)、又は、電子部品IC1と接続された第2電子部品(図5には示されていないが、電子部品IC1と配線路によって接続された電子部品)のうち、差動信号対の配線路によって電子部品IC1と接続されるべき電子部品IC7(差動信号対のラッツネット252によって電子部品IC1と接続された第2電子部品IC7)、又は、差動信号対の配線路によって電子部品IC1と接続された電子部品を含む。
図6に例示された第5の例において、キー部品としての電子部品IC1(第1オブジェクト)に対して所定の接続関係を有する電子部品(第2オブジェクトあるいは関連オブジェクト)は、電子部品IC1と接続されるべき第2電子部品IC2、IC3、IC5、IC6、IC7、IC8、IC9、IC11(電子部品IC1とラッツネット250−1、250−2、251〜256によって接続された電子部品)、又は、電子部品IC1と接続された第2電子部品(図6には示されていないが、電子部品IC1と配線路によって接続された電子部品)のうち、所定長よりも短い配線路によって電子部品IC1と接続されるべき電子部品IC2、IC3、IC5、IC7、IC8、IC9、IC11(電子部品IC1とラッツネット250−1、250−2、251〜255によって接続された電子部品)、又は、所定長よりも短い配線路によって電子部品IC1と接続された第2電子部品を含む。ここで、ラッツネット256は、所定長よりも長く、したがって、ラッツネット256に対応する配線路も所定長よりも長くなる。そのため、この例では、電子部品IC6は、所定長よりも短い配線路によって電子部品IC1と接続されるべき電子部品から除かれている。
第1オブジェクトとともにロック状態にされる第2オブジェクト(関連オブジェクト)は、第1オブジェクトに接続された配線路を含みうる。
キー部品および/または関連オブジェクトは、設計者によって任意に設定されうる。図7には、キー部品および関連オブジェクトを設定するために並行編集プログラム152の設定部によって端末210〜240のディスプレイに表示される設定画面の一例が示されている。キー部品の設定は、設定欄701において行うことができる。図7に示す例では、電子部品IC1〜IC11のうち電子部品IC1がキー部品として設定されている。図7に示す例では、キー部品の設定は、該当する電子部品にチェックマークを付けることによってなされる。
関連オブジェクトの設定は、設定欄702、703において行うことができる。設定欄702では、関連オブジェクトとして、(a)「キー部品に接続されている全てのオブジェクト」を指定するモードと、(b)「キー部品から最初に接続されるオブジェクト」を指定するモードとのいずれかを選択することができる。(a)は図2に例示されたモードであり、(b)は図3に例示されたモードである。ここで、「キー部品から最初に接続されるオブジェクト」とは、キー部品から他のオブジェクトを介することなく接続されるオブジェクトを意味する。また、「接続されるオブジェクト」とは、接続されるべきオブジェクト、および、配線路によって既に接続されたオブジェクトを包含する。
設定欄703では、設定欄702で設定されたモードで特定される関連オブジェクトのうち条件を満たすオブジェクトを関連オブジェクトとして設定する欄である。即ち、設定欄702で設定されたモードで特定される関連オブジェクトのうち条件を満たさないオブジェクトを関連オブジェクトから除外することができる。「キー部品の複数ピンと接続される部品」の項目がアクティブにされた場合は、図4に例示されるように、第1オブジェクトに対して所定の接続関係を有する第2オブジェクト(関連オブジェクト)として、第1電子部品と接続されるべき第2電子部品、又は、第1電子部品と接続された第2電子部品のうち、第1電子部品の複数のピンと接続されるべき第2電子部品(図4の例では、IC5、IC7)、又は、第1電子部品の複数のピンと接続された第2電子部品が選択される。
「差動信号対で接続される部品」の項目がアクティブにされた場合、図5に例示されるように、第1オブジェクト(図5の例では、IC1)に対して所定の接続関係を有する第2オブジェクト(関連オブジェクト)として、第1オブジェクトと接続されるべき第2オブジェクト、又は、第1オブジェクトと接続された第2オブジェクトのうち、差動信号対の配線路によって第1オブジェクトと接続されるべき第2オブジェクト(図5の例では、IC7)、又は、差動信号対の配線路によって第1オブジェクトと接続された第2オブジェクトが選択される。
「配線長がXXmm以内の部品」の項目がアクティブにされた場合、図6に例示されるように、第1オブジェクト(図6の例では、IC1)に対して所定の接続関係を有する第2オブジェクト(関連オブジェクト)として、第1オブジェクトと接続されるべき第2オブジェクト、又は、第1オブジェクトと接続された第2オブジェクトのうち、所定長(XXmm)よりも短い配線路によって第1オブジェクトと接続されるべき第2オブジェクト(図6の例では、IC2、IC3、IC5、IC7、IC8、IC9、IC11)、又は、所定長よりも短い配線路によって第1オブジェクトと接続された第2オブジェクトが選択される。「XX」には、任意の値が設定されうる。
「キー部品の複数ピンと接続される部品」、「差動信号対で接続される部品」、「配線長がXXmm以内の部品」は、個別にアクティブにされてもよいし、2以上が同時にアクティブにされてもよい。
図8には、並行編集プログラム152によって制御される複数の端末210〜240の動作が例示されている。ステップS410では、初期設定がされる。初期設定は、例えば、図7を参照しながら例示した設定を含みうる。ステップS420では、複数の端末210〜240のいずれかの端末を操作する設計者によって編集対象のオブジェクトが選択される。
ステップS430では、ステップS420で選択された編集対象のオブジェクトがキー部品(予め設定されたオブジェクト)であるか否かが判断され、キー部品であれば、ステップS440に処理が進められる。ステップS440では、キー部品(第1オブジェクト)および関連オブジェクト(第2オブジェクト)がロック状態に設定される。
この例では、編集対象のオブジェクトがキー部品(予め設定されたオブジェクト)に該当し、かつ、当該オブジェクトが編集対象として選択された場合に、当該オブジェクトとともに関連オブジェクトがロック状態にされるが、これは一例に過ぎない。オブジェクトがロック対象として選択された場合に、当該オブジェクトの他、当該オブジェクトに対して所定の接続関係を有する関連オブジェクトがロック対象とされてもよい。
また、この例では、キー部品としてのオブジェクトが編集対象として選択されたことに応じて当該オブジェクトがロック対象として選択されるが、これは一例に過ぎない。オブジェクト(当該オブジェクトは、キー部品であってもよいし、キー部品でなくてもよい)が編集対象として選択された後に、例えば、キーボードの特別な操作などによってロック対象として選択されてもよい。
ステップS450では、ステップS420で編集対象のオブジェクト(即ち、キー部品)を選択した設計者による編集がなされる。なお、これと並行して、他の設計者がキー部品および関連オブジェクト以外のオブジェクトを編集することは可能である。
ステップS460では、キー部品のロック状態の解除が指示されたかどうかが判断され、キー部品のロック状態の解除が指示されたら、テップS470において、キー部品および関連オブジェクトのロック状態が解除される。ここで、キー部品あるいは関連オブジェクトの編集対象としての選択が解除されたことに応じて(キー部品および関連オブジェクト以外のオブジェクトが選択されたことに応じて)、キー部品のロック対象としての指定が解除されたと判断されうる。あるいは、キーボードの特別な操作などによって、キー部品のロック対象としての指定が解除されてもよい

Claims (17)

  1. 複数の端末からの編集要求に従って電気回路を編集するための並行編集システムであって、
    前記複数の端末のうちの1つの端末によって第1オブジェクトがロック対象として選択された場合に、前記第1オブジェクト、および、前記第1オブジェクトに対して所定の接続関係を有する第2オブジェクトを、前記複数の端末のうち前記第1オブジェクトをロック対象として選択した端末以外の端末によって所定の編集ができないロック状態にするロック部を備える、
    ことを特徴とする並行編集システム。
  2. 前記第1オブジェクトは、第1電子部品であり、
    前記第1オブジェクトに対して前記所定の接続関係を有する前記第2オブジェクトは、前記第1電子部品と接続されるべき第2電子部品、又は、前記第1電子部品と接続された第2電子部品を含む、
    ことを特徴とする請求項1に記載の並行編集システム。
  3. 前記第1オブジェクトは、第1電子部品であり、
    前記第1オブジェクトに対して前記所定の接続関係を有する前記第2オブジェクトは、前記第1電子部品に対して他の電子部品を介することなく接続されるべき電子部品、又は、前記第1電子部品に対して他の電子部品を介することなく接続された電子部品を含む、 ことを特徴とする請求項1に記載の並行編集システム。
  4. 前記第1オブジェクトは、第1電子部品であり、
    前記第1オブジェクトに対して前記所定の接続関係を有する前記第2オブジェクトは、前記第1電子部品と接続されるべき第2電子部品、又は、前記第1電子部品と接続された第2電子部品のうち、前記第1電子部品の複数のピンと接続されるべき第2電子部品、又は、前記第1電子部品の複数のピンと接続された第2電子部品を含む、
    ことを特徴とする請求項1に記載の並行編集システム。
  5. 前記第1オブジェクトは、第1電子部品であり、
    前記第1オブジェクトに対して前記所定の接続関係を有する前記第2オブジェクトは、前記第1電子部品と接続されるべき第2電子部品、又は、前記第1電子部品と接続された第2電子部品のうち、差動信号対の配線路によって前記第1電子部品と接続されるべき第2電子部品、又は、差動信号対の配線路によって前記第1電子部品と接続された第2電子部品を含む、
    ことを特徴とする請求項1に記載の並行編集システム。
  6. 前記第1オブジェクトは、第1電子部品であり、
    前記第1オブジェクトに対して前記所定の接続関係を有する前記第2オブジェクトは、前記第1電子部品と接続されるべき第2電子部品、又は、前記第1電子部品と接続された第2電子部品のうち、所定長よりも短い配線路によって前記第1電子部品と接続されるべき第2電子部品、又は、所定長よりも短い配線路によって前記第1電子部品と接続された第2電子部品を含む、
    ことを特徴とする請求項1に記載の並行編集システム。
  7. 前記所定の編集は、前記第1オブジェクトの移動および削除、ならびに、前記第2オブジェクトの移動および削除を含む、
    ことを特徴とする請求項1乃至6のいずれか1項に記載の並行編集システム。
  8. 前記所定の編集は、前記第1オブジェクトと前記第2オブジェクトとの接続を含む、
    ことを特徴とする請求項7に記載の並行編集システム。
  9. 前記所定の編集は、前記第1オブジェクトと前記第1オブジェクトに対して前記所定の接続関係を有しない第3オブジェクトとの接続、および、前記第2オブジェクトと前記第3オブジェクトとの接続を含む、
    ことを特徴とする請求項7又は8に記載の並行編集システム。
  10. 前記第1オブジェクトが編集対象として選択されたことに応じて前記第1オブジェクトがロック対象として選択される、
    ことを特徴とする請求項1乃至9のいずれか1項に記載の並行編集システム。
  11. 前記第1オブジェクトが前記電気回路を構成する複数のオブジェクトのうち予め設定されたオブジェクトに該当し、かつ、前記第1オブジェクトが編集対象として選択された場合に、当該選択に応じて前記第1オブジェクトがロック対象として選択される、
    ことを特徴とする請求項1乃至10のいずれか1項に記載の並行編集システム。
  12. 前記ロック部は、前記第1オブジェクトのロック対象としての指定が解除されたことに応じて前記第1オブジェクトおよび前記第2オブジェクトのロック状態を解除する、
    ことを特徴とする請求項1乃至11のいずれか1項に記載の並行編集システム。
  13. 前記ロック部は、前記第1オブジェクトあるいは前記第2オブジェクトの編集対象としての選択が解除されたことに応じて前記第1オブジェクトおよび前記第2オブジェクトのロック状態を解除する、
    ことを特徴とする請求項12に記載の並行編集システム。
  14. 前記所定の接続関係を設定する設定部を更に備える、
    ことを特徴とする請求項1乃至13のいずれか1項に記載の並行編集システム。
  15. 複数の端末からの編集要求に従って電気回路を編集する並行編集方法であって、
    前記複数の端末のうちの1つの端末によって第1オブジェクトがロック対象として選択された場合に、前記第1オブジェクト、および、前記第1オブジェクトに対して所定の接続関係を有する第2オブジェクトを、前記複数の端末のうち前記第1オブジェクトをロック対象として選択した端末以外の端末によって所定の編集ができないロック状態にする工程を含む、
    ことを特徴とする並行編集方法。
  16. 請求項1乃至14のいずれか1項に記載の並行編集システムが構成されるように前記複数の端末を動作させるためのプログラム。
  17. 請求項1乃至14のいずれか1項に記載の並行編集システムが構成されるように前記複数の端末を動作させるためのプログラムを格納したメモリ媒体。
JP2013226761A 2013-10-31 2013-10-31 並行編集システム、並行編集方法、プログラムおよびメモリ媒体 Active JP6395368B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013226761A JP6395368B2 (ja) 2013-10-31 2013-10-31 並行編集システム、並行編集方法、プログラムおよびメモリ媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013226761A JP6395368B2 (ja) 2013-10-31 2013-10-31 並行編集システム、並行編集方法、プログラムおよびメモリ媒体

Publications (2)

Publication Number Publication Date
JP2015088009A true JP2015088009A (ja) 2015-05-07
JP6395368B2 JP6395368B2 (ja) 2018-09-26

Family

ID=53050721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013226761A Active JP6395368B2 (ja) 2013-10-31 2013-10-31 並行編集システム、並行編集方法、プログラムおよびメモリ媒体

Country Status (1)

Country Link
JP (1) JP6395368B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291672A (ja) * 1991-03-20 1992-10-15 Hitachi Ltd 設計支援装置
JPH06244284A (ja) * 1992-10-30 1994-09-02 Internatl Business Mach Corp <Ibm> 回路配線編集システム及びその方法
JPH09269953A (ja) * 1996-04-01 1997-10-14 Ricoh Co Ltd Cad支援装置
JPH10307855A (ja) * 1997-05-08 1998-11-17 Nec Corp プリント配線板の配線方法
JP2003345844A (ja) * 2002-05-29 2003-12-05 Fujitsu Ltd 対話型フロアプランナ装置
JP2006252285A (ja) * 2005-03-11 2006-09-21 Mitsubishi Electric Corp プリント基板設計装置およびプリント基板設計方法
JP2007299244A (ja) * 2006-05-01 2007-11-15 Fujitsu Ltd Cadシステム
JP2012198703A (ja) * 2011-03-18 2012-10-18 Fujitsu Ltd スイッチング電源回路方式判定処理方法,cad装置およびcadプログラム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291672A (ja) * 1991-03-20 1992-10-15 Hitachi Ltd 設計支援装置
JPH06244284A (ja) * 1992-10-30 1994-09-02 Internatl Business Mach Corp <Ibm> 回路配線編集システム及びその方法
JPH09269953A (ja) * 1996-04-01 1997-10-14 Ricoh Co Ltd Cad支援装置
JPH10307855A (ja) * 1997-05-08 1998-11-17 Nec Corp プリント配線板の配線方法
JP2003345844A (ja) * 2002-05-29 2003-12-05 Fujitsu Ltd 対話型フロアプランナ装置
JP2006252285A (ja) * 2005-03-11 2006-09-21 Mitsubishi Electric Corp プリント基板設計装置およびプリント基板設計方法
JP2007299244A (ja) * 2006-05-01 2007-11-15 Fujitsu Ltd Cadシステム
JP2012198703A (ja) * 2011-03-18 2012-10-18 Fujitsu Ltd スイッチング電源回路方式判定処理方法,cad装置およびcadプログラム

Also Published As

Publication number Publication date
JP6395368B2 (ja) 2018-09-26

Similar Documents

Publication Publication Date Title
Alpert The ISPD98 circuit benchmark suite
US9047435B2 (en) Multi-board design apparatus, multi-board design method, program and computer-readable recording medium
US8910100B1 (en) System and method for automatically reconfiguring chain of abutted devices in electronic circuit design
US8166443B2 (en) Method of shield line placement for semiconductor integrated circuit, design apparatus for semiconductor integrated circuit, and design program for semiconductor integrated circuit
KR101956692B1 (ko) 모듈 방식으로 조립된 전자장치를 위한 3d 프린팅된 기판을 생성하는 방법
KR101275871B1 (ko) SaaS 환경에서의 홈페이지 제작 시스템 및 방법, 그 방법을 컴퓨터에서 실행하기 위한 컴퓨터 프로그램이 기록된, 컴퓨터로 판독 가능한 기록 매체
US8762927B2 (en) Processing method of electric information in CAD system, processing device of electric information in CAD system, program and computer-readable storage medium
US20050114865A1 (en) Integrating multiple electronic design applications
JP4843583B2 (ja) 情報処理装置、電源系統ツリー作成方法およびプログラム
JP6395368B2 (ja) 並行編集システム、並行編集方法、プログラムおよびメモリ媒体
JP2015158771A (ja) 回路設計およびプリント基板設計用クラウド型電子cadシステム
JP2010272034A (ja) システム構成設計装置、システム構成設計プログラム及び記録媒体
US8584077B1 (en) User-controllable connectivity engine for electronic design automation tools
JP6324708B2 (ja) 並行編集システム、並行編集方法、プログラムおよびメモリ媒体
JP2017143193A (ja) 配線基板、配線基板設計方法、配線基板設計支援装置、及びプログラム
JP6234180B2 (ja) 並行編集システム、並行編集方法、プログラムおよびメモリ媒体
JP2953051B2 (ja) 導体パターン相互間のクリアランスをチェックする方法
JP2011198028A (ja) 回路設計支援装置およびプログラム
JP2008257565A (ja) 配線設計装置
US10521542B2 (en) Computer-readable recording medium storing electrical design support program, electrical design support method, and information processing apparatus
CN108228964B (zh) 电路绘制方法及电路绘制系统
JP2008171399A (ja) 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム
JP5264305B2 (ja) 回路編集支援方法、そのプログラム、その記録媒体、および回路編集支援装置
JP3229715B2 (ja) 多層プリント板の穴データ管理方法
JP2006011507A (ja) 基板埋め込み部品のテストポイント設定方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180828

R150 Certificate of patent or registration of utility model

Ref document number: 6395368

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250