JP5482774B2 - 基板配線の設計方法 - Google Patents
基板配線の設計方法 Download PDFInfo
- Publication number
- JP5482774B2 JP5482774B2 JP2011276081A JP2011276081A JP5482774B2 JP 5482774 B2 JP5482774 B2 JP 5482774B2 JP 2011276081 A JP2011276081 A JP 2011276081A JP 2011276081 A JP2011276081 A JP 2011276081A JP 5482774 B2 JP5482774 B2 JP 5482774B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- design
- severity
- substrate
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013461 design Methods 0.000 title claims description 310
- 238000000034 method Methods 0.000 title claims description 149
- 239000000758 substrate Substances 0.000 claims description 92
- 230000008878 coupling Effects 0.000 claims description 64
- 238000010168 coupling process Methods 0.000 claims description 64
- 238000005859 coupling reaction Methods 0.000 claims description 64
- 238000001228 spectrum Methods 0.000 claims description 54
- 230000001419 dependent effect Effects 0.000 claims description 3
- 238000004458 analytical method Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 18
- 239000010410 layer Substances 0.000 description 11
- 238000012545 processing Methods 0.000 description 10
- 230000014509 gene expression Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 4
- 238000012938 design process Methods 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000010606 normalization Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/10—Noise analysis or noise optimisation
Description
特に、車両に搭載されるエンジンECU(Electronic Control Unit)においては、デジタル系信号等が伝送されるノイジーな配線と各種センサからの微弱信号等が伝送されるセンシティブな配線とが一枚の配線基板に混在しており、クロストークが発生し易い条件下にある。エンジンECUは、狭い車両スペースに設置する必要があるため小型化が進んでおり、電子部品を搭載する配線基板は、高密度実装基板となってきている。また、エンジンECUの高機能化に伴ってマイコンの高速化が進められ、マイコンのクロック周波数も上昇しているため、クロストークに対してますます悪条件となってきている。
限界カップリング係数は、例えば加害側IC端子に接続する配線と被害側コネクタ端子に接続する配線のカップリング係数で、これ以上大きくなるとクロストークによる不具合が発生してしまうカップリング係数の限界値である。
上記第1のステップで行うセベリティの計算は、数式2を用いて行う計算である。また、セベリティは、上記基板配線の設計方法において、クロストークを防止するための配線設計の指標とするものである。数式2からわかるように、セベリティは、限界カップリング係数と逆数の関係になり、発生ノイズレベルが大きいほど、また許容ノイズレベルが小さいほどセベリティが大きくなり(限界カップリング係数が小さくなり)、少しのカップリングも許されなくなる。
そして、上記第13のステップにおいて、発生ノイズレベルおよび許容ノイズレベルが周波数に依存する場合の前述したクロストークを防止するための指標として、上記実効セベリティ周波数スペクトラムにおける最大値を採用し、最大実効セベリティとする。
限界カップリング係数は、例えば図3に示す加害側IC端子に接続する配線と被害側コネクタ端子に接続する配線のカップリング係数で、これ以上大きくなるとクロストークによる不具合が発生してしまうカップリング係数の限界値である。
図2の設計方法10における第1のステップS1で行うセベリティの計算は、上記の数式2を用いて行う計算である。また、以下で詳しく説明するが、図4に明示したように、セベリティは、図2に示した基板配線の設計方法10において、クロストークを防止するための配線設計の指標とするものである。数式2からわかるように、セベリティは、限界カップリング係数と逆数の関係になり、発生ノイズレベルが大きいほど、また許容ノイズレベルが小さいほどセベリティが大きくなり(限界カップリング係数が小さくなる)、少しのカップリングも許されなくなる。
そして、図9に示す第13のステップS13において、発生ノイズレベルおよび許容ノイズレベルが周波数に依存する場合の前述したクロストークを防止するための指標として、上記実効セベリティ周波数スペクトラムにおける最大値を採用し、最大実効セベリティとする。
S01〜S05,S1〜S4,S11〜S13 ステップ
Claims (9)
- 実装CADによってレイアウトする基板配線の設計方法であって、
設計回路データベースから入力する設計回路において、ノイズの加害側配線と被害側配線からなる所定の配線ペアについて、前記加害側配線の発生ノイズレベルと前記被害側配線の許容ノイズレベルから、クロストークを防止するための指標として、セベリティを計算する第1のステップと、
前記計算されたセベリティに基づいて、セベリティの値範囲で予め分類定義されたセベリティクラス(SC)を前記配線ペアに付与する第2のステップと、
SC別設計許容値データベースから入力する予め設定されたSC別設計許容値リストに基づいて、前記配線ペアの設計要素に対して該配線ペアに付与されたSCに属する一または複数の設計許容値を指定し、指定許容値リストを作成して指定許容値データベースへ記録する第3のステップと、
前記設計許容値に基づいて、前記配線ペアを基板にレイアウトする第4のステップとを有してなることを特徴とする基板配線の設計方法。 - 前記発生ノイズレベルおよび許容ノイズレベルの少なくとも一方が周波数依存する場合において、
前記第1のステップが、
前記加害側配線の発生ノイズ周波数スペクトラムと前記被害側配線の許容ノイズ周波数スペクトラムから、セベリティ周波数スペクトラムを計算する第11のステップと、
前記セベリティ周波数スペクトラムを、電磁結合による並走配線間のカップリング係数の周波数依存性を考慮した特定の規格化周波数での値に規格化して、実効セベリティ周波数スペクトラムに変換する第12のステップと、
前記セベリティとして、前記実効セベリティ周波数スペクトラムにおける最大値の最大実効セベリティを抽出する第13のステップとからなることを特徴とする請求項1に記載の基板配線の設計方法。 - 前記設計回路において、前記配線ペアが複数組有り、
前記第4のステップにおいて、前記セベリティが高い順に、前記複数組の配線ペアを基板にレイアウトすることを特徴とする請求項1または2に記載の基板配線の設計方法。 - 前記配線ペアの設計要素が、並走する配線部についての配線間ギャップと並走距離であることを特徴とする請求項1乃至3のいずれか一項に記載の基板配線の設計方法。
- 前記SC別設計許容値リストが、前記基板の誘電率別に複数設定されてなることを特徴とする請求項1乃至4のいずれか一項に記載の基板配線の設計方法。
- 前記配線ペアの少なくとも一つが、加害側IC端子に接続する配線と、被害側コネクタ端子に接続する配線とからなることを特徴とする請求項1乃至5のいずれか一項に記載の基板配線の設計方法。
- 前記加害側IC端子が、クロック信号の出力端子であることを特徴とする請求項6に記載の基板配線の設計方法。
- 前記被害側コネクタ端子が、センサ信号の入力端子であることを特徴とする請求項6または7に記載の基板配線の設計方法。
- 前記基板配線の設計方法が、車載用の電子制御装置に用いられる基板の配線設計に適用されることを特徴とする請求項1乃至8のいずれか一項に記載の基板配線の設計方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011276081A JP5482774B2 (ja) | 2011-12-16 | 2011-12-16 | 基板配線の設計方法 |
US13/705,229 US8745562B2 (en) | 2011-12-16 | 2012-12-05 | Method of on-board wiring |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011276081A JP5482774B2 (ja) | 2011-12-16 | 2011-12-16 | 基板配線の設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013127660A JP2013127660A (ja) | 2013-06-27 |
JP5482774B2 true JP5482774B2 (ja) | 2014-05-07 |
Family
ID=48611592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011276081A Active JP5482774B2 (ja) | 2011-12-16 | 2011-12-16 | 基板配線の設計方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8745562B2 (ja) |
JP (1) | JP5482774B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3339531B2 (ja) * | 1993-10-04 | 2002-10-28 | 松下電器産業株式会社 | プリント基板設計方法およびシステム |
JP2000181943A (ja) * | 1998-12-14 | 2000-06-30 | Oki Electric Ind Co Ltd | 基板設計方法 |
JP2004021766A (ja) * | 2002-06-19 | 2004-01-22 | Fujitsu Ltd | 電子回路設計方法及びコンピュータプログラム |
US7788076B2 (en) * | 2004-03-08 | 2010-08-31 | Panasonic Corporation | Interference analysis method, interference analysis device, interference analysis program and recording medium with interference analysis program recorded thereon |
JP2006155120A (ja) | 2004-11-29 | 2006-06-15 | Fujitsu Ltd | 配線方法、プログラム及び装置 |
US8311696B2 (en) * | 2009-07-17 | 2012-11-13 | Hemisphere Gps Llc | Optical tracking vehicle control system and method |
-
2011
- 2011-12-16 JP JP2011276081A patent/JP5482774B2/ja active Active
-
2012
- 2012-12-05 US US13/705,229 patent/US8745562B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013127660A (ja) | 2013-06-27 |
US20130159954A1 (en) | 2013-06-20 |
US8745562B2 (en) | 2014-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101533426B (zh) | 电子电路基板的电源杂音解析方法、系统以及程序 | |
JP4294647B2 (ja) | プリント基板設計装置とcadシステム | |
JP5088197B2 (ja) | 電子回路基板の電源雑音抑制に関する設計妥当性検証装置と方法並びにプログラム | |
KR20030081475A (ko) | 회로 레이아웃 설계 방법 및 그 시스템 | |
US9536033B2 (en) | Board design method and board design device | |
JP4807673B2 (ja) | プリント基板設計システムおよびプリント基板設計方法 | |
JP2006293726A (ja) | 電子部品の設計方法 | |
JP5482774B2 (ja) | 基板配線の設計方法 | |
JP4682873B2 (ja) | バイパスコンデンサのチェック方法およびそのチェック装置 | |
WO2010067502A1 (ja) | 電子システム設計手法 | |
JP3052907B2 (ja) | 電子機器のemi設計・評価方法 | |
JP6287853B2 (ja) | 回路基板設計システム、回路基板設計方法及び回路基板設計プログラム | |
Jaze et al. | Differential mode to common mode conversion on differential signal vias due to asymmetric GND via configurations | |
JP2002064279A (ja) | 多層回路基板の検証方法、設計方法、それらの装置および記録媒体 | |
JP4966697B2 (ja) | 電磁障害ノイズ解析方法及び半導体集積回路 | |
Wu et al. | Investigation of crosstalk among vias | |
US7293250B2 (en) | Method of modeling physical layout of an electronic component in channel simulation | |
JPWO2012073917A1 (ja) | 配線チェック装置及び配線チェックシステム | |
CN101365331A (zh) | 可抑制电磁干扰的印刷电路板及其相关方法 | |
Ishikawa | A Hybrid PCB Verification Methodology with Geometrical Checks and Simulations | |
JP2002032428A (ja) | プリント基板の配線構造チェックシステム | |
JP5939969B2 (ja) | 多層基板またはパッケージにおける反りの低減 | |
CN117436381A (zh) | Tsv阵列电路模型及参数灵敏度分析的方法、系统、设备及介质 | |
JPH10293781A (ja) | プリント回路基板設計システム | |
CN1704940A (zh) | 基于主机板分隔平面层上的布线检查系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140203 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5482774 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |