JP5482774B2 - 基板配線の設計方法 - Google Patents

基板配線の設計方法 Download PDF

Info

Publication number
JP5482774B2
JP5482774B2 JP2011276081A JP2011276081A JP5482774B2 JP 5482774 B2 JP5482774 B2 JP 5482774B2 JP 2011276081 A JP2011276081 A JP 2011276081A JP 2011276081 A JP2011276081 A JP 2011276081A JP 5482774 B2 JP5482774 B2 JP 5482774B2
Authority
JP
Japan
Prior art keywords
wiring
design
severity
substrate
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011276081A
Other languages
English (en)
Other versions
JP2013127660A (ja
Inventor
正史 稲垣
浩司 市川
田中  誠
秀樹 柏木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011276081A priority Critical patent/JP5482774B2/ja
Priority to US13/705,229 priority patent/US8745562B2/en
Publication of JP2013127660A publication Critical patent/JP2013127660A/ja
Application granted granted Critical
Publication of JP5482774B2 publication Critical patent/JP5482774B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/10Noise analysis or noise optimisation

Description

本発明は、電子回路基板を設計・製造するにあたって、設計された電子回路の配線を基板にレイアウト設計する、基板配線の設計方法に関する。
電子回路基板を設計する場合、電磁誘導現象による配線間のクロストークという問題に注意が必要である。
特に、車両に搭載されるエンジンECU(Electronic Control Unit)においては、デジタル系信号等が伝送されるノイジーな配線と各種センサからの微弱信号等が伝送されるセンシティブな配線とが一枚の配線基板に混在しており、クロストークが発生し易い条件下にある。エンジンECUは、狭い車両スペースに設置する必要があるため小型化が進んでおり、電子部品を搭載する配線基板は、高密度実装基板となってきている。また、エンジンECUの高機能化に伴ってマイコンの高速化が進められ、マイコンのクロック周波数も上昇しているため、クロストークに対してますます悪条件となってきている。
これまでの電子回路基板の製造においては、試作品でクロストーク問題が判明すると、配線のレイアウト設計をやり直し、新たな配線基板でクロストークを評価する試行錯誤が繰り返されてきた。しかしながら、この方法では、エンジンECUのようなクロストークが起き易い電子回路基板の設計・製造において、クロストーク対策のための開発期間の長期化や工数増大が起きてしまう。このため、エンジンECUの配線基板にも適用可能な基板配線の設計方法として、設計された電子回路の配線を最初に基板にレイアウト設計する段階からクロストークの防止を考慮した、新たな基板配線の設計方法が必要とされてきている。
電子部品を搭載する配線基板の設計方法ではないが、LSIのレイアウト設計におけるクロストークを考慮した配線方法が、特開2006−155120号公報(特許文献1)に開示されている。
図13は、特許文献1に開示された配線方法の原理を説明する図で、図13(a)は、配線装置30が行う各処理のフロー図であり、図13(b)は、2種類の隣接スペーシング条件を示す図である。
図13(a)に示す配線装置30において、配線処理部36は、半導体回路のネットリストに基づいて、図13(b)に示す第1隣接スペーシング条件を最小隣接スペーシング条件として最初に与えて、配線処理を実行する。次に、ノイズ解析部40は、配線処理部36で作成された配線のノイズ解析により、ノイズエラーを起しているエラーネットを抽出する。配線条件変更部42は、ノイズ解析ステップで抽出されたエラーネットに対して、より広い第2隣接スペーシング条件を与えると共に、エラーネット以外のネットに第1隣接スペーシング条件を与え、再度配線処理を実行する。
特開2006−155120号公報
図13に示した配線装置30による配線方法は、最初に最小隣接スペーシング条件として第1隣接スペーシング条件を全てのネットに与えて配線処理を行った後、ノイズ解析を行ってクロストーク等のノイズエラーを起しているエラーネットを抽出する。そして、抽出されたエラーネットに絞って、配線間隔を広げる新たな隣接スペーシング条件で再度配線処理を実行し、ノイズエラーを解消させる方法である。
上記配線方法は、配線後にノイズ解析することを前提条件としている。また、上記配線方法は、言ってみれば、従来試作品で行っていた試行錯誤によるクロストーク等のノイズエラー対策を、配線のレイアウト設計とシミュレーションによるノイズ解析の試行錯誤による繰り返しに置き換えるものである。従って、上記配線方法では、第1隣接スペーシング条件で配線を行いノイズ解析でエラーネットが抽出されると、再度配線をやり直す必要がある。また、エンジンECUの配線基板の場合には、回路ネットを構成する配線ペアが膨大な数になる。このため、上記配線方法をエンジンECUに適用する場合、例えば抽出されたエラーネットの配線ペアを修正する際に他の配線箇所を変更しなくてはならず、結果として元々問題のなかった配線箇所でノイズ問題が新たに発生してしまい、いわゆる“モグラ叩き”のように検証と配線を繰り返すことで工数が増大する懸念がある。
また前述したように、上記配線方法は、最初の配線については一つの第1隣接スペーシング条件を全てのネットに与えて配線処理を行い、ノイズ解析を実施してクロストーク等の問題があった箇所だけ隣接スペーシング条件を変更する。このため、デジタル系信号等が伝送されるノイジーな配線や各種センサからの微弱信号等が伝送されるノイズにセンシティブな配線とは無関係で、本来もっと近づけて良い配線ペアであっても、第1隣接スペーシング条件より近づける処置はなされない。その結果、配線基板のサイズが大きくなったり、配線層の層数が多くなったりしてしまう懸念がある。
本発明は、上記実情に鑑みてなされたもので、従来の試行錯誤に代わる新規な基板配線の設計方法であって、レイアウト設計した配線基板のノイズ解析を必要とせずに、クロストークの起きない配線基板を効率的に設計可能な基板配線の設計方法を提供することを目的としている。
請求項1に記載の基板配線の設計方法は、実装CADによってレイアウトする基板配線の設計方法であって、設計回路データベースから入力する設計回路において、ノイズの加害側配線と被害側配線からなる所定の配線ペアについて、加害側配線の発生ノイズレベルと被害側配線の許容ノイズレベルから、クロストークを防止するための指標として、セベリティを計算する第1のステップと、計算されたセベリティに基づいて、セベリティの値範囲で予め分類定義されたセベリティクラス(SC)を前記配線ペアに付与する第2のステップと、SC別設計許容値データベースから入力する予め設定されたSC別設計許容値リストに基づいて、前記配線ペアの設計要素に対して該配線ペアに付与されたSCに属する一または複数の設計許容値を指定し、指定許容値リストを作成して指定許容値データベースへ記録する第3のステップと、前記設計許容値に基づいて、前記配線ペアを基板にレイアウトする第4のステップとを有している。
上記設計方法は、配線のレイアウト設計とノイズ解析を繰り返す従来の試行錯誤に代わる、新規な実装CADによってレイアウトする基板配線の設計方法である。上記設計方法によれば、レイアウト設計した配線基板のノイズ解析を必要とせずに、クロストークの起きない配線基板を効率的に設計することができる。上記設計方法において、第1のステップ〜第4のステップで行う各処理を、以下詳細に説明する。
上記設計方法における第1のステップでは、設計回路データベースから入力する設計回路において、ノイズの加害側配線と被害側配線からなる所定の配線ペアについて、加害側配線の発生ノイズレベルと被害側配線の許容ノイズレベルから、クロストークを防止するための指標として、セベリティを計算する。
上記第1のステップにおける加害側配線は、例えばノイズ源がIC(Integrated Circuit)で、クロック信号がノイズとなる場合、該ICのクロック信号端子に接続する配線である。この場合、発生ノイズレベル[dBμV]は、クロック信号端子おいて測定されるクロック信号レベルである。また、被害側配線は、例えばコネクタ端子に微弱なセンサ信号が入力される場合、該コネクタ端子に接続する配線である。この場合、許容ノイズレベル[dBμV]は、該コネクタ端子において許容されるノイズレベルである。
加害側配線の発生ノイズレベルと被害側配線の許容ノイズレベルがわかると、次の数式1から、限界カップリング係数[dB]を計算することができる。
(数式1) 限界カップリング係数[dB]=許容ノイズレベル[dBμV]−発生ノイズレベル[dBμV]
限界カップリング係数は、例えば加害側IC端子に接続する配線と被害側コネクタ端子に接続する配線のカップリング係数で、これ以上大きくなるとクロストークによる不具合が発生してしまうカップリング係数の限界値である。
ここで、クロストークを防止する配線設計に際して、直感的に理解し易いよう、「セベリティ(厳しさ指数)[dB]」という指標を、以下の数式2で定義する。
(数式2) セベリティ[dB]=発生ノイズレベル[dBμV]−許容ノイズレベル[dBμV]
上記第1のステップで行うセベリティの計算は、数式2を用いて行う計算である。また、セベリティは、上記基板配線の設計方法において、クロストークを防止するための配線設計の指標とするものである。数式2からわかるように、セベリティは、限界カップリング係数と逆数の関係になり、発生ノイズレベルが大きいほど、また許容ノイズレベルが小さいほどセベリティが大きくなり(限界カップリング係数が小さくなり)、少しのカップリングも許されなくなる。
尚、セベリティを計算する上記所定の配線ペアは、一組であっても複数組であってもよい。従って、設計された回路の全ての配線ペアについてセベリティを計算してもよいし、クロストークが起き易いと考えられる配線ペアだけを選択して、それらのセベリティだけ計算するようにしてもよい。
本発明に係る基板配線の設計方法を記述するため、以下においては、主として上記「セベリティ」が用いられている。しかしながら、本発明に係る基板配線の設計方法は、数式1,2の関係式で変換して、「限界カップリング係数」を用いて記述することも可能であり、どちらの記述も等価である。
次に、上記設計方法における第2のステップでは、第1のステップで計算されたセベリティに基づいて、セベリティの値範囲で予め分類定義されたセベリティクラス(SC)を、計算された該セベリティの配線ペアに付与する。
SCは、上記のように、加害側と被害側の配線ペアについてのセベリティの値範囲による分類である。
クロストークを防止するための指標であるセベリティは、その値範囲でSCを定義し、クロストークに対する厳しさを大きく分類することができる。各配線ペアのセベリティは、先の数式2によって計算することができ、各配線ペアには、そのセベリティの値によって、SCを付与することができる。すなわち、各配線ペアは、SCが付与されることで、クロストークに対する厳しさ別に大きく分類される。
次に、上記設計方法における第3のステップでは、SC別設計許容値データベースから入力する予め設定されたSC別設計許容値リストに基づいて、前記配線ペアの設計要素に対して該配線ペアに付与されたSCに属する一または複数の設計許容値を指定し、指定許容値リストを作成して指定許容値データベースへ記録する。
配線間のクロストークは、主として配線間のカップリング係数に依存しており、配線間のカップリング係数に大きく影響する主な設計要素として、並走する配線部についての配線間ギャップと並走距離がある。その他、配線長、配線幅、配線層、層間厚さ、基板の誘電率、銅箔厚さ、およびグランドパターンからの距離等も、配線間のクロストークに影響がある。以下においては、クロストークに関する主な設計要素の配線間ギャップと並走距離を例にして、本発明に係る基板配線の設計方法を説明する。
上記したように、クロストークに関する重要な設計パラメータは、配線間のカップリング係数であり、クロストークに関する主な設計要素は、配線間ギャップと並走距離である。また、クロストークを防止するための指標として、前述したセベリティ(または限界カップリング係数)があり、該指標は、例えばエンジンECUの製品仕様より数式2(または数式1)で計算することができる。
一方、基板配線の設計手順としては、配線間のクロストークに大きく影響する主な設計要素について、基準となる幾つかの設計許容値(許容される限界値)を予めリストアップしておくことが、クロストークを防止した配線設計を標準化する上で好ましい。そして、実際の配線設計に際して、その設計許容値リストに基づいて配線をレイアウトすれば、設計時間も短縮することができる。
本発明に係る基板配線の設計方法は、上記した設計許容値リストとしてSC(セベリティクラス)別設計許容値リストを予め設定しておき、それを用いて配線設計を行う。
上記第3のステップにおけるSC別設計許容値リストは、クロストークに対する厳しさ別に大きく分類されたSCに対して、主な設計要素について基準となる幾つかの設計許容値を列挙し、リストアップしたものである。このSC別設計許容値リストを用いることによって、各配線ペアは、主な設計要素について、付与されたSCに適する設計許容値が指定される。従って、これによれば、基本的にクロストークのない配線設計が可能となる。
尚、設計許容値は、各SCに一つずつリストアップされていてもよいが、クロストークの無い基板配線を確実に得るためには、各SCに複数の設計許容値をリストアップしておくことが好ましい。また、配線間のクロストークに影響がある主な設計要素として、前述したように、並走する配線部についての配線間ギャップと並走距離がある。しかしながら、基板の種類が変わる場合には、基板の誘電率についても、配線間のクロストークに影響がある主な設計要素となる。従って、上記SC別設計許容値リストは、基板の誘電率別に、幾つか設定しておくことが好ましい。
上記第3のステップでは、SC別設計許容値リストに基づいて、各配線ペアについて該配線ペアに付与されたSCに属する設計許容値を幾つか指定し、各配線ペア別に指定された設計許容値で構成される指定許容値リストを作成して指定許容値データベースへ記録する。
最後に、上記設計方法における第4のステップでは、各配線ペアについて、それぞれ指定された設計許容値に基づいて、該配線ペアを基板にレイアウトする。
以上のように、上記した本発明に係る基板配線の設計方法は、クロストークを防止するための指標として配線ペアに「セベリティ」を導入し、クロストークに大きく影響する配線ペアの主な設計要素について「SC別設計許容値リスト」を予め設定しておき、それを用いて配線ペアのレイアウト設計を行う。
従来の基板配線の設計方法においては、配線ペアの主な設計要素について経験に基づいた設計基準値を適用し、配線のレイアウトが行われてきた。しかしながら、従来の設計方法において用いられている設計基準値は、本発明の設計方法におけるSC別設計許容値リストのようにSCによって分類されたものではない。また、従来の設計方法における設計基準値の配線のレイアウトに対する用い方は、先に最も厳しい隣接スペーシング条件の設計基準値で回路の全ての配線をレイアウトし、試作品やシミュレーションでノイズ解析を行った後、不良箇所があれば次の設計基準値に変更して試行錯誤を繰り返すものである。
これに対して、本発明に係る基板配線の設計方法は、設計された回路においてノイズの加害側配線と被害側配線になる配線ペアのセベリティを先に評価しておき、予め準備されたSC別設計許容値リストを用いて、該配線ペアのセベリティに適した設計許容値でレイアウトを行うものである。これにより、本発明の設計方法においては、基本的に一回でレイアウト設計が完了し、従来の設計方法のようにレイアウト設計とノイズ解析の試行錯誤を繰り返す必要がなく、効率的なレイアウト設計を行うことができる。
尚、エンジンECUの配線基板の場合、配線ペアの組数も非常に多くなる。上記設計方法の手順によって、例えばエンジンECUの配線基板において問題となりそうな加害側配線と被害側配線の複数の配線ペアが予め特定できる場合には、セベリティを考慮したレイアウトを該複数の配線ペアに限定し、該配線ペアを自動または手動でレイアウトすることができる。また、エンジンECUの配線基板における全ての配線ペアについて、上記設計方法の手順によるセベリティを考慮した全ての配線ペアのレイアウトを、自動または手動で行うことも可能である。
以上のようにして、上記した本発明に係る基板配線の設計方法は、従来の試行錯誤に代わる新規な基板配線の設計方法であって、レイアウト設計した配線基板のノイズ解析を必要とせずに、クロストークの起きない配線基板を効率的に設計可能な基板配線の設計方法となっている。
上記基板配線の設計方法においては、請求項2に記載のように、発生ノイズレベルおよび許容ノイズレベルの少なくとも一方が周波数依存する場合、前記第1のステップが、加害側配線の発生ノイズ周波数スペクトラムと被害側配線の許容ノイズ周波数スペクトラムから、セベリティ周波数スペクトラムを計算する第11のステップと、前記セベリティ周波数スペクトラムを、電磁結合による並走配線間のカップリング係数の周波数依存性を考慮した特定の規格化周波数での値に規格化して、実効セベリティ周波数スペクトラムに変換する第12のステップと、記セベリティとして、前記実効セベリティ周波数スペクトラムにおける最大値の最大実効セベリティを抽出する第13のステップとからなる構成とすることが好ましい。
ICから出力されるクロック信号のようなノイズ源については、ノイズ周波数(クロック周波数および高調波の周波数)が判明しており、単一の周波数でパルス状の高い発生ノイズレベルとなる。しかしながら、一般的には、加害側の発生ノイズレベルおよび被害側の許容ノイズレベルは周波数に依存した連続する値であり、発生ノイズ周波数スペクトラムおよび許容ノイズ周波数スペクトラムとして表される。従って、発生ノイズレベルおよび許容ノイズレベルが周波数に依存する場合、前述した数式2で計算される前記第1のステップにおけるセベリティも、上記第11のステップのように、セベリティ周波数スペクトラムとして計算される。
一方、ノイズ周波数毎に配線ペアの設計要素の設計許容値を変えてクロストークを防止することは、物理的に不可能である。従って、全ての周波数範囲においてクロストークを防止する適当な設計要素の設計許容値を指定するためには、セベリティ周波数スペクトラムから、クロストークを防止するための指標として一つの適切なセベリティの値を抽出する必要がある。
クロストークの結合(カップリング)の仕方には、近接導体間に電位差があるときに導体間の静電容量を介して電界が結合する静電結合と、ループ電流から生じた変化する磁界が近接する回路と鎖交するときに該回路に電流を誘導する誘導結合とがある。実際の結合においては両方の結合が同時に存在するが、いずれが支配的になるかは、回路の負荷インピーダンスから予想可能である。
以下においては、静電結合が支配的な場合のセベリティ周波数スペクトラムからの前述したクロストークを防止するための指標の算出方法を説明するが、誘導結合が支配的な場合も、同様の関係式が成り立つ。このため、以下に示す本発明の基板配線の設計方法は、静電結合と誘導結合を合わせた、一般的な電磁結合について成り立つ。
電磁理論によれば、静電結合による並走配線間のカップリング係数は、共振現象が起きるまでの低い周波数範囲においては、周波数が高くなるに従ってα=20dB/decの傾きで大きくなり、周波数が高くなるほど配線間のクロストークが起き易くなる。
そこで、上記第12のステップにおいて、セベリティ周波数スペクトラムを、上記αを考慮した特定の規格化周波数(例えば80MHz)での値に規格化して、実効セベリティ周波数スペクトラムに変換する。すなわち、規格化前の周波数f[MHz]におけるセベリティをV(f)、80MHz(規格化周波数)での値に規格化後の実効セベリティをV80(f)とすれば、換算式は以下の数式3のようになる。
(数式3) V80(f)=V(f)+20・log(f/80)
そして、上記第13のステップにおいて、発生ノイズレベルおよび許容ノイズレベルが周波数に依存する場合の前述したクロストークを防止するための指標として、上記実効セベリティ周波数スペクトラムにおける最大値を採用し、最大実効セベリティとする。
尚、上記αと数式3が成り立つのは並走配線間のカップリング係数に共振現象が起きるまでの低い周波数範囲であるが、より高い周波数範囲においても成り立つとした場合、上記最大実効セベリティは、クロストークを防止するための指標として、精度は低下するが、”厳しめ”の値となって安全サイドに働く。従って、上記最大実効セベリティは、全ての周波数範囲において、クロストークがワーストである条件の指標に相当している。
また、上記したαと数式3で各周波数でのセベリティを特定の規格化周波数での値に規格化し、最大実効セベリティを抽出してクロストークを防止するための指標とする方法は、加害側の発生ノイズレベルや被害側の許容ノイズレベルが周波数に依存した連続する値となる場合に限らず、ICから出力されるクロック信号のようなノイズ周波数が判明しており、単一の周波数でパルス状の高い発生ノイズレベルとなる場合に対しても適用可能である。
前述したSC別設計許容値リストは、加害側の発生ノイズレベルおよび被害側の許容ノイズレベルの少なくとも一方が周波数に依存し、クロストークを防止するための指標として上記最大実効セベリティを用いる場合にも、そのまま適用可能である。また、最大実効セベリティを算出するための規格化周波数は、予め特定の周波数に設定しておけばよい。このため、SC別設計許容値リストのデータベースを、該規格化周波数での配線設計に合わせて、配線設計の前に予め構築しておくことができる。
上記基板配線の設計方法においては、請求項3に記載のように、設計回路において、前記配線ペアが複数組有る場合、前記第4のステップにおいて、セベリティが高い順に、前記複数組の配線ペアを基板にレイアウトすることが好ましい。
セベリティが高い配線ペアは、クロストークが起き易い配線ペアであり、該配線ペアの設計要素に対する設計許容値も、クロストークに対して厳しい条件となっている。上記のように、複数組有る配線ペアをセベリティが高い順に基板にレイアウトすることで、クロストークを確実に防止した上で、複数組有る配線ペアをできるだけ密な状態でレイアウトすることによって、レイアウト設計された配線基板の小型化を図ることができる。
上記基板配線の設計方法における前記配線ペアの設計要素は、請求項4に記載のように、前述した配線間のカップリング係数に大きく影響する、並走する配線部についての配線間ギャップと並走距離であることが好ましい。
各種基板に上記基板配線の設計方法を適用する場合、請求項5に記載のように、SC別設計許容値リストが、基板の誘電率別に複数設定されてなることが好ましい。さらに、層構成別や層間厚さ別にも複数設定されてなることが、より好ましい。
上記基板配線の設計方法においては、例えば請求項6に記載のように、前記配線ペアの少なくとも一つが、加害側IC端子に接続する配線と、被害側コネクタ端子に接続する配線とからなる構成であってよい。
この場合には、例えば請求項7に記載のように、加害側IC端子が、クロック信号の出力端子であってよい。また、例えば請求項8に記載のように、被害側コネクタ端子が、センサ信号の入力端子であってよい。
以上のようにして、上記した本発明に係る基板配線の設計方法は、いずれも従来の試行錯誤に代わる新規な基板配線の設計方法であって、レイアウト設計した配線基板のノイズ解析を必要とせずに、クロストークの起きない配線基板を効率的に設計可能な基板配線の設計方法となっている。
従って、上記した基板配線の設計方法は、請求項9に記載のように、ノイジーな配線とノイズにセンシティブな配線とが一枚の高密度実装基板に混在してクロストークに対して悪条件となってきている、車載用の電子制御装置に用いられる基板の配線設計に好適である。
電子回路基板の設計・製造プロセスの概略図で、本発明に係る基板配線の設計方法の位置づけを、一点鎖線で囲って示した図である。 本発明に係る基板配線の設計方法を説明する図で、一点鎖線で囲った基板配線の設計方法10の構成とフローを示した図である。 車両に搭載されるエンジンECUの電子回路基板において、ノイズの加害側配線と被害側配線からなる配線ペアを例示した図である。 図2の設計方法10における第1のステップS1で行う処理の一例で、処理内容をより詳しく示した図である。 SC別設計許容値リストの一例で、各SCに設計許容値が一つずつ設定された最も簡単なSC別設計許容値リストの例である。 (a),(b)は、それぞれ、図5のSC別設計許容値リストに例示したSC3とSC4の設計許容値による配線ペアを例示した図である。 図2の設計方法10において第3のステップS3で参照する、SC別設計許容値リストの別の例である。 図7のSC別設計許容値リストに基づいて、各配線ペアの設計要素に対して複数の設計許容値を指定した、指定許容値リストの例である。 発生ノイズレベルおよび/または許容ノイズレベルが周波数依存する場合において、図2の基板配線の設計方法10における第1のステップS1として、図4の処理構成に替えて行うより好ましい処理構成を示した図である。 FR4基板上に100mmの並走配線を形成し、クロストークを示すS21パラメータを測定して、カップリング係数の周波数特性を実測した結果である。 図9に示した各処理を具体例で説明する図で、(a),(b)は、それぞれ、発生ノイズ周波数スペクトラムと許容ノイズ周波数スペクトラムの例を示す図である。 (a)は、図11に示した加害側配線A〜Cと被害側配線の各組み合わせに対して、数式2によって計算される各配線ペアA〜Cのセベリティ周波数スペクトラムを示した図である。また、(b)は、(a)のセベリティ周波数スペクトラムから数式3で変換される配線ペアA〜Cの各実効セベリティ周波数スペクトラムと、それから抽出される最大実効セベリティを示した図である。 特許文献1に開示された配線方法の原理を説明する図で、(a)は、配線装置30が行う各処理のフロー図であり、(b)は、2種類の隣接スペーシング条件を示す図である。
以下、本発明を実施するための形態を、図に基づいて説明する。
図1は、電子回路基板の設計・製造プロセスの概略図で、本発明に係る基板配線の設計方法の位置づけを、一点鎖線で囲って示した図である。
図1の概略図に示すように、電子回路基板の設計・製造プロセスでは、最初にステップS01の仕様設計を行い、電子回路基板の回路仕様や目標性能を決める。
次に、回路CADを用いて、ステップS02の回路設計を行う。ステップS02の回路設計においては、構成電子部品を決めると共に、回路ネットリストを作成する。尚、これら設計回路のデータは、設計回路データベース(DB)に保存される。
次に、ステップS03において、電子部品と配線の基板へのレイアウト設計を行う。ステップS03のレイアウト設計は、実装CADを用いて、ステップS02で得られた設計回路を物理的形状と寸法を持つ電子部品の配置と配線に変換して基板へレイアウトする処理である。尚、ステップS03のレイアウト設計が終了して得られる電子部品配置と配線レイアウトのデータは、配線基板データベース(DB)に保存される。
次に、配線基板DBにある配線レイアウトのデータを基にして、配線パターンを形成するためのマスクを作り、ステップS04において、配線基板を製造する。
最後に、ステップS05において、電子部品をステップS04で製造された配線基板に搭載する。
本発明に係る基板配線の設計方法は、図1に示した電子回路基板の設計・製造プロセスにおいて、一点鎖線で囲った部分に適用する。すなわち、ステップS02の回路設計が終了して構成電子部品が決められ、回路ネットリストが作成された後、ステップS03の基板へのレイアウト設計が終了するまでの部分である。
図2は、本発明に係る基板配線の設計方法を説明する図で、一点鎖線で囲った基板配線の設計方法10の構成とフローを示した図である。
図2に示す基板配線の設計方法10においては、図1に示した電子回路基板の設計・製造プロセスの概略図と比較して、ステップS02の回路設計が終了した後に、発生ノイズレベルと許容ノイズレベルから、配線ペアのセベリティを計算する第1のステップS1、配線ペアにセベリティクラス(SC)を付与する第2のステップS2、および配線ペアの設計要素に対して、設計許容値を指定する第3のステップS3が追加されている。また、図2の設計方法10におけるステップS03の基板へのレイアウト設計では、第4のステップS4にあるように、指定された設計許容値に基づいて、配線ペアを基板にレイアウトする。
図2に示す基板配線の設計方法10において、第1のステップS1は、ステップS02の回路設計によって得られた設計回路において、ノイズの加害側配線と被害側配線からなる所定の配線ペアについて、加害側配線の発生ノイズレベルと被害側配線の許容ノイズレベルから、クロストークを防止するための指標として、セベリティを計算するステップである。第2のステップS2は、第1のステップS1において計算されたセベリティに基づいて、セベリティの値範囲で予め分類定義されたセベリティクラス(SC)を前記配線ペアに付与するステップである。第3のステップS3は、予め設定されたSC別設計許容値リストに基づいて、前記配線ペアの設計要素に対して該配線ペアに付与されたSCに属する一または複数の設計許容値を指定し、指定許容値リストを作成するステップである。また、第4のステップS4は、前記配線ペアについて、第3のステップS3で指定された設計許容値に基づいて、配線ペアを基板にレイアウトするステップである。
図2に示す基板配線の設計方法10は、図13に示したような配線のレイアウト設計とノイズ解析を繰り返す従来の試行錯誤に代わる、新規な基板配線の設計方法である。図2の設計方法10によれば、レイアウト設計した配線基板のノイズ解析を必要とせずに、クロストークの起きない配線基板を効率的に設計することができる。上記設計方法10において、第1のステップS1〜第4のステップS4で行う各処理を、図を参照しながら、以下詳細に説明する。
図2の基板配線の設計方法10における第1のステップS1では、設計回路において、ノイズの加害側配線と被害側配線からなる所定の配線ペアについて、加害側配線の発生ノイズレベルと被害側配線の許容ノイズレベルから、クロストークを防止するための指標として、セベリティを計算する。
図3は、車両に搭載されるエンジンECUの電子回路基板において、上記ノイズの加害側配線と被害側配線からなる配線ペアを例示した図である。
また、図4は、図2の設計方法10における第1のステップS1で行う処理の一例で、処理内容をより詳しく示した図である。
車両に搭載されるエンジンECUにおいては、デジタル系信号等が伝送されるノイジーな配線と各種センサからの微弱信号等が伝送されるセンシティブな配線とが一枚の配線基板に混在しており、電磁誘導現象による配線間のクロストークが発生し易い条件下にある。エンジンECUは、狭い車両スペースに設置する必要があるため、小型化が進んでおり、電子部品を搭載する配線基板は、高密度実装基板となってきている。また、エンジンECUの高機能化に伴ってマイコンの高速化が進められ、マイコンのクロック周波数も上昇しているため、クロストークに対してますます悪条件となってきている。このため、エンジンECUの電子回路基板を設計する場合、配線間のクロストークという問題に特に注意が必要である。
図3に示すように、図2に示した設計方法10の第1のステップS1における加害側配線は、例えばノイズ源がIC(Integrated Circuit)で、クロック信号がノイズとなる場合、該ICのクロック信号端子に接続する配線である。この場合、発生ノイズレベル[dBμV]は、クロック信号端子おいて測定されるクロック信号レベルである。また、被害側配線は、例えばコネクタ端子に微弱なセンサ信号が入力する場合、該コネクタ端子に接続する配線である。この場合、許容ノイズレベル[dBμV]は、該コネクタ端子において許容されるノイズレベルである。
加害側配線の発生ノイズレベルと被害側配線の許容ノイズレベルがわかると、次の数式1から、限界カップリング係数[dB]を計算することができる。
(数式1) 限界カップリング係数[dB]=許容ノイズレベル[dBμV]−発生ノイズレベル[dBμV]
限界カップリング係数は、例えば図3に示す加害側IC端子に接続する配線と被害側コネクタ端子に接続する配線のカップリング係数で、これ以上大きくなるとクロストークによる不具合が発生してしまうカップリング係数の限界値である。
ここで、クロストークを防止する配線設計に際して、直感的に理解し易いよう、「セベリティ(厳しさ指数)[dB]」という指標を、以下の数式2で定義する。
(数式2) セベリティ[dB]=発生ノイズレベル[dBμV]−許容ノイズレベル[dBμV]
図2の設計方法10における第1のステップS1で行うセベリティの計算は、上記の数式2を用いて行う計算である。また、以下で詳しく説明するが、図4に明示したように、セベリティは、図2に示した基板配線の設計方法10において、クロストークを防止するための配線設計の指標とするものである。数式2からわかるように、セベリティは、限界カップリング係数と逆数の関係になり、発生ノイズレベルが大きいほど、また許容ノイズレベルが小さいほどセベリティが大きくなり(限界カップリング係数が小さくなる)、少しのカップリングも許されなくなる。
尚、セベリティを計算する上記所定の配線ペアは、一組であっても複数組であってもよい。従って、設計された回路の全ての配線ペアについてセベリティを計算してもよいし、クロストークが起き易いと考えられる配線ペアだけを選択して、それらのセベリティだけ計算するようにしてもよい。
本発明に係る基板配線の設計方法を記述するため、以下においては、主として上記「セベリティ」が用いられている。しかしながら、本発明に係る基板配線の設計方法は、数式1,2の関係式で変換して、「限界カップリング係数」を用いて記述することも可能であり、どちらの記述も等価である。
次に、図2の基板配線の設計方法10における第2のステップS2では、第1のステップS1で計算されたセベリティに基づいて、セベリティの値範囲で予め分類定義されたセベリティクラス(SC)を、計算された該セベリティの配線ペアに付与する。
SCは、上記のように、加害側と被害側の配線ペアについてのセベリティの値範囲による分類である。
クロストークを防止するための指標であるセベリティは、その値範囲でSCを定義し、クロストークに対する厳しさを大きく分類することができる。各配線ペアのセベリティは、先の数式2によって計算することができ、各配線ペアには、そのセベリティの値によって、SCを付与することができる。すなわち、各配線ペアは、SCが付与されることで、クロストークに対する厳しさ別に大きく分類される。
次に、図2の基板配線の設計方法10における第3のステップS3では、予め設定されたSC別設計許容値リストに基づいて、前記配線ペアの設計要素に対して該配線ペアに付与されたSCに属する一または複数の設計許容値を指定し、指定許容値リストを作成する。
配線間のクロストークは、主として配線間のカップリング係数に依存しており、配線間のカップリング係数に大きく影響する主な設計要素として、並走する配線部についての配線間ギャップと並走距離がある。その他、配線長さ、配線幅、配線層、層間厚さ、基板の誘電率、配線(銅箔)厚さ、およびグランドパターンからの距離等も、配線間のクロストークに影響がある。以下においては、クロストークに関する主な設計要素の配線間ギャップと並走距離を例にして、本発明に係る基板配線の設計方法を説明する。
上記したように、クロストークに関する重要な設計パラメータは、配線間のカップリング係数であり、クロストークに関する主な設計要素は、配線間ギャップと並走距離である。また、クロストークを防止するための指標として、前述したセベリティ(または限界カップリング係数)があり、該指標は、例えばエンジンECUの製品仕様より数式2(または数式1)で計算することができる。
一方、基板配線の設計手順としては、配線間のクロストークに大きく影響する主な設計要素について、基準となる幾つかの設計許容値(許容される限界値)を予めリストアップしておくことが、クロストークを防止した配線設計を標準化する上で好ましい。そして、実際の配線設計に際して、その設計許容値リストに基づいて配線をレイアウトすれば、設計時間も短縮することができる。
本発明に係る基板配線の設計方法は、上記した設計許容値リストとしてSC(セベリティクラス)別設計許容値リストを予め設定しておき、それを用いて配線設計を行う。
図2の第3のステップS3で用いるSC別設計許容値リストは、クロストークに対する厳しさ別に大きく分類されたSCに対して、主な設計要素について基準となる幾つかの設計許容値を列挙し、リストアップしたものである。このSC別設計許容値リストを用いることによって、各配線ペアは、主な設計要素について、付与されたSCに適する設計許容値が指定される。従って、これによれば、基本的にクロストークのない配線設計が可能となる。
図5は、上記したSC別設計許容値リストの一例で、各SCに設計許容値が一つずつ設定された最も簡単なSC別設計許容値リストの例である。また、図6(a),(b)は、それぞれ、図5のSC別設計許容値リストに例示したSC3とSC4の設計許容値による配線ペアを例示した図である。
尚、設計許容値は、図5のSC別設計許容値リストのように各SCに一つずつリストアップされていてもよいが、クロストークの無い基板配線を確実に得るためには、各SCに複数の設計許容値をリストアップしておくことが好ましい。また、配線間のクロストークに影響がある主な設計要素として、前述したように、並走する配線部についての配線間ギャップと並走距離がある。しかしながら、基板の種類が変わる場合には、基板の誘電率についても、配線間のクロストークに影響がある主な設計要素となる。従って、上記SC別設計許容値リストは、基板の誘電率別に、幾つか設定しておくことが好ましい。
図2の第3のステップS3では、SC別設計許容値リストに基づいて、各配線ペアについて該配線ペアに付与されたSCに属する設計許容値を幾つか指定し、各配線ペア別に指定された設計許容値で構成される指定許容値リストを作成する。
図7と図8は、複数の設計許容値の指定を説明する図で、図7は、図2の設計方法10において、第3のステップS3で参照するSC別設計許容値リストの別の例を示した図であり、図8は、図7のSC別設計許容値リストに基づいて、各配線ペアの設計要素に対して複数の設計許容値を指定した、指定許容値リストの例である。
図7のSC別設計許容値リストでは、SC3とSC4に対して、配線ペアの層構成(同層並走、隣接層並走)別に、それぞれ、2つの設計許容値がリストアップされている。そして、図8では、セベリティが58dB(SC3)で隣接層並走の配線ペアCとセベリティが53dB(SC4)で同層並走の配線ペアBに対して、2つの設計許容値が指定されている。
最後に、図2の基板配線の設計方法10における第4のステップS4では、各配線ペアについて、それぞれ指定された設計許容値に基づいて、該配線ペアを基板にレイアウトする。
以上のように、上記した本発明に係る基板配線の設計方法は、クロストークを防止するための指標として配線ペアに「セベリティ」を導入し、クロストークに大きく影響する配線ペアの主な設計要素について「SC別設計許容値リスト」を予め設定しておき、それを用いて配線ペアのレイアウト設計を行う。
図13に示した特許文献1の配線方法のように、従来の基板配線の設計方法においては、配線ペアの主な設計要素について経験に基づいた設計基準値を適用し、配線のレイアウトが行われてきた。しかしながら、従来の設計方法において用いられている設計基準値は、本発明の設計方法におけるSC別設計許容値リストのようにSCによって分類されたものではない。また、従来の設計方法における設計基準値の配線のレイアウトに対する用い方は、先に最も厳しい隣接スペーシング条件の設計基準値で回路の全ての配線をレイアウトし、試作品やシミュレーションでノイズ解析を行った後、不良箇所があれば次の設計基準値に変更して試行錯誤を繰り返すものである。
これに対して、本発明に係る基板配線の設計方法は、設計された回路においてノイズの加害側配線と被害側配線になる配線ペアのセベリティを先に評価しておき、予め準備されたSC別設計許容値リストを用いて、該配線ペアのセベリティに適した設計許容値でレイアウトを行うものである。これにより、本発明の設計方法においては、基本的に一回でレイアウト設計が完了し、従来の設計方法のようにレイアウト設計とノイズ解析の試行錯誤を繰り返す必要がなく、効率的なレイアウト設計を行うことができる。
尚、エンジンECUの配線基板の場合、配線ペアの組数も非常に多くなる。上記設計方法の手順によって、例えばエンジンECUの配線基板において問題となりそうな加害側配線と被害側配線の複数の配線ペアが予め特定できる場合には、セベリティを考慮したレイアウトを該複数の配線ペアに限定し、該配線ペアを自動または手動でレイアウトすることができる。また、エンジンECUの配線基板における全ての配線ペアについて、上記設計方法の手順によるセベリティを考慮した全ての配線ペアのレイアウトを、自動または手動で行うことも可能である。
以上のようにして、上記した本発明に係る基板配線の設計方法は、従来の試行錯誤に代わる新規な基板配線の設計方法であって、レイアウト設計した配線基板のノイズ解析を必要とせずに、クロストークの起きない配線基板を効率的に設計可能な基板配線の設計方法となっている。
次に、図2の基板配線の設計方法10における第1のステップS1について、発生ノイズレベルおよび許容ノイズレベルの少なくとも一方が周波数依存する場合の好ましい処理の構成例について説明する。
図9は、上記発生ノイズレベルおよび/または許容ノイズレベルが周波数依存する場合において、図2の基板配線の設計方法10における第1のステップS1として、図4の処理構成に替えて行うより好ましい処理構成を示した図である。
図10は、FR4基板上に100mmの並走配線を形成し、クロストークを示すS21パラメータを測定して、カップリング係数の周波数特性を実測した結果である。図10に示された電磁結合による並走配線間のカップリング係数の周波数依存性は、図9の第12のステップS12においてセベリティ周波数スペクトラムを実効セベリティ周波数スペクトラムに変換する際に利用される。
また、図11(a),(b)と図12(a),(b)は、図9に示した各処理を具体例で説明する図である。
図2の基板配線の設計方法10における第1のステップS1は、加害側の発生ノイズレベルおよび被害側の許容ノイズレベルの少なくとも一方が周波数依存する場合、図4の処理構成に替えて、図9の処理構成とすることが好ましい。すなわち、配線ペアのセベリティ周波数スペクトラムを計算する第11のステップS11、セベリティ周波数スペクトラムを規格化周波数での値に規格化し、実効セベリティ周波数スペクトラムに変換する第12のステップS12、および配線設計の指標として、配線ペアの最大実効セベリティを抽出する第13のステップS13からなる構成である。
図9に示す第11のステップS11では、加害側配線の発生ノイズ周波数スペクトラムと被害側配線の許容ノイズ周波数スペクトラムから、数式2によって、セベリティ周波数スペクトラムを計算する。第12のステップS12では、第11のステップS11で得られたセベリティ周波数スペクトラムを、電磁結合による並走配線間のカップリング係数の周波数依存性を考慮した特定の規格化周波数での値に規格化して、実効セベリティ周波数スペクトラムに変換する。また、第13のステップS13では、クロストークを防止するための指標として、先に説明した図4のセベリティに代えて、第12のステップS12で得られた実効セベリティ周波数スペクトラムにおける最大値の最大実効セベリティを抽出する。
ICから出力されるクロック信号のようなノイズ源については、ノイズ周波数(クロック周波数および高調波の周波数)が判明しており、単一の周波数でパルス状の高い発生ノイズレベルとなる。しかしながら、一般的には、加害側の発生ノイズレベルおよび被害側の許容ノイズレベルは周波数に依存した連続する値であり、発生ノイズ周波数スペクトラムおよび許容ノイズ周波数スペクトラムとして表される。従って、発生ノイズレベルおよび許容ノイズレベルが周波数に依存する場合、前述した数式2で計算される図2の第1のステップS1におけるセベリティも、図9の処理構成における第11のステップS11のように、セベリティ周波数スペクトラムとして計算される。
図11(a),(b)は、それぞれ、発生ノイズ周波数スペクトラムと許容ノイズ周波数スペクトラムの例を示す図である。
図11(a)に示す発生ノイズ周波数スペクトラムは、加害側の発生ノイズレベルが周波数依存する場合の例である。図11(a)に示す加害側配線A〜Cの各発生ノイズ周波数スペクトラムは、それぞれ、共通する周波数依存しないホワイトノイズのベースレベルに対して、3通りのパルス状ノイズパターンが重畳された例を示している。一方、図11(b)に示す許容ノイズ周波数スペクトラムは、被害側配線の許容ノイズレベルが周波数依存しない場合の例で、全ての周波数に対して一定の許容ノイズレベルが規定された例を示している。
図12(a)は、図11の加害側配線A〜Cと被害側配線の各組み合わせに対して、数式2によって計算される各配線ペアA〜Cのセベリティ周波数スペクトラムを示した図である。
発生ノイズレベルおよび許容ノイズレベルの少なくとも一方が周波数依存する場合、図12(a)に示すように、数式2で計算されるセベリティも周波数依存し、セベリティ周波数スペクトラムとなる。
一方、ノイズ周波数毎に配線ペアの設計要素の設計許容値を変えてクロストークを防止することは、物理的に不可能である。従って、全ての周波数範囲においてクロストークを防止する適当な設計要素の設計許容値を指定するためには、図12(a)に示すセベリティ周波数スペクトラムから、クロストークを防止するための指標として一つの適切なセベリティの値を抽出する必要がある。
ここで、クロストークの結合(カップリング)の仕方には、近接導体間に電位差があるときに導体間の静電容量を介して電界が結合する静電結合と、ループ電流から生じた変化する磁界が近接する回路と鎖交するときに該回路に電流を誘導する誘導結合とがある。実際の結合においては両方の結合が同時に存在するが、いずれが支配的になるかは、回路の負荷インピーダンスから予想可能である。
以下においては、静電結合が支配的な場合のセベリティ周波数スペクトラムからの前述したクロストークを防止するための指標の算出方法を説明するが、誘導結合が支配的な場合も、同様の関係式が成り立つ。このため、以下に示す本発明の基板配線の設計方法は、静電結合と誘導結合を合わせた、一般的な電磁結合について成り立つ。
電磁理論によれば、静電結合による並走配線間のカップリング係数は、共振現象が起きるまでの低い周波数範囲においては、周波数が高くなるに従ってα=20dB/decの傾きで大きくなり、周波数が高くなるほど配線間のクロストークが起き易くなる。
前述したように、図10は、FR4基板上に100mmの並走配線を形成し、クロストークを示すS21パラメータを測定して、カップリング係数の周波数特性を実測した結果である。測定に供したFR4基板上の並走配線では、約300MHzで共振現象が起きているが、300MHzより低い周波数範囲においては、S21パラメータが、上記したように周波数が高くなるに従ってα=20dB/decの傾きで大きくなっている。
そこで、図9に示す第12のステップS12において、セベリティ周波数スペクトラムを、上記αを考慮した特定の規格化周波数(例えば80MHz)での値に規格化して、実効セベリティ周波数スペクトラムに変換する。すなわち、規格化前の周波数f[MHz]におけるセベリティをV(f)、80MHz(規格化周波数)での値に規格化後の実効セベリティをV80(f)とすれば、換算式は以下の数式3のようになる。
(数式3) V80(f)=V(f)+20・log(f/80)
そして、図9に示す第13のステップS13において、発生ノイズレベルおよび許容ノイズレベルが周波数に依存する場合の前述したクロストークを防止するための指標として、上記実効セベリティ周波数スペクトラムにおける最大値を採用し、最大実効セベリティとする。
尚、図2に示した第2のステップS2においては、図9の第13のステップS13において抽出された最大実効セベリティの値に基づいて、前述したセベリティクラス(SC)が、配線ペアに付与される。
図12(b)は、図12(a)のセベリティ周波数スペクトラムから数式3で変換される配線ペアA〜Cの各実効セベリティ周波数スペクトラムと、クロストークを防止するための指標として、該セベリティ周波数スペクトラムから抽出される各配線ペアA〜Cの最大実効セベリティを示した図である。また、抽出された最大実効セベリティの各値から、図12(b)で例示されているように、配線ペアAにはSC2が付与され、配線ペアBにはSC4が付与され、配線ペアCにはSC3が付与されている。
尚、図10に示したFR4基板上の並走配線による測定結果において、S21パラメータが20dB/decの傾きとなるのは、300MHzより低い周波数範囲である。このように、上記αと数式3が成り立つのは並走配線間のカップリング係数に共振現象が起きるまでの低い周波数範囲である。しかしながら、上記αと数式3がより高い周波数範囲においても成り立つとした場合、上記最大実効セベリティは、クロストークを防止するための指標として、精度は低下するが、”厳しめ”の値となって安全サイドに働く。従って、上記最大実効セベリティは、全ての周波数範囲において、クロストークがワーストである条件の指標に相当している。
前述したSC別設計許容値リストは、加害側の発生ノイズレベルおよび被害側の許容ノイズレベルの少なくとも一方が周波数に依存し、クロストークを防止するための指標として上記最大実効セベリティを用いる場合にも、そのまま適用可能である。また、最大実効セベリティを算出するための規格化周波数は、予め特定の周波数に設定しておけばよい。このため、SC別設計許容値リストのデータベースを、該規格化周波数での配線設計に合わせて、配線設計の前に予め構築しておくことができる。
次に、図2に示した基板配線の設計方法10においては、設計回路において、クロストークに対して配慮すべき配線ペアが複数組有り、該複数組の配線ペアについてセベリティを計算する場合、第4のステップS4において、セベリティが高い順に、該複数組の配線ペアを基板にレイアウトすることが好ましい。
セベリティが高い配線ペアは、クロストークが起き易い配線ペアであり、該配線ペアの設計要素に対する設計許容値も、クロストークに対して厳しい条件となっている。上記のように、複数組有る配線ペアをセベリティが高い順に基板にレイアウトすることで、クロストークを確実に防止した上で、複数組有る配線ペアをできるだけ密な状態でレイアウトすることによって、レイアウト設計された配線基板の小型化を図ることができる。
上記基板配線の設計方法における前記配線ペアの設計要素は、前述したように、配線間のカップリング係数に大きく影響する、並走する配線部についての配線間ギャップと並走距離であることが好ましい。
また、各種基板に上記基板配線の設計方法を適用する場合、前記SC別設計許容値リストが、前記基板の誘電率別に複数設定されてなることが好ましい。さらに、層構成別や層間厚さ別にも複数設定されてなることが、より好ましい。
上記基板配線の設計方法においては、例えば、前述したように前記配線ペアの少なくとも一つが、加害側IC端子に接続する配線と被害側コネクタ端子に接続する配線とからなる構成であってよい。またこの場合には、例えば、前述したように前記加害側IC端子がクロック信号の出力端子であってよいし、前記被害側コネクタ端子がセンサ信号の入力端子であってよい。
以上のようにして、上記した本発明に係る基板配線の設計方法は、いずれも従来の試行錯誤に代わる新規な基板配線の設計方法であって、レイアウト設計した配線基板のノイズ解析を必要とせずに、クロストークの起きない配線基板を効率的に設計可能な基板配線の設計方法となっている。
従って、上記した基板配線の設計方法は、前述したように、ノイジーな配線とノイズにセンシティブな配線とが一枚の高密度実装基板に混在してクロストークに対して悪条件となってきている、車載用の電子制御装置に用いられる基板の配線設計に好適である。
10 基板配線の設計方法
S01〜S05,S1〜S4,S11〜S13 ステップ

Claims (9)

  1. 実装CADによってレイアウトする基板配線の設計方法であって、
    設計回路データベースから入力する設計回路において、ノイズの加害側配線と被害側配線からなる所定の配線ペアについて、前記加害側配線の発生ノイズレベルと前記被害側配線の許容ノイズレベルから、クロストークを防止するための指標として、セベリティを計算する第1のステップと、
    前記計算されたセベリティに基づいて、セベリティの値範囲で予め分類定義されたセベリティクラス(SC)を前記配線ペアに付与する第2のステップと、
    SC別設計許容値データベースから入力する予め設定されたSC別設計許容値リストに基づいて、前記配線ペアの設計要素に対して該配線ペアに付与されたSCに属する一または複数の設計許容値を指定し、指定許容値リストを作成して指定許容値データベースへ記録する第3のステップと、
    前記設計許容値に基づいて、前記配線ペアを基板にレイアウトする第4のステップとを有してなることを特徴とする基板配線の設計方法。
  2. 前記発生ノイズレベルおよび許容ノイズレベルの少なくとも一方が周波数依存する場合において、
    前記第1のステップが、
    前記加害側配線の発生ノイズ周波数スペクトラムと前記被害側配線の許容ノイズ周波数スペクトラムから、セベリティ周波数スペクトラムを計算する第11のステップと、
    前記セベリティ周波数スペクトラムを、電磁結合による並走配線間のカップリング係数の周波数依存性を考慮した特定の規格化周波数での値に規格化して、実効セベリティ周波数スペクトラムに変換する第12のステップと、
    記セベリティとして、前記実効セベリティ周波数スペクトラムにおける最大値の最大実効セベリティを抽出する第13のステップとからなることを特徴とする請求項1に記載の基板配線の設計方法。
  3. 前記設計回路において、前記配線ペアが複数組有り、
    前記第4のステップにおいて、前記セベリティが高い順に、前記複数組の配線ペアを基板にレイアウトすることを特徴とする請求項1または2に記載の基板配線の設計方法。
  4. 前記配線ペアの設計要素が、並走する配線部についての配線間ギャップと並走距離であることを特徴とする請求項1乃至3のいずれか一項に記載の基板配線の設計方法。
  5. 前記SC別設計許容値リストが、前記基板の誘電率別に複数設定されてなることを特徴とする請求項1乃至4のいずれか一項に記載の基板配線の設計方法。
  6. 前記配線ペアの少なくとも一つが、加害側IC端子に接続する配線と、被害側コネクタ端子に接続する配線とからなることを特徴とする請求項1乃至5のいずれか一項に記載の基板配線の設計方法。
  7. 前記加害側IC端子が、クロック信号の出力端子であることを特徴とする請求項6に記載の基板配線の設計方法。
  8. 前記被害側コネクタ端子が、センサ信号の入力端子であることを特徴とする請求項6または7に記載の基板配線の設計方法。
  9. 前記基板配線の設計方法が、車載用の電子制御装置に用いられる基板の配線設計に適用されることを特徴とする請求項1乃至8のいずれか一項に記載の基板配線の設計方法。
JP2011276081A 2011-12-16 2011-12-16 基板配線の設計方法 Active JP5482774B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011276081A JP5482774B2 (ja) 2011-12-16 2011-12-16 基板配線の設計方法
US13/705,229 US8745562B2 (en) 2011-12-16 2012-12-05 Method of on-board wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011276081A JP5482774B2 (ja) 2011-12-16 2011-12-16 基板配線の設計方法

Publications (2)

Publication Number Publication Date
JP2013127660A JP2013127660A (ja) 2013-06-27
JP5482774B2 true JP5482774B2 (ja) 2014-05-07

Family

ID=48611592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011276081A Active JP5482774B2 (ja) 2011-12-16 2011-12-16 基板配線の設計方法

Country Status (2)

Country Link
US (1) US8745562B2 (ja)
JP (1) JP5482774B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3339531B2 (ja) * 1993-10-04 2002-10-28 松下電器産業株式会社 プリント基板設計方法およびシステム
JP2000181943A (ja) * 1998-12-14 2000-06-30 Oki Electric Ind Co Ltd 基板設計方法
JP2004021766A (ja) * 2002-06-19 2004-01-22 Fujitsu Ltd 電子回路設計方法及びコンピュータプログラム
US7788076B2 (en) * 2004-03-08 2010-08-31 Panasonic Corporation Interference analysis method, interference analysis device, interference analysis program and recording medium with interference analysis program recorded thereon
JP2006155120A (ja) 2004-11-29 2006-06-15 Fujitsu Ltd 配線方法、プログラム及び装置
US8311696B2 (en) * 2009-07-17 2012-11-13 Hemisphere Gps Llc Optical tracking vehicle control system and method

Also Published As

Publication number Publication date
JP2013127660A (ja) 2013-06-27
US20130159954A1 (en) 2013-06-20
US8745562B2 (en) 2014-06-03

Similar Documents

Publication Publication Date Title
CN101533426B (zh) 电子电路基板的电源杂音解析方法、系统以及程序
JP4294647B2 (ja) プリント基板設計装置とcadシステム
JP5088197B2 (ja) 電子回路基板の電源雑音抑制に関する設計妥当性検証装置と方法並びにプログラム
KR20030081475A (ko) 회로 레이아웃 설계 방법 및 그 시스템
US9536033B2 (en) Board design method and board design device
JP4807673B2 (ja) プリント基板設計システムおよびプリント基板設計方法
JP2006293726A (ja) 電子部品の設計方法
JP5482774B2 (ja) 基板配線の設計方法
JP4682873B2 (ja) バイパスコンデンサのチェック方法およびそのチェック装置
WO2010067502A1 (ja) 電子システム設計手法
JP3052907B2 (ja) 電子機器のemi設計・評価方法
JP6287853B2 (ja) 回路基板設計システム、回路基板設計方法及び回路基板設計プログラム
Jaze et al. Differential mode to common mode conversion on differential signal vias due to asymmetric GND via configurations
JP2002064279A (ja) 多層回路基板の検証方法、設計方法、それらの装置および記録媒体
JP4966697B2 (ja) 電磁障害ノイズ解析方法及び半導体集積回路
Wu et al. Investigation of crosstalk among vias
US7293250B2 (en) Method of modeling physical layout of an electronic component in channel simulation
JPWO2012073917A1 (ja) 配線チェック装置及び配線チェックシステム
CN101365331A (zh) 可抑制电磁干扰的印刷电路板及其相关方法
Ishikawa A Hybrid PCB Verification Methodology with Geometrical Checks and Simulations
JP2002032428A (ja) プリント基板の配線構造チェックシステム
JP5939969B2 (ja) 多層基板またはパッケージにおける反りの低減
CN117436381A (zh) Tsv阵列电路模型及参数灵敏度分析的方法、系统、设备及介质
JPH10293781A (ja) プリント回路基板設計システム
CN1704940A (zh) 基于主机板分隔平面层上的布线检查系统及方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140203

R151 Written notification of patent or utility model registration

Ref document number: 5482774

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250