JPH10293781A - プリント回路基板設計システム - Google Patents
プリント回路基板設計システムInfo
- Publication number
- JPH10293781A JPH10293781A JP9116379A JP11637997A JPH10293781A JP H10293781 A JPH10293781 A JP H10293781A JP 9116379 A JP9116379 A JP 9116379A JP 11637997 A JP11637997 A JP 11637997A JP H10293781 A JPH10293781 A JP H10293781A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- printed circuit
- circuit board
- pattern
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】装置の動作信号周波数及びその高調波周波数
が、配線長の１／２波長周波数と一致する場合、電磁ノ
イズが増加し規定以上の電磁ノイズが放射され、装置の
動作条件を満たさなくなることをパターン配線後に検出
するプリント回路基板設計シシテムの提供。 【解決手段】パターン配線設計１を行った後、配線した
配線長の良否判断を行う配線長チェック２を行う。装置
のクロック周波数から１／２波長長さを算出し、パター
ン配線設計１により設計したクロックパターンの配線長
と照合させる。１／２波長長さと配線長が一致する場合
は、アラーム情報を出力し、パターン配線設計を再び行
う。
が、配線長の１／２波長周波数と一致する場合、電磁ノ
イズが増加し規定以上の電磁ノイズが放射され、装置の
動作条件を満たさなくなることをパターン配線後に検出
するプリント回路基板設計シシテムの提供。 【解決手段】パターン配線設計１を行った後、配線した
配線長の良否判断を行う配線長チェック２を行う。装置
のクロック周波数から１／２波長長さを算出し、パター
ン配線設計１により設計したクロックパターンの配線長
と照合させる。１／２波長長さと配線長が一致する場合
は、アラーム情報を出力し、パターン配線設計を再び行
う。
Description
【０００１】
【発明の属する技術分野】本発明はプリント回路基板の
設計システムに関する。
設計システムに関する。
【０００２】
【従来の技術】情報処理機器等の装置では、所望性能を
実現する電子回路が内蔵されている。電子回路を平面基
板上に構成したものがプリント回路基板である。プリン
ト回路基板の設計では、回路設計情報に基づく部品配置
及び配置した部品間を接続するパターン配線設計を行
う。
実現する電子回路が内蔵されている。電子回路を平面基
板上に構成したものがプリント回路基板である。プリン
ト回路基板の設計では、回路設計情報に基づく部品配置
及び配置した部品間を接続するパターン配線設計を行
う。
【０００３】図９は、パターン配線の設計フローを示す
流れ図である。図９を参照して、接続を希望する箇所間
を任意の配線長でパターン配線設計９０１を行う。部品
配置により直線で接続できない場合は、適当な箇所で折
り曲げる。また多層基板の場合、異なる層間の接続を行
うときは、接続用ビアを用いて配線する。
流れ図である。図９を参照して、接続を希望する箇所間
を任意の配線長でパターン配線設計９０１を行う。部品
配置により直線で接続できない場合は、適当な箇所で折
り曲げる。また多層基板の場合、異なる層間の接続を行
うときは、接続用ビアを用いて配線する。
【０００４】プリント回路基板が装置に組み込まれ動作
状態に有る場合、プリント回路基板の配線パターンに信
号電流が流れ、この信号電流により、電磁ノイズが発生
する。装置動作条件として、この電磁ノイズの放射レベ
ル限界が規定され、規定値以下に電磁ノイズを抑制しな
ければならない。
状態に有る場合、プリント回路基板の配線パターンに信
号電流が流れ、この信号電流により、電磁ノイズが発生
する。装置動作条件として、この電磁ノイズの放射レベ
ル限界が規定され、規定値以下に電磁ノイズを抑制しな
ければならない。
【０００５】配線パターンから発生する電磁ノイズは、
パターン配線長に依存する。
パターン配線長に依存する。
【０００６】そして、信号の配線パターンには、部品取
付パターン、パターン曲がり箇所、ビア等のパターン不
連続箇所がある。この不連続箇所間の配線長が、１／２
波長となる周波数で電磁ノイズが増加する傾向がある。
付パターン、パターン曲がり箇所、ビア等のパターン不
連続箇所がある。この不連続箇所間の配線長が、１／２
波長となる周波数で電磁ノイズが増加する傾向がある。
【０００７】なお、配線板の配線から放射される輻射雑
音を低減するような配線をＣＡＤレベルで自動的に行う
自動配線方法として、例えば特開平５−６７１７６号公
報の記載が参照される。
音を低減するような配線をＣＡＤレベルで自動的に行う
自動配線方法として、例えば特開平５−６７１７６号公
報の記載が参照される。
【０００８】
【発明が解決しようとする課題】装置の動作信号周波数
及びその高調波周波数が、配線長の１／２波長周波数と
一致する場合、電磁ノイズが増加し、規定の電磁ノイズ
以上の値になる場合があり、装置の動作条件を満たさな
くなる。
及びその高調波周波数が、配線長の１／２波長周波数と
一致する場合、電磁ノイズが増加し、規定の電磁ノイズ
以上の値になる場合があり、装置の動作条件を満たさな
くなる。
【０００９】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、装置に組み込ま
れたプリント回路基板においてパターン配線長に依存す
る電磁ノイズの放射を抑制するプリント回路基板を提供
可能とするプリント回路基板設計システムを提供するこ
とにある。
てなされたものであって、その目的は、装置に組み込ま
れたプリント回路基板においてパターン配線長に依存す
る電磁ノイズの放射を抑制するプリント回路基板を提供
可能とするプリント回路基板設計システムを提供するこ
とにある。
【００１０】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、プリント回路基板の配線設計システムに
おいて、配線したパターンの配線長を、装置の動作信号
周波数及びその高調波周波数の１／２波長長さと一致さ
せないチェックする手段を備えたことを特徴としたもの
である。
め、本発明は、プリント回路基板の配線設計システムに
おいて、配線したパターンの配線長を、装置の動作信号
周波数及びその高調波周波数の１／２波長長さと一致さ
せないチェックする手段を備えたことを特徴としたもの
である。
【００１１】また、本発明は、配線パターンの配線長
と、装置の動作信号周波数及びその高調波周波数の１／
２波長長さとを一致させない最適配線長を計算する手段
を備えたことを特徴とする。
と、装置の動作信号周波数及びその高調波周波数の１／
２波長長さとを一致させない最適配線長を計算する手段
を備えたことを特徴とする。
【００１２】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明は、その好ましい実施の形態におい
て、プリント回路基板上のパターン配線設計を行った
後、プリント回路基板の誘電率及び配線インピーダンス
から波長短縮率を求めるステップ（図２の２０１〜２０
３）、クロック周波数の情報を入力し、電磁ノイズの規
定周波数範囲での高調波周波数を求め、前記波長短縮率
から１／２波長を計算するステップ（図２の２０４〜２
０７）、を含み、配線長のチェックを行い、配線パター
ンの配線長と、装置の動作信号周波数及びその高調波周
波数の１／２波長長さとを一致させないようする、こと
を特徴としたものである。
に説明する。本発明は、その好ましい実施の形態におい
て、プリント回路基板上のパターン配線設計を行った
後、プリント回路基板の誘電率及び配線インピーダンス
から波長短縮率を求めるステップ（図２の２０１〜２０
３）、クロック周波数の情報を入力し、電磁ノイズの規
定周波数範囲での高調波周波数を求め、前記波長短縮率
から１／２波長を計算するステップ（図２の２０４〜２
０７）、を含み、配線長のチェックを行い、配線パター
ンの配線長と、装置の動作信号周波数及びその高調波周
波数の１／２波長長さとを一致させないようする、こと
を特徴としたものである。
【００１３】また、本発明の実施の形態において、前記
パターン配線設計結果から、クロックパターン箇所の検
出を行うステップ（図２の２０８）、検出したパターン
での不連続部の検出を行うステップ（図２の２０９）、
不連続部間の配線長を検出するステップ（図２の２１
０）、前記１／２波長計算結果情報と不連続部間の配線
長検出情報との照合を行い（図２の２１１）、クロック
周波数及びその高調波の１／２波長とプリント回路基板
のクロックパターン長が一致する場合は、アラーム情報
を出力する（図２の２１２）、ことを特徴とする。
パターン配線設計結果から、クロックパターン箇所の検
出を行うステップ（図２の２０８）、検出したパターン
での不連続部の検出を行うステップ（図２の２０９）、
不連続部間の配線長を検出するステップ（図２の２１
０）、前記１／２波長計算結果情報と不連続部間の配線
長検出情報との照合を行い（図２の２１１）、クロック
周波数及びその高調波の１／２波長とプリント回路基板
のクロックパターン長が一致する場合は、アラーム情報
を出力する（図２の２１２）、ことを特徴とする。
【００１４】なお、本発明の実施の形態において、上記
各ステップは、コンピュータ上で実行されるプログラム
により実現される。
各ステップは、コンピュータ上で実行されるプログラム
により実現される。
【００１５】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について以下に説明す
る。
細に説明すべく、本発明の実施例について以下に説明す
る。
【００１６】図１は、本発明の一実施例の処理フローの
概略を示す流れ図である。プリント回路基板の設計フロ
ーを示す図１において、パターン配線設計を行った後
（ステップ１）、配線した配線長の良否判断を行う配線
長チェックを行う（ステップ２）。
概略を示す流れ図である。プリント回路基板の設計フロ
ーを示す図１において、パターン配線設計を行った後
（ステップ１）、配線した配線長の良否判断を行う配線
長チェックを行う（ステップ２）。
【００１７】図２は、本発明の一実施例における配線長
チェック工程の処理フローを示す流れ図である。
チェック工程の処理フローを示す流れ図である。
【００１８】図２を参照して、使用するプリント回路基
板の誘電率、配線インピーダンス情報入力を行う（ステ
ップ２０１）。誘電率、配線インピーダンスからパター
ン幅−誘電体厚比計算を行う（ステップ２０２）。
板の誘電率、配線インピーダンス情報入力を行う（ステ
ップ２０１）。誘電率、配線インピーダンスからパター
ン幅−誘電体厚比計算を行う（ステップ２０２）。
【００１９】図３は、プリント回路基板の断面を示す図
である。図３において、プリント回路基板３０１は、Ｈ
なる誘電体厚３０２、εｒなる誘電率３０３を持つ。配
線パターン３０４は、接続する部品と電気的に整合をと
るためにあるインピーダンスを持たなければならない。
所望するインピーダンスから、プリント回路基板３０１
の誘電体厚Ｈ３０２と基板誘電率εｒ３０３にて、Ｗな
るパターン幅３０５と誘電体厚Ｈ３０２の比 Ｗ／Ｈを
求めることができる。
である。図３において、プリント回路基板３０１は、Ｈ
なる誘電体厚３０２、εｒなる誘電率３０３を持つ。配
線パターン３０４は、接続する部品と電気的に整合をと
るためにあるインピーダンスを持たなければならない。
所望するインピーダンスから、プリント回路基板３０１
の誘電体厚Ｈ３０２と基板誘電率εｒ３０３にて、Ｗな
るパターン幅３０５と誘電体厚Ｈ３０２の比 Ｗ／Ｈを
求めることができる。
【００２０】求めたパターン幅−誘電体厚比Ｗ／Ｈか
ら、再び図２を参照して、波長短縮率計算を行い、波長
短縮率を求める（ステップ２０３）。
ら、再び図２を参照して、波長短縮率計算を行い、波長
短縮率を求める（ステップ２０３）。
【００２１】一方、装置の動作信号として、クロック周
波数の情報入力を行う（ステップ２０４）。
波数の情報入力を行う（ステップ２０４）。
【００２２】電磁ノイズの規定周波数帯域でのクロック
周波数高調波を求める高調波周波数計算を行う（ステッ
プ２０５）。
周波数高調波を求める高調波周波数計算を行う（ステッ
プ２０５）。
【００２３】更に、求めた周波数全ての波長計算を行う
（ステップ２０６）。
（ステップ２０６）。
【００２４】ステップ２０３で求めた波長短縮率計算結
果を用いて、プリント回路基板での１／２波長計算を行
う（ステップ２０７）。
果を用いて、プリント回路基板での１／２波長計算を行
う（ステップ２０７）。
【００２５】これらの設計情報入力及び計算結果によ
り、装置の動作周波数から電磁ノイズ増加要因として考
えられる全ての１／２波長長さを算出させる。
り、装置の動作周波数から電磁ノイズ増加要因として考
えられる全ての１／２波長長さを算出させる。
【００２６】また、図１のパターン配線設計１結果か
ら、図２の処理フローにおけるクロックパターン箇所検
出を行う（ステップ２０８）。
ら、図２の処理フローにおけるクロックパターン箇所検
出を行う（ステップ２０８）。
【００２７】図４は、プリント回路基板の実装の一例を
示す平面図である。図４において、プリント回路基板４
０１上に実装された部品Ａ４０２と部品Ｂ４０３とがあ
り、部品Ａ４０２と部品Ｂ４０３は、それぞれ接続用端
子４０４及び４０５を持ち、端子間はクロックパターン
４０６により配線、接続されている。このクロックパタ
ーンの検出を行う。
示す平面図である。図４において、プリント回路基板４
０１上に実装された部品Ａ４０２と部品Ｂ４０３とがあ
り、部品Ａ４０２と部品Ｂ４０３は、それぞれ接続用端
子４０４及び４０５を持ち、端子間はクロックパターン
４０６により配線、接続されている。このクロックパタ
ーンの検出を行う。
【００２８】再び図２を参照して、次に、検出したパタ
ーンでの不連続部検出を行う（ステップ２０９）。不連
続部として、多層基板での信号層間接続用ビア、クロッ
クパターンの曲がり箇所及び部品取付パターン箇所を検
出する。
ーンでの不連続部検出を行う（ステップ２０９）。不連
続部として、多層基板での信号層間接続用ビア、クロッ
クパターンの曲がり箇所及び部品取付パターン箇所を検
出する。
【００２９】図５は、プリント回路基板の実装の一例を
示す図である。また図６は、図５に示したプリント回路
基板の側断面を示す図である。図５及び図６を参照し
て、プリント回路基板５０１上に、部品Ａ５０２、部品
Ｂ５０３、部品Ｃ５０４が実装されている。部品Ａには
端子５０５、部品Ｂには端子５０６があり、その間をク
ロックパターンで配線、接続しなければならない。
示す図である。また図６は、図５に示したプリント回路
基板の側断面を示す図である。図５及び図６を参照し
て、プリント回路基板５０１上に、部品Ａ５０２、部品
Ｂ５０３、部品Ｃ５０４が実装されている。部品Ａには
端子５０５、部品Ｂには端子５０６があり、その間をク
ロックパターンで配線、接続しなければならない。
【００３０】しかし、部品Ｃ５０４が、部品Ａ５０２と
部品Ｂ５０３との間に実装されていることにより、部品
実装面での最短配線ができない。
部品Ｂ５０３との間に実装されていることにより、部品
実装面での最短配線ができない。
【００３１】そこで、部品Ｃ５０４を迂回するクロック
パターン配線として、層間接続用ビア５０７及び５０８
を設ける方法が考えられる。端子５０５からのクロック
パターン５０９はビア５０７に接続される。ビア５０７
と５０８間は、部品実装面と異なるクロックパターン５
１０にて接続される。ビア５０８と端子５０６は、再び
部品実装面において、クロックパターン５１１にて接続
される。これらの配線により、部品Ａ５０２と部品Ｂ５
０３間のクロックパターン配線は実現できる。
パターン配線として、層間接続用ビア５０７及び５０８
を設ける方法が考えられる。端子５０５からのクロック
パターン５０９はビア５０７に接続される。ビア５０７
と５０８間は、部品実装面と異なるクロックパターン５
１０にて接続される。ビア５０８と端子５０６は、再び
部品実装面において、クロックパターン５１１にて接続
される。これらの配線により、部品Ａ５０２と部品Ｂ５
０３間のクロックパターン配線は実現できる。
【００３２】再び図２を参照して、不連続部検出処理
（ステップ２０９）における不連続箇所ビアは、図５及
び図６において、接続用ビア５０７及び５０８に相当す
る。
（ステップ２０９）における不連続箇所ビアは、図５及
び図６において、接続用ビア５０７及び５０８に相当す
る。
【００３３】図７は、プリント回路基板の実装の一例を
示す平面図である。図７において、プリント回路基板７
０１上に、部品Ａ７０２、部品Ｂ７０３、部品Ｃ７０４
及び部品Ｄ７０５が実装されている。
示す平面図である。図７において、プリント回路基板７
０１上に、部品Ａ７０２、部品Ｂ７０３、部品Ｃ７０４
及び部品Ｄ７０５が実装されている。
【００３４】部品Ａ７０２の端子７０６と部品Ｂ７０３
の端子７０７をクロックパターンで配線、接続しなけれ
ばならない。部品Ｃ７０４と部品Ｄ７０５により、クロ
ックパターンは最短で配線することができず、部品Ｃ７
０４と部品Ｄ７０５を迂回した配線を行わなければなら
ない。
の端子７０７をクロックパターンで配線、接続しなけれ
ばならない。部品Ｃ７０４と部品Ｄ７０５により、クロ
ックパターンは最短で配線することができず、部品Ｃ７
０４と部品Ｄ７０５を迂回した配線を行わなければなら
ない。
【００３５】端子７０６からのクロックパターン７０８
は、曲がり７０９にて配線ルートを変更する。変更され
たクロックパターン７１０は、曲がり７１１にて配線ル
ートを再変更する。再変更されたクロックパターン７１
２は、端子７０７へ接続される。これらの配線方法によ
り、部品Ａ７０２と部品Ｂ７０３間のクロックパターン
配線、接続が実現できる。
は、曲がり７０９にて配線ルートを変更する。変更され
たクロックパターン７１０は、曲がり７１１にて配線ル
ートを再変更する。再変更されたクロックパターン７１
２は、端子７０７へ接続される。これらの配線方法によ
り、部品Ａ７０２と部品Ｂ７０３間のクロックパターン
配線、接続が実現できる。
【００３６】再び図２を参照して、不連続部検出処理
（ステップ２０９）における不連続箇所曲がりは、図７
において、曲がり７０９及び７１１に相当している。
（ステップ２０９）における不連続箇所曲がりは、図７
において、曲がり７０９及び７１１に相当している。
【００３７】次に、検出した不連続間の配線長検出を行
う（ステップ２１０）。ビアや曲がりの不連続箇所間の
パターン配線の同一配線インピーダンスを維持したクロ
ック配線長を求める。
う（ステップ２１０）。ビアや曲がりの不連続箇所間の
パターン配線の同一配線インピーダンスを維持したクロ
ック配線長を求める。
【００３８】図５及び図６における不連続間の配線長
は、クロックパターン５０９、５１０及び５１１の長さ
である。また、図７における不連続間の配線長は、クロ
ックパターン７０８、７１０及び７１２の長さである。
は、クロックパターン５０９、５１０及び５１１の長さ
である。また、図７における不連続間の配線長は、クロ
ックパターン７０８、７１０及び７１２の長さである。
【００３９】ステップ２０７の１／２波長計算結果情報
と、ステップ２１０の不連続部間配線長検出情報の照合
を行う（ステップ２１１）。クロック周波数及びその高
調波の１／２波長とプリント回路基板のクロックパター
ン長が一致する場合は、アラーム情報を出力する（ステ
ップ２１２）。
と、ステップ２１０の不連続部間配線長検出情報の照合
を行う（ステップ２１１）。クロック周波数及びその高
調波の１／２波長とプリント回路基板のクロックパター
ン長が一致する場合は、アラーム情報を出力する（ステ
ップ２１２）。
【００４０】再び図１を参照すると、配線長チェック２
にてアラーム情報が出力された場合は、配線長不適とし
て、再びパターン配線設計を行う。
にてアラーム情報が出力された場合は、配線長不適とし
て、再びパターン配線設計を行う。
【００４１】次に、本発明の第２の実施例を説明する。
図８は、本発明の第２の実施例のプリント回路基板の設
計システムの処理フローを示す流れ図である。図８を参
照して、プリント回路基板のパターン配線設計を行い
（ステップ８０１）、設計したパターンの配線長チェッ
クを行う（ステップ８０２）。チェックの結果、アラー
ム情報を出力し、「ＮＯ」である場合は、最適配線長計
算を実施する（ステップ８０３）。これは、設計装置の
クロック周波数及びその高調波周波数の１／２波長に一
致しないクロックパターンの配線長を計算するものであ
る。最適配線長計算結果により、放射ノイズが低減可能
なパターン配線が再設計可能となる。
図８は、本発明の第２の実施例のプリント回路基板の設
計システムの処理フローを示す流れ図である。図８を参
照して、プリント回路基板のパターン配線設計を行い
（ステップ８０１）、設計したパターンの配線長チェッ
クを行う（ステップ８０２）。チェックの結果、アラー
ム情報を出力し、「ＮＯ」である場合は、最適配線長計
算を実施する（ステップ８０３）。これは、設計装置の
クロック周波数及びその高調波周波数の１／２波長に一
致しないクロックパターンの配線長を計算するものであ
る。最適配線長計算結果により、放射ノイズが低減可能
なパターン配線が再設計可能となる。
【００４２】
【発明の効果】以上説明したように、本発明によれば、
プリント回路基板の配線設計システムを用いることによ
り、パターン配線長に依存する電磁ノイズの放射を抑制
し、装置に組み込まれた従来技術のプリント回路基板設
計シスムにより設計されたプリント回路基板より、電磁
ノイズが抑制されたプリント回路基板を提供することが
できる、という効果を奏する。
プリント回路基板の配線設計システムを用いることによ
り、パターン配線長に依存する電磁ノイズの放射を抑制
し、装置に組み込まれた従来技術のプリント回路基板設
計シスムにより設計されたプリント回路基板より、電磁
ノイズが抑制されたプリント回路基板を提供することが
できる、という効果を奏する。
【００４３】このため、本発明によれば、電磁ノイズ放
射のメカニズム知識を持たないプリント回路基板設計者
でも、電磁ノイズ放射が抑制されたプリント回路基板を
設計することを可能としており、電磁ノイズ抑制型プリ
ント回路設計システムとしての構築を可能としている。
射のメカニズム知識を持たないプリント回路基板設計者
でも、電磁ノイズ放射が抑制されたプリント回路基板を
設計することを可能としており、電磁ノイズ抑制型プリ
ント回路設計システムとしての構築を可能としている。
【図１】本発明の一実施例のプリント回路基板の設計フ
ローを示す流れ図である。
ローを示す流れ図である。
【図２】本発明の一実施例における配線長チェックの処
理フローを示す流れ図である。
理フローを示す流れ図である。
【図３】本発明の一実施例を説明するためのプリント回
路基板の断面図である。
路基板の断面図である。
【図４】本発明の一実施例を説明するためのプリント回
路基板の実装図である。
路基板の実装図である。
【図５】本発明の一実施例を説明するためのプリント回
路基板の実装図である。
路基板の実装図である。
【図６】本発明の一実施例を説明するためのプリント回
路基板の断面図である。
路基板の断面図である。
【図７】本発明の一実施例を説明するためのプリント回
路基板の実装図である。
路基板の実装図である。
【図８】本発明の別の実施例におけるプリント回路基板
の設計フローを示す流れ図である。
の設計フローを示す流れ図である。
【図９】従来のプリント回路基板の設計フローを示す流
れ図である。
れ図である。
１ パターン配線設計 ２ 配線長チェック ２０１ 誘電率、配線インピーダンス情報入力 ２０２ パターン幅−誘電体厚比計算 ２０３ 波長短縮率計算 ２０４ クロック周波数情報入力 ２０５ 高調波周波数計算 ２０６ 波長計算 ２０７ １／２波長計算 ２０８ クロックパターン箇所検出 ２０９ 不連続部検出 ２１０ 不連続間配線長検出 ２１１ 照合 ２１２ アラーム ３０１ プリント回路基板 ３０２ 誘電体厚Ｈ ３０３ 誘電率εｒ ３０４ パターン ３０５ パターン幅Ｗ ４０１ プリント回路基板 ４０２ 部品Ａ ４０３ 部品Ｂ ４０４ 端子 ４０５ 端子 ４０６ クロックパターン ５０１ プリント回路基板 ５０２ 部品Ａ ５０３ 部品Ｂ ５０４ 部品Ｃ ５０５ 端子 ５０６ 端子 ５０７、５０８ ビア ５０９ クロックパターン ５１０ クロックパターン ５１１ クロックパターン ７０１ プリント回路基板 ７０２ 部品Ａ ７０３ 部品Ｂ ７０４ 部品Ｃ ７０５ 部品Ｄ ７０６ 端子 ７０７ 端子 ７０８ クロックパターン ７０９ 曲がり ７１０ クロックパターン ７１１ 曲がり ７１２ クロックパターン ８０１ パターン設計 ８０２ 配線長チェック ８０３ 最適配線長計算 ９０１ パターン配線設計
Claims (8)
- 【請求項１】配線パターンの配線長と、装置の動作信号
周波数及びその高調波周波数の１／２波長長さとを一致
させないようにチェックする手段を備えたことを特徴と
するプリント回路基板設計システム。 - 【請求項２】配線パターンの配線長と、装置の動作信号
周波数及びその高調波周波数の１／２波長長さとを一致
させない最適配線長を計算する手段を備えたことを特徴
とする請求項１記載のプリント回路基板設計システム。 - 【請求項３】プリント回路基板の誘電率と配線インピー
ダンスから波長短縮率を計算する、ことを特徴とする請
求項１記載のプリント回路基板設計システム。 - 【請求項４】クロック周波数入力により、規定周波数範
囲での高調波周波数を求め、１／２波長を計算する、こ
とを特徴とする請求項１記載のプリント回路基板設計シ
ステム。 - 【請求項５】配線パターンの不連続箇所間の配線長を検
出することを特徴とする、請求項１記載のプリント回路
基板設計システム。 - 【請求項６】（ａ）プリント回路基板上のパターン配線
設計を行うステップ、 （ｂ）プリント回路基板の誘電率及び配線インピーダン
スから波長短縮率を求めるステップ、 （ｃ）クロック周波数の情報を入力し、電磁ノイズの規
定周波数範囲での高調波周波数を求め、前記波長短縮率
から１／２波長を計算するステップ、 を含み、配線長のチェックを行い、配線パターンの配線
長と、装置の動作信号周波数及びその高調波周波数の１
／２波長長さとを一致させないようする、ことを特徴と
するプリント回路基板の設計方法。 - 【請求項７】（ｄ）前記パターン配線設計結果から、ク
ロックパターン箇所の検出を行うステップ、 （ｅ）検出したパターンでの不連続部の検出を行うステ
ップ、 （ｆ）不連続部間の配線長を検出するステップ、 （ｇ）前記１／２波長計算結果情報と不連続部間の配線
長検出情報との照合を行い、クロック周波数及びその高
調波の１／２波長とプリント回路基板のクロックパター
ン長が一致する場合は、アラーム情報を出力する、こと
を特徴とする請求項６記載のプリント回路基板の設計方
法。 - 【請求項８】（ａ）プリント回路基板上のパターン配線
設計データに対して、プリント回路基板の誘電率及び配
線インピーダンスから波長短縮率を求める処理、 （ｂ）クロック周波数の情報を入力し、電磁ノイズの規
定周波数範囲での高調波周波数を求め、前記波長短縮率
から１／２波長を計算する処理、 （ｃ）前記パターン配線設計結果から、クロックパター
ン箇所の検出を行う処理、 （ｄ）検出したパターンでの不連続部検出を行う処理、 （ｅ）不連続部間の配線長を検出する処理、及び、 （ｆ）前記１／２波長計算結果情報と不連続部間の配線
長検出情報との照合を行い、クロック周波数及びその高
調波の１／２波長とプリント回路基板のクロックパター
ン長が一致する場合は、アラーム情報を出力する処理、 の上記各処理をコンピュータで実行させるプログラムを
記録した記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9116379A JP2964989B2 (ja) | 1997-04-18 | 1997-04-18 | プリント回路基板設計システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9116379A JP2964989B2 (ja) | 1997-04-18 | 1997-04-18 | プリント回路基板設計システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10293781A true JPH10293781A (ja) | 1998-11-04 |
| JP2964989B2 JP2964989B2 (ja) | 1999-10-18 |
Family
ID=14685551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9116379A Expired - Fee Related JP2964989B2 (ja) | 1997-04-18 | 1997-04-18 | プリント回路基板設計システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2964989B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6378080B1 (en) | 1999-01-07 | 2002-04-23 | Nec Corporation | Clock distribution circuit |
| US6789247B2 (en) * | 2001-04-10 | 2004-09-07 | Nec Corporation | Printed board designing apparatus, printed board designing method, and recording medium on which control program for printed board design is recorded |
| JP2007293725A (ja) * | 2006-04-26 | 2007-11-08 | Nec Corp | 共振周波数算出装置および共振周波数算出方法 |
-
1997
- 1997-04-18 JP JP9116379A patent/JP2964989B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6378080B1 (en) | 1999-01-07 | 2002-04-23 | Nec Corporation | Clock distribution circuit |
| US6789247B2 (en) * | 2001-04-10 | 2004-09-07 | Nec Corporation | Printed board designing apparatus, printed board designing method, and recording medium on which control program for printed board design is recorded |
| JP2007293725A (ja) * | 2006-04-26 | 2007-11-08 | Nec Corp | 共振周波数算出装置および共振周波数算出方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2964989B2 (ja) | 1999-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7435912B1 (en) | Tailoring via impedance on a circuit board | |
| US6256769B1 (en) | Printed circuit board routing techniques | |
| JP3196894B2 (ja) | プリント配線基板設計装置及び設計方法 | |
| JP3610225B2 (ja) | プリント配線板 | |
| JPWO2005081142A1 (ja) | 素子配置チェック装置とプリント基板設計装置 | |
| JP2964989B2 (ja) | プリント回路基板設計システム | |
| US20050207132A1 (en) | Printed circuit board with electromagnetic interference (EMI) radiation suppressed | |
| JP2010080744A (ja) | プリント基板および電子機器 | |
| US7290333B2 (en) | Manufacturing method of a multilayer printed wiring board | |
| US20070075418A1 (en) | Emi shielding device for pcb | |
| JPH11145569A (ja) | プリント配線板及びその設計方法 | |
| CN115442984A (zh) | 印制电路板的过孔间距确定方法、检测方法、印制电路板 | |
| JPH09214076A (ja) | プリント配線基板 | |
| US6640332B2 (en) | Wiring pattern decision method considering electrical length and multi-layer wiring board | |
| JP4082906B2 (ja) | プリント基板ｃａｄにおけるクリアランスチェック方法及びコンピュータプログラム | |
| JP3799949B2 (ja) | プリント基板 | |
| US6566974B2 (en) | Connection structure for noise reduction impedance element, noise reduction impedance element positioning method, and recording medium having noise reduction impedance element positioning program recorded therein | |
| JP4915803B2 (ja) | 基板レイアウトチェック装置、その方法およびそのコンピュータ・プログラム | |
| JP4671333B2 (ja) | 多層プリント回路基板と電子機器 | |
| JP2000223800A (ja) | 配線基板及びその製造方法 | |
| JPH11119862A (ja) | プリント配線板ユニット、および電子機器 | |
| JP2004037219A (ja) | インピーダンス測定方法及び配線板 | |
| JPH09312478A (ja) | 多層配線基板 | |
| JPH07273488A (ja) | 電磁シールド付プリント配線板とその製造方法 | |
| US20080185170A1 (en) | Methods and Media for Processing a Circuit Board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990713 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |