CN100440228C - 元件布局检查系统和印刷布线板设计系统 - Google Patents

元件布局检查系统和印刷布线板设计系统 Download PDF

Info

Publication number
CN100440228C
CN100440228C CNB2005800002773A CN200580000277A CN100440228C CN 100440228 C CN100440228 C CN 100440228C CN B2005800002773 A CNB2005800002773 A CN B2005800002773A CN 200580000277 A CN200580000277 A CN 200580000277A CN 100440228 C CN100440228 C CN 100440228C
Authority
CN
China
Prior art keywords
power supply
supply terminal
wiring
decoupling element
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800002773A
Other languages
English (en)
Other versions
CN1774718A (zh
Inventor
滨田清司
房安浩嗣
三村详一
入来院美代子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Godo Kaisha IP Bridge 1
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1774718A publication Critical patent/CN1774718A/zh
Application granted granted Critical
Publication of CN100440228C publication Critical patent/CN100440228C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

一种元件布局检查系统，检查印刷布线板上的元件布局。所述布线板具有布线，由该布线，在安装集成电路的安装表面上，集成电路的电源端子与电源端子的电源去耦元件相连。布线经电源通孔与向电源端子提供直流电源的电源面相连。所述系统包括：检测电源去耦元件和电源端子间第一布线长度的元件距离检测装置；检测电源通孔与电源端子间第二布线长度的电源通孔距离检测装置；确定装置，依第一和第二布线长度确定电源去耦元件和电源通孔到电源端子的位置关系。由此提供一种检查系统和一种印刷布线板设计系统，从集成电路电源端子的角度，能检查如旁路电容器的电源去耦元件和与电源面相连的电源通孔的连接顺序；电源面将直流电源提供给电源端子。

Description

元件布局检查系统和印刷布线板设计系统
技术领域
本发明涉及关于印刷布线板的元件布局检查系统以及印刷布线板设计系统，具体地说，涉及一种对于置于集成电路电源端子附近的旁路电容器的元件布局检查系统。
背景技术
关于其上具有高速集成电路的印刷布线板，通常在每一个集成电路的电源端子附近放置旁路电容器。
众所周知，在高速集成电路切换成回流，以便在电源端子附近接地从而防止高频能量(高频分量)传播到电源面上的情况下，旁路电容器起的作用在于引起电源端子处产生直通电流，并起到将直流电源提供到集成电路的作用。
也就是说，如果旁路电容器的放置位置不合适，来自电源端子的高频能量不能被充分地去除，并且会扩散到整个电源面，导致它充当辐射噪声源的可能性。
已经提出有关检查旁路电容器放置的建议，其中对于从电源端子到旁路电容器的距离等给出一个预定值，并检查是否按预定值或者小于所述预定值设置了旁路电容器，或者检查要设置的旁路电容器的电容值。
此外，可以利用裸眼等手工地或利用检查系统检查已经利用印刷布线板CAD设计的印刷布线板是否满足有关设置的检查条件。
在关于印刷布线板设置旁路电容器时，重要的不仅是从电源端子到旁路电容器的距离及其电容值，还在于当从电源端子看过去时，旁路电容器和与电源面相连的电源通孔的连接顺序。在与电源面相连的电源通孔距电源端子比旁路电容器更近时，在电流回流以使旁路电容器接地之前，从电源端子产生的直通电流流入电源面；因此，减小了电源的去耦效果。
根据这一问题，比如专利文件1中即提出一种检查方法或检查系统的建议，其中确定是否将去耦电容器插入在集成电路的电源端子附近，哪里是最优插入位置以及最优电容值是多少。
专利文献1.JP-A No.2002-16337
发明内容
发明要解决的问题
然而，在传统的检查方法中，不可能正确地检查旁路电容器和与电源面相连的电源通孔的连接顺序，并且也不存在具有这种检查功能的检查系统。
于是，本发明的目的在于提供一种检查系统和一种印刷布线板设计系统，在从集成电路的电源端子看过去时，能够检查比如旁路电容器的电源去耦元件和与电源面相连的电源通孔的连接顺序；所述电源面将直流电源提供给电源端子。
解决问题的手段
为了实现上述目的，本发明的一种元件布局检查系统，针对一种检查印刷布线板上元件布局用的设备，所述印刷布线板具有布线，通过该布线，在安装了集成电路的安装表面上，集成电路的电源端子与电源端子的电源去耦元件相连，其中布线通过电源通孔与用于向电源端子提供直流电源的电源面相连。所述设备包括：元件距离检测装置，检测电源去耦元件和电源端子之间的第一布线长度；电源通孔距离检测装置，检测电源通孔与电源端子之间的第二布线长度；以及确定装置，根据第一和第二布线长度确定电源去耦元件和电源通孔到电源端子的位置关系。
发明效果
具有上述结构的本发明一种元件布局检查系统，能够根据集成电路的电源端子和电源去耦元件之间的第一布线长度以及电源端子与电源通孔之间的第二布线长度，通过检查比如电源去耦元件和电源通孔的连接顺序的位置关系，确定是否建立了能够易于去除高频分量的位置关系。
按照本发明的元件布局检查系统和印刷布线板设计系统，可以检查是否建立了用于减小印刷布线板的辐射噪声的连接顺序，由此，从EMC(电磁兼容性)的角度，能够设计具有高度完备性(completeness)的印刷布线板。
附图说明
图1是表示本发明第一实施例印刷布线板元件布局检查系统配置的方框图；
图2是表示第一实施例印刷布线板元件布局检查系统中处理过程的流程图；
图3是表示利用第一实施例印刷布线板元件布局检查系统检查元件布局示例的元件布局图；
图4是表示本发明第二实施例印刷布线板元件布局检查系统的处理过程的流程图；
图5是表示利用第二实施例印刷布线板元件布局检查系统检查元件布局示例的元件布局图；
图6是表示与图5不同、利用第二实施例印刷布线板元件布局检查系统检查元件布局示例的元件布局图；
图7是表示能够利用第二实施例印刷布线板元件布局检查系统检查的示例元件布局(1)俯视图；
图8是表示能够利用第二实施例印刷布线板元件布局检查系统检查的示例元件布局(2)俯视图；
图9是表示能够利用第二实施例印刷布线板元件布局检查系统检查的示例元件布局(3)俯视图；
图10是表示能够利用第二实施例印刷布线板元件布局检查系统检查的示例元件布局(4)俯视图；
图11是表示能够利用第二实施例印刷布线板元件布局检查系统检查的示例元件布局(5)俯视图；
图12是表示在本发明第三实施例印刷布线板元件布局检查系统中处理过程的流程图；
图13是表示能够利用第三实施例印刷布线板元件布局检查系统检查的示例元件布局(1)俯视图；
图14是表示能够利用第三实施例印刷布线板元件布局检查系统检查的示例元件布局(2)俯视图。
参考数字
1半导体集成电路
2电源端子
3电源通孔
4旁路电容器
5接地层连接通路
11电路板数据库部分
12检测部分
13算术部分
具体实施方式
以下将参考附图给出关于本发明实施例的说明。
(第一实施例)
本发明第一实施例元件布局检查系统具有：布线图案，用于在安装表面上安装集成电路和与集成电路电源端子相连的电源去耦元件等，其中在布线图案通过电源通孔与提供电源的电源面相连的印刷布线板设计中，可以检查是否已经建立了布局，以及比如集成电路的电源端子、电源去耦元件和电源通孔的元件的布线图案是否利用电源去耦元件的帮助有效地旁路高频分量，从而能有效地防止直通电流。
应予说明的是，本发明用于印刷布线板的元件布局检查系统还可以检查包括布线层和电源层的多层印刷布线板上的元件布局，此外，还有接地层(接地导体层)。
也就是说，比如在与集成电路电源端子相连的电源去耦元件(旁路电容器)远离电源端子的情况下，电源布线较长，由此增大了电感器元件并降低了能够通过旁路电容器的高频信号的频带，从而就可能引起不能在所需波段得到旁路效果。由于从电源端子流出的直通电流通过旁路电容器流入地(接地导体)的回路较长，增大了辐射噪声。从电源端子到旁路电容器的布线长度作为一个因素，极大地有助于增大回路面积，因此，主要确定电源去耦和电源端子之间的感性元件的预定值。
例如，旁路电容器的电源去耦元件是否能够去除高频分量不仅受到电源去耦元件和电源之间的电感值(布线长度)，还会受到电源去耦元件和电源之间电感值以及电源端子和电源通孔之间电感值(布线长度)之间关系的影响。
也就是说，如果电源去耦元件和电源之间的电感值小于电源端子和电源通孔之间的电感值(布线长度)，则通过电源去耦元件就能更有效地去除高频分量，从而，能够减少高频能量到电源面的传播。也就是说，存在一种电源去耦元件与电源通孔到拟相连之电源端子的优选位置关系，从而能有效地减少高频能量到电源面的传播。
也就是说，按照第一实施例的元件布局检查系统，它作为一种系统，能够根据布线长度(距离)以确定电感值，并根据布线长度(距离)以确定电源去耦元件和电源通孔的顺序。由此，该系统检查是否实现了同时满足减少高频能量到电源面的传播和减少辐射噪声的布线图案设计。
以下给出关于第一实施例元件布局检查系统的详细说明。
将根据图1和2说明本发明的第一实施例。
图1是表示本发明第一实施例印刷布线板元件布局检查系统的配置方框图。
第一实施例的印刷布线板元件布局检查系统包括：电路板数据库部分11；检测部分12；算术和逻辑部分13以及显示装置14。
第一实施例中的检测部分12包括：集成电路检测装置121，检测一个或多个集成电路(如IC或LSI部件)；电源端子检测装置122，检测每个集成电路的电源端子；元件距离检测装置123；电源通孔距离检测装置124；元件侧布线宽度检测装置125；以及电源通孔侧布线宽度检测装置126。
元件距离检测装置123检测半导体电路的电源端子和电源去耦元件之间的距离(布线长度)，元件侧布线宽度检测装置125检测电源端子2和电源去耦元件之间的布线的线宽。
电源通孔距离检测装置124检测集成电路的电源端子与电源通孔之间的距离，电源通孔侧布线宽度检测装置126检测电源端子和电源通孔之间的布线的宽度。
算术和逻辑部分13包括：电感计算装置131、比较装置132和电感确定装置133。
电感计算装置131根据其电源端子和电源去耦元件之间的距离(布线长度)以及其电源端子和电源去耦元件之间的布线的线宽，计算集成电路的电源端子和电源去耦元件之间的布线的电感值；并根据其电源端子和电源通孔之间的距离(布线长度)以及其电源端子和电源通孔之间的布线的线宽，计算集成电路的电源端子和电源通孔之间的布线的电感值。
比较装置132对电源端子和电源去耦元件之间的布线电感的预设预定值XL与电源端子和电源去耦元件之间的布线电感值进行比较，以确定计算的布线电感值是否是预定值XL或更小。
电感确定装置133确定电源端子和电源去耦元件之间的布线电感值是否小于电源端子和电源通孔之间的电感值，并确定电源去耦元件和电源通孔的放置顺序是否适当。
显示装置14显示比较装置132中的比较结果和电感确定装置133中的确定结果。譬如，若电源去耦元件和电源通孔的放置顺序不适当，则显示装置14呈现错误显示紧急校正，从而引起设计者的注意力。
下面将参考图2所示的流程图给出第一实施例处理操作给出的说明。
在步骤S1，设定电源端子2与电源去耦元件之间的布线电感的预定值XL。
在步骤S2，从存储有印刷布线板的电路板数据库11中检查一个集成电路。
在步骤S3，从所检得的集成电路中检查一个电源端子。
在步骤S4，检查电源去耦元件是否与所检得的电源端子相连，并且，如果没有连接端子，则处理过程进到步骤S5，如果连接了端子，则处理过程进到步骤S6。
在步骤S5，显示比如集成电路的部件数目、电源端子的引脚数目，以及作为错误显示的消息“未连接旁路电容器”。
在步骤S6，检测从检得的电源端子到电源去耦元件的布线的距离(D1)和布线的宽度W1，并根据距离(D1)和宽度W1计算电源端子和电源去耦元件之间布线的电感值L1。
在步骤S7，检测作为从检得的电源端子到电源通孔的布线长度的距离(D2)和布线的宽度W2，并根据距离(D2)和宽度W2计算电源端子和电源通孔之间布线的电感值L2。
在步骤S8，对计算的电感L1和计算的电感L2彼此进行比较，并且，如果L1＜L2，则处理过程进到步骤S9，而若L1≥L2，则处理过程进到步骤S10。
在步骤S9，对计算的电感L1和预定电感值XL彼此进行比较，并且，如果L1＜XL，则处理过程进到步骤S11，而若L1≥XL，则处理过程进到步骤S12。
在步骤S10，对计算的电感L1和预定电感值XL彼此进行比较，并且，如果L1＜XL，则处理过程进到步骤S13，而若L1≥XL，则处理过程进到步骤S14。
在步骤S11，显示比如集成电路的部件数目、电源端子的引脚数目和电源去耦元件的部件数目，以及消息“连接顺序正确。电感值为预定值或小于预定值”。
在步骤S12，显示比如集成电路的部件数目、电源端子的引脚数目和电源去耦元件的部件数目，以及作为错误显示的消息“连接顺序正确。电感值超出预定值”。
在步骤S13，显示比如集成电路的部件数目和电源去耦元件的部件数目，以及作为错误显示的消息“连接顺序不正确。电感值是预定值或小于预定值”。
在步骤S 14，显示比如集成电路的部件数目、电源端子的引脚数目和电源去耦元件的部件数目，以及消息“连接顺序不正确。电感值超出预定值”。
在步骤S15，确定是否已经检查了所检得的半导体电路所有电源端子，如果还没有检查所有端子，则处理过程返回其中检查下一个电源端子的步骤S3，并进行一系列检查；如果已经检查了所有端子，则处理过程进到步骤S16。
在步骤S16，确定是否已经检查了电路板数据库中的所有半导体电路，如果还没有检查所有的电路，则处理过程返回其中检测下一个集成电路的步骤S2，并进行一系列的检查；如果已经检查了所有电路，则处理过程终止。
下面给出微带线布线的电感L计算示例，所述微带线布线的结构为：在电路板的上表面上形成宽度为W的线，例如，所述电路板的厚度H和相对介电常数为εr，在电路板的下表面上形成宽度充分大于线宽度的接地导体，以便面对所述的线。
首先，由下式(1)表示微带线的特征阻抗Z0(欧姆)：
Z 0 = [ 87 / ( ϵr + 1.41 ) ] ln [ 5.98 H / ( 0.8 W + T ) ] . . . ( 1 )
由下式(2)表示每单位长度的电容C0(pF/英寸)
C0＝0.67(εr+0.41)ln[5.98H/(0.8W+T)]       ...(2)
从(1)式和(2)式，利用下式(3)表示每单位长度的电感L0(pH/英寸)。
L0＝C0Z0 2                                  ...(3)
于是，由下式(4)给出布线长度D(英寸)的电感L(pH)。
L＝DL0                                     ...(4)
应予说明的是，在利用微带线的示例布线中给出有关获得电感的方式的说明，而本发明不仅限于这种情况，例如，也可以将本发明应用于使用不同传输线的结构中，其中，能够计算通过在电路板内部设置线导体得到的带状线等的电感。
随后，参考图3给出在第一实施例系统中示例的具体检查的说明。
图3表示一个示例，它包括在步骤S2检查到的一个集成电路1的一个电源端子2和与电源端子2相连的旁路电容器4(电源去耦元件4)。
在图3的示例中，从电源端子2到电源去耦元件4(如图3所示的旁路电容器4)的布线7的宽度与从电源端子2到电源通孔的布线6的宽度之间存在差异，并且从电源端子2和电源去耦元件4之间的布线在电源端子2的另一侧上设置电源通孔3。
在本示例中，检测作为从电源端子2到电源去耦元件4的布线7的长度的距离(D1＝8mm)和布线7的宽度(W1＝0.5mm)，并利用(1)式到(4)式计算电源端子2和电源去耦元件4之间的布线7的电感值L1，其中，D1＝8mm且W1＝0.5mm。
在步骤S7中，检测作为从电源端子2到电源通孔3的布线6的长度的距离(D2＝5mm)和布线6的宽度(W2＝1mm)，并利用式(1)式到(4)式计算电源端子2和电源通孔3之间的布线6的电感值L2，其中，D2＝5mm且W2＝1mm。
在步骤S8，对计算的电感L1和计算的电感L2彼此进行比较，并且，如果L1＜L2，则处理过程进到步骤S9。在步骤S9，对电感值L1和预定电感值XL彼此进行比较，并且，如果L1＜XL，则处理过程进到步骤S11。
在步骤S11，显示集成电路1的部件数目、电源端子2的引脚数目和电源去耦元件4的部件数目，譬如，还可以显示消息“连接顺序正确。电感值是预定值或更小”。
具有该结构的第一实施例用于印刷布线板的元件布局检查系统，检查比如电源去耦元件和电源通孔的连接顺序的位置关系，具有根据集成电路的电源端子和电源去耦元件之间的布线长度计算的电感值和根据电源端子和电源通孔之间的布线长度计算的电感值；因此，能够适当地容易确定是否建立了能够有效地去除高频分量的位置关系。
第一实施例的元件布局检查系统对电源端子和电源去耦元件之间的布线电感值与电源端子和电源通孔之间的布线电感进行比较，由此确定电源去耦元件和电源通孔的布局顺序是否适当；因此，如图3所示，即使在布线从电源端子2沿两个方向延伸(朝向电源通孔3的方向和朝向电源去耦元件4的方向彼此相对)且布线宽度彼此不同的情况下，也能够确定有关布局的顺序。
第一实施例的元件布局检查系统能够适当地确定元件布局的顺序，并且由于利用根据不同宽度的布线的阻抗计算的电感值确定元件布局的顺序，即使在不能简单地仅由元件之间的距离来确定顺序的情况下，本系统通常也具有非常优异的通用性。
(第二实施例)
随后，将参考图4所示的流程图进一步说明利用第一实施例中的简化处理的第二实施例处理过程。
具体地说，第二实施例具有检测距离(D1，从电源端子到电源去耦元件的布线的长度)的步骤S61，代替根据距离(D1，从电源端子到电源去耦元件的布线的长度)和布线的宽度W1计算电源端子和电源去耦元件之间的布线的电感值L1的步骤S6。此外，还具有检测距离(D2，从电源端子到电源通孔的布线的长度)的步骤S71，代替根据距离(D2，从电源端子到电源通孔的布线的长度)和布线的宽度W2计算电源端子和电源通孔之间的布线的电感值L2的步骤S7。
在代替步骤S6的步骤S81，对于作为从电源端子到电源去耦元件的布线的长度的距离(D1)与作为从电源端子到电源通孔的布线的长度的距离(D2)彼此进行比较，如果D1＜D2，则处理过程进到步骤S112，而若D1≥D2，则处理过程进到步骤S122。
在代替步骤S11的步骤S112，显示比如集成电路的部件数目、电源端子的引脚数目和电源去耦元件的部件数目，还显示消息“连接顺序正确”。
在代替步骤S12的步骤S122，显示比如集成电路的部件数目、电源端子的引脚数目和电源去耦元件的部件数目，还显示作为错误显示的消息“连接顺序不正确”。
以下按照与第一实施例相同的方式进行后续的处理过程。
应予说明的是，在第二实施例中，简化系统，从而仅检查布局顺序，并且不利用特定值执行确定；因此，由于简化和未实行确定，从而省略与检查和确定相关的第一实施例中的处理步骤S1、S9、S10和S12到S14。
接下去，将参考图5给出有关第二实施例具体示例检查的说明。
按照与图3所示具体示例相同的方式，图5示出一个示例，包括在步骤S2检查到的集成电路1的电源端子2和与电源端子2相连的旁路电容器4(电源去耦元件4)，而图5示例与第一实施例的具体示例的不同之处在于，在图5的示例中，在电源端子2的同侧设置电源去耦元件4和电源通孔3。
将图5所示的布线6到8的宽度设为相同宽度。
图5的示例位于印刷布线板上集成电路1的电源端子2附近，所述印刷布线板上建立了正确连接顺序布局。
在本示例中，首先在步骤S2，检查集成电路1，在步骤S3，检查电源端子2，在步骤S4，确认旁路电容器是否已与电源端子2相连，由于旁路电容器已与电源端子2相连，处理过程进到步骤S61。
在步骤S61，测量作为从电源端子2到旁路电容器4的布线7的长度的距离D1(如5mm)，处理过程进到步骤S71。
在步骤S71，测量作为从电源端子2到电源通孔3结合的布线7和6的长度的距离D2(如10mm)，电源通孔3是从电源端子2到电源层的通路，处理过程进到步骤S81。
在步骤S81，对D1和D2彼此进行比较，由于D1＜D2，处理过程进到步骤S112。
在步骤S112，显示集成电路1的部件数目、电源端子2的引脚数目和旁路电容器4的部件数目，以及消息“连接顺序正确”，处理过程进到步骤S15。
重复上述步骤，直到检查结束，随后，处理过程终止。
继而，参考图6，给出布局顺序(连接顺序)不正确情况下的具体示例说明。
在本示例中，从步骤S1到步骤S4的处理过程与图5示例中的相同，处理过程从步骤S4进到步骤S61。
在步骤S61，测量作为从电源端子2到旁路电容器4结合的布线6和7的长度的距离D1(如5mm)，在步骤S71，测量作为从电源端子2到电源通孔3的布线6的长度的距离D2(如3mm)，处理过程进到步骤S81。
在步骤S81，对D1和D2彼此进行比较，由于D1＞D2，处理过程进到步骤S122。
在步骤S122，显示集成电路1的部件数目、电源端子2的引脚数目和旁路电容器4的部件数目，以及消息“连接顺序不正确”，处理过程进到步骤S15。
重复上述步骤，当检查了所有的集成电路时，处理过程终止。
接下去，给出有关应用第二实施例元件布局检查系统的印刷布线板的示例图案的说明。
图7所示的图案中，集成电路1的电源端子2通过布线6和7与旁路电容器4的一端相连，旁路电容器4的另一端通过布线8与接地层连接通路5相连。
在布线6和7之间的边界部分处设置电源通孔3。
在图7的图案中，按照不同的宽度形成布线6和7，其中布线7的宽度大于布线6。
图8所示的图案中，集成电路1的电源端子2通过布线7与旁路电容器4的一端相连，旁路电容器4的另一端通过布线8与接地层连接通路5相连。
布线6从布线7与旁路电容器4的一端(与旁路电容器4的一端相连)相连，在布线6的末端处设置电源通孔3。
在图8的图案中，布线6和7的宽度互不相同，其中布线7的宽度大于布线6。
图9所示的图案中，集成电路1的电源端子2通过布线7与旁路电容器4的一端相连，旁路电容器4的另一端通过布线8与接地层连接通路5相连。
布线6从布线7与旁路电容器4的一端(与旁路电容器4的一端相连)相连，在布线6的末端处设置电源通孔3。
在图9的图案中，布线6和7的宽度不同，其中布线7的宽度小于布线6。
图10所示的图案中，集成电路1的电源端子2通过布线6和7与旁路电容器4的一端相连，旁路电容器4的另一端通过布线8与接地层连接通路5相连。
在布线6和7之间的边界部分处设置电源通孔3。
在图10的图案中，布线6和7的宽度互不相同，其中布线7的宽度小于布线6。
有如已述的图7到10所示，在电源端子2和旁路电容器4的一端之间串联的布线中、或者电源端子2与旁路电容器4的一端之间的布线的延伸上形成电源通孔3的情况下，即使相同布线的线宽变化，也能够利用第二实施例的元件布局检查系统检查元件布局。
如图11所示，即使没有在电源端子2和旁路电容器4的一端之间串联的布线中、或者电源端子2与旁路电容器4的一端之间的布线的延伸上形成电源通孔3，如果彼此连接集成电路1的电源端子2和电源通孔3的布线6以及彼此连接电源端子4和旁路电容器4的一端的布线7的线宽相等，也能够利用第二实施例的元件布局检查系统检查元件布局。
应予说明的是，按照图11所示的布局，在彼此连接集成电路1的电源端子2和电源通孔3的布线6以及彼此连接电源端子4和旁路电容器4的一端的布线7的线宽彼此不同的情况下(在布线的电感彼此不同的情况下)，不能利用第二实施例的元件布局检查系统检查元件布局。
有如上面详细所述的，在电源端子和电源通孔之间的电感与电源端子和电源去耦元件之间的电感彼此相等的情况下，或者即使电源端子和电源通孔之间的电感与电源端子和电源去耦元件之间的电感彼此不同，在建立了有如图7到10所示给定关系的情况下，第二实施例印刷布线板的元件布局检查系统都能够确定布局顺序。
也就是说，除了来自电源端子2的布线沿两个方向(朝向电源通孔3的方向和朝向电源去耦元件4的方向彼此相对)对准且布线的宽度彼此不同的特定情况下，仅仅通过比较简单的布线长度(距离)，第二实施例印刷布线板的元件布局检查系统就能够以容易的方式确定布局顺序，而无需根据那种需要复杂计算的阻抗来比较电感，从而得到布局顺序。
(第三实施例)
以下根据图12所示的流程图，给出第三实施例印刷布线板元件布局检查处理方法的说明。
按照与第二实施例中印刷布线板元件布局检查处理方法相同的方式，第三实施例的印刷布线板元件布局检查处理方法根据作为从电源端子到电源去耦元件的布线的长度的距离(D1)和作为从电源端子到电源通孔的布线的长度距离(D2)来检查连接顺序，第三实施例与第二实施例的不同之处在于，将从电源端子到电源去耦元件的距离设为预定值，并且除了连接顺序以外，还同时检查距离。
具体地说，在处理过程中增加了：步骤S101，将从电源端子到电源去耦元件的距离设为预定值X1；以及步骤S91和S101，确定作为从电源端子到电源去耦元件的长度的距离D1是否是预定值X1或小于该值，代替步骤S112和S122，还设置步骤S111、S121、S131和S141，不仅显示检查顺序的结果，还显示距离。
在具有以上构成的印刷布线板元件布局检查处理方法中，按与第二实施例相似的方式进行处理，直到步骤S71，并且处理过程从S71进到步骤S81。
在步骤S81，相互比较测得的D1和D2，如果D1＜D2，则处理过程进到步骤S91，而如果D1≥D2，则处理过程进到步骤S101。
在步骤S91，相互比较测d3的D1和预定值X1，如果D1＜X1，则处理过程进到步骤S111，而如果D1≥X1，则处理过程进到步骤S121。
在步骤S101，相互比较测得的D1和预定值X1，如果D1＜X1，则处理过程进到步骤S131，而如果D1≥X1，则处理过程进到步骤S141。
在步骤S111，显示比如集成电路的部件数目、电源端子的引脚数目和旁路电容器的部件数目，以及显示消息“连接顺序正确。到旁路电容器的距离是预定值或更小”等。
在步骤S121，显示比如集成电路的部件数目、电源端子的引脚数目和旁路电容器的部件数目，以及显示消息“连接顺序正确。到旁路电容器的距离超出预定值”等。
在步骤S131，显示比如集成电路的部件数目、电源端子的引脚数目和旁路电容器的部件数目，以及显示器消息“连接顺序不正确。到旁路电容器的距离是预定值或更小”等作为错误显示。
在步骤S141，显示比如集成电路的部件数目、电源端子的引脚数目和旁路电容器的部件数目，以及显示消息“连接顺序不正确。到旁路电容器的距离超出预定值”等作为错误显示。
在步骤S15，确定是否已经检查了所检查集成电路的所有电源端子，如果没有检查，则处理过程返回到步骤S3，在那里检测下一个电源端子，并应用一系列检查。如果已经进行了所有检查，则处理过程进到步骤S16。
在步骤S16，确定是否已经检查了布线板数据库中的所有集成电路，如果没有检查，则处理过程返回到步骤S2，在那里检测下一个集成电路，并应用一系列检查。如果已经进行了所有检查，则处理过程终止。
下面利用具体图案示例给出第三实施例印刷布线板元件布局检查处理方法的说明。
图13是一个示例布局，其中尽管连接顺序正确，从电源端子2到旁路电容器4的距离不是预定值或小于该值。
在本示例中，首先在第一步骤S101，比如将5mm设为从电源端子2到电源去耦元件的预定值X1，处理过程返回到步骤S2。
在步骤S2，检测集成电路1，在步骤S3，检测电源端子2，在步骤S4，确认电源去耦元件4是否已经与电源端子2相连，随着电源去耦元件4已经与电源端子2相连，处理过程进到步骤S61。
在步骤S61，测量从电源端子2到旁路电容器4的布线7的距离D1(如8mm)，处理过程进到步骤S71。
在步骤S71，测量从电源端子2到电源通孔34结合的布线7和6的距离D2(如10mm)，处理过程进到步骤S81。
在步骤S81，相互比较D1和D2，随着D1＜D2，处理过程进到步骤S91。
在步骤S91，相互比较D1和X1，随着D1＞X1，处理过程进到步骤S121。
在步骤S121，显示集成电路1的部件数目、电源端子2的引脚数目和旁路电容器4的部件数目，以及显示消息“连接顺序正确。到旁路电容器的距离超出预定值”作为错误显示，并且处理过程进到步骤S15。
在步骤S15及其之后的步骤，确定检查已经完成，则处理过程终止。
继而，根据图14给出具体示例检查的说明，图14是印刷布线板上的集成电路1电源端子2附近的示例布局，其中，并未在上述检查中正确地放置连接顺序，且从电源端子2到旁路电容器4结合的布线6和7的距离不是预定值或小于该值。
在步骤S101，首先，比如将5mm设为从电源端子2到旁路电容器4的预定值X1，并且处理过程返回步骤S2。
在步骤S2到S5，按与图13具体示例相似的方式执行处理过程，并且，处理过程进到步骤S61。
在步骤S61，测量从电源端子2到旁路电容器4结合的布线6和7的距离D1(如8mm)，并且处理过程进到步骤S71。
在步骤S71，测量从电源端子2到电源通孔3的布线6的距离D2(如6mm)，并且处理过程进到步骤S81。
在步骤S81，相互比较D1和D2，随着D1＞D2，处理过程进到步骤S101。
在步骤S101，相互比较D1和X1，随着D1＞X1，处理过程进到步骤S141。
在步骤S141，显示集成电路1的部件数目、电源端子2的引脚数目和旁路电容器4的部件数目，以及显示消息“连接顺序不正确。到旁路电容器的距离超出预定值”作为错误显示，并且处理过程进到步骤S15。
在步骤S15及其之后的步骤，确定检查已经完成，则处理过程终止。
(第四实施例)
本发明第四实施例的印刷布线板设计系统(印刷布线板CAD)是一种被构造为使其包括第一到第三实施例中任意元件布局检查系统的印刷布线板设计系统。
在第四实施例的印刷布线板设计系统中，例如，当放置比如旁路电容器的电源去耦元件或限定电源面时，通过元件布局检查系统能够检查连接顺序，在与电源面相连的电源铜矿位于电源去耦元件的电源端子侧的情况下，能够呈现显示紧急校正。
通过把检查系统结合到比如第四实施例的印刷布线板设计系统中，能够在设计级处检查印刷布线板的同时进行设计。
本发明的印刷布线板用的元件布局检查系统和印刷布线板设计系统可用于进行电路板的设计，使其难以在安装了高速集成电路的印刷布线板上发射辐射噪声。

Claims (12)

1.一种元件布局检查系统，用于检查印刷布线板上元件布局，所述印刷布线板具有布线，通过该布线，在安装了半导体集成电路的安装表面上，半导体集成电路的电源端子与电源端子的电源去耦元件相连；其中，布线通过电源通孔与用于向电源端子提供直流电源的电源面相连，所述检查系统包括：
元件距离检测装置，检测电源去耦元件和电源端子之间的第一布线长度；
电源通孔距离检测装置，检测电源通孔与电源端子之间的第二布线长度；以及
确定装置，根据第一和第二布线长度确定电源去耦元件和电源通孔到电源端子的位置关系。
2.根据权利要求1所述的元件布局检查系统，其中，所述确定装置包括：
电感计算装置，在该电感计算装置中，根据第一布线长度和第一布线宽度计算第一电感值，并根据第二布线长度和第二布线宽度计算第二电感值，所述第一电感值是半导体集成电路的电源端子和电源去耦元件之间的布线电感值，第二电感值是电源通孔和电源端子之间的布线电感值，
电感比较确定装置，在该电感比较确定装置中，通过比较第一电感值和第二电感值，确定电源去耦元件和电源通孔相对于电源端子之间的位置关系。
3.根据权利要求2所述的元件布局检查系统，其中，还包括确定第一电感值是否小于预定值的装置。
4.根据权利要求1所述的元件布局检查系统，其中，
所述确定装置通过比较第一布线长度和第二布线长度，确定电源去耦元件和电源通孔相对于电源端子之间的位置关系。
5.根据权利要求4所述的元件布局检查系统，其中，还包括确定第一布线长度是否小于预定值的装置。
6.根据权利要求1所述的元件布局检查系统，其中，
所述印刷布线板是除所述安装表面和所述电源面以外还具有接地面的多层板。
7.一种印刷布线板设计系统，包括根据权利要求1所述的元件布局检查系统。
8.一种元件布局检查方法，用于检查印刷布线板上元件布局，所述印刷布线板具有布线，通过该布线，在安装了半导体集成电路的安装表面上，半导体集成电路的电源端子与电源端子的电源去耦元件相连，其中布线通过电源通孔与用于向电源端子提供直流电源的电源面相连，所述方法包括：
检测电源去耦元件和电源端子之间第一布线长度的步骤；
检测电源通孔与电源端子之间第二布线长度的步骤；以及
确定步骤，用于根据第一和第二布线长度确定电源去耦元件和电源通孔到电源端子的位置关系。
9.根据权利要求8所述的元件布局检查方法，其中，所述确定步骤包括：
计算步骤，用于根据第一布线长度和第一布线宽度计算第一电感值和根据第二布线长度和第二布线宽度计算第二电感值，所述第一电感值是半导体集成电路的电源端子和电源去耦元件之间的布线电感值，第二电感值是电源通孔和电源端子之间的布线电感值，
电感比较确定步骤，用于通过比较第一电感值和第二电感值，确定电源去耦元件和电源通孔相对于电源端子之间的位置关系。
10.根据权利要求9所述的元件布局检查方法，其中，还包括确定第一电感值是否小于预定值的步骤。
11.根据权利要求8所述的元件布局检查方法，其中，
所述确定步骤通过比较第一布线长度和第二布线长度，确定电源去耦元件和电源通孔相对于电源端子之间的位置关系。
12.根据权利要求11所述的元件布局检查方法，其中，还包括确定第一布线长度是否小于预定值的步骤。
CNB2005800002773A 2004-02-20 2005-02-14 元件布局检查系统和印刷布线板设计系统 Expired - Fee Related CN100440228C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004044329 2004-02-20
JP044329/2004 2004-02-20

Publications (2)

Publication Number Publication Date
CN1774718A CN1774718A (zh) 2006-05-17
CN100440228C true CN100440228C (zh) 2008-12-03

Family

ID=34879339

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800002773A Expired - Fee Related CN100440228C (zh) 2004-02-20 2005-02-14 元件布局检查系统和印刷布线板设计系统

Country Status (6)

Country Link
US (1) US7353483B2 (zh)
EP (1) EP1630707B8 (zh)
JP (1) JPWO2005081142A1 (zh)
CN (1) CN100440228C (zh)
DE (1) DE602005010638D1 (zh)
WO (1) WO2005081142A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202923A (ja) * 2005-01-19 2006-08-03 Nec Electronics Corp 半導体装置の設計方法、半導体装置の設計プログラム
CN1916915A (zh) * 2005-08-19 2007-02-21 鸿富锦精密工业（深圳）有限公司 改良过孔阻抗的方法
CN101236078B (zh) * 2007-02-02 2011-01-05 鸿富锦精密工业（深圳）有限公司 电容到过孔导线长度检查系统及方法
TWI409654B (zh) * 2007-02-12 2013-09-21 Hon Hai Prec Ind Co Ltd 電容到過孔導線長度檢查系統及方法
US7818704B1 (en) * 2007-05-16 2010-10-19 Altera Corporation Capacitive decoupling method and module
JP5029351B2 (ja) * 2007-12-28 2012-09-19 富士通株式会社 解析モデル作成技術および基板モデル作成技術
US7957150B2 (en) * 2008-02-21 2011-06-07 Hitachi, Ltd. Support method and apparatus for printed circuit board
JP5253244B2 (ja) * 2009-03-12 2013-07-31 キヤノン株式会社 プリント基板設計支援プログラム、方法及び装置
CN101859331B (zh) * 2009-04-07 2013-07-31 鸿富锦精密工业（深圳）有限公司 布线设计系统及布线设计方法
JP5664649B2 (ja) * 2010-06-03 2015-02-04 株式会社村田製作所 コンデンサ配置支援方法及びコンデンサ配置支援装置
CN102339333B (zh) * 2010-07-19 2013-04-10 鸿富锦精密工业（深圳）有限公司 信号线到隔离孔之间的距离稽查系统及方法
JP5743808B2 (ja) 2011-08-24 2015-07-01 株式会社東芝 集積回路の配線方法、集積回路の配線プログラム及びそれを記憶した記憶媒体
TWI571761B (zh) * 2016-03-08 2017-02-21 國立勤益科技大學 印刷電路板之裝配排程最佳化方法
JP6878992B2 (ja) * 2017-03-27 2021-06-02 富士通株式会社 部品位置検出プログラム、部品位置検出方法および情報処理装置
US10606974B1 (en) * 2018-03-05 2020-03-31 Cadence Design Systems, Inc. System and method for dynamic visual guidance of mutually paired components in a circuit design editor
US10643018B1 (en) * 2018-04-20 2020-05-05 Cadence Design Systems, Inc. System and method for determining return path quality in an electrical circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1250229A (zh) * 1998-08-17 2000-04-12 日本电气株式会社 电路装置及其制造方法
JP2002016337A (ja) * 2000-06-29 2002-01-18 Sony Corp プリント基板の配線構造チェックシステム
US20020017907A1 (en) * 2000-06-29 2002-02-14 Sony Corporation Printed circuit board wiring structure checkup system
JP2002105023A (ja) * 2000-09-05 2002-04-10 Oxeno Olefinchemie Gmbh カルボン酸エステルの製法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3501674B2 (ja) * 1999-04-21 2004-03-02 日本電気株式会社 プリント回路基板特性評価装置、プリント回路基板特性評価方法、及び記憶媒体
US7350175B2 (en) * 2004-09-29 2008-03-25 Matsushita Electric Industrial Co., Ltd. Circuit board design system, design data analysis method and recording medium with analysis program recorded thereon

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1250229A (zh) * 1998-08-17 2000-04-12 日本电气株式会社 电路装置及其制造方法
JP2002016337A (ja) * 2000-06-29 2002-01-18 Sony Corp プリント基板の配線構造チェックシステム
US20020017907A1 (en) * 2000-06-29 2002-02-14 Sony Corporation Printed circuit board wiring structure checkup system
JP2002105023A (ja) * 2000-09-05 2002-04-10 Oxeno Olefinchemie Gmbh カルボン酸エステルの製法

Also Published As

Publication number Publication date
EP1630707B1 (en) 2008-10-29
EP1630707B8 (en) 2009-01-14
WO2005081142A1 (ja) 2005-09-01
CN1774718A (zh) 2006-05-17
EP1630707A1 (en) 2006-03-01
JPWO2005081142A1 (ja) 2007-10-25
EP1630707A4 (en) 2006-11-02
DE602005010638D1 (de) 2008-12-11
US20060288317A1 (en) 2006-12-21
US7353483B2 (en) 2008-04-01

Similar Documents

Publication Publication Date Title
CN100440228C (zh) 元件布局检查系统和印刷布线板设计系统
CN111278227B (zh) 一种SMT32系统主板PCB Layout布局布线的方法
CN100523844C (zh) 对电路器件进行不加电测试的方法和装置
CN103033798B (zh) 雷达电路、雷达系统和用于测试车辆中的雷达电路和雷达天线之间的连接的方法
CA2275799C (en) Seimiconductor device evaluation apparatus
KR101112621B1 (ko) 수동소자가 내장된 인쇄회로기판의 이상 유무 판단 방법
CA2162099A1 (en) Contactless test method and system for testing printed circuit boards
JPWO2004111890A1 (ja) プリント回路配線基板設計支援装置及びプリント回路基板設計方法並びにそのプログラム
US7047515B1 (en) Method for selecting and placing bypass capacitors on multi-layer printed circuit boards
US20050258842A1 (en) Radiation detector for electrostatic discharge
Armstrong PCB design techniques for lowest-cost EMC compliance. Part 1
US20040130334A1 (en) Timing markers used in the measurement and testing of a printed circuit board's controlled impedance
JP5231295B2 (ja) 検査装置およびその検査方法
Montrose Analysis on loop area trace radiated emissions from decoupling capacitor placement on printed circuit boards
JP2002064279A (ja) 多層回路基板の検証方法、設計方法、それらの装置および記録媒体
Archambeault et al. Modeling the effectiveness of decoupling capacitors for multilayer PCBs
Loeckx et al. Assessment of the DPI standard for immunity simulation of integrated circuits
CN116887506B (zh) Nfc芯片测试pcb板、测试电路板及测试装置
Chen Examination of electronic module immunity using transfer functions
Cui et al. Coupling paths in multilayer printed circuit boards for electromagnetic interference and immunity: experiments and FDTD modeling
Koga et al. Power decoupling circuit for modeling and measurement of EMC characteristics of IC/LSI
US20080088318A1 (en) Method to test transparent-to-test capacitors
JP4982543B2 (ja) 多層基板のスルーホール断線検出方法
JPH10293781A (ja) プリント回路基板設計システム
Friedrich et al. Network modeling of vertical signal interconnections in parallel reference plane structures on printed circuit boards

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INTELLECTUAL PROPERTY BRIDGE NO. 1 CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20140127

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140127

Address after: Tokyo, Japan

Patentee after: GODO KAISHA IP BRIDGE 1

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081203

Termination date: 20150214

EXPY Termination of patent right or utility model