CN116887506B - Nfc芯片测试pcb板、测试电路板及测试装置 - Google Patents

Abstract

本申请公开了一种NFC芯片测试PCB板、测试电路板及测试装置，属于电子领域。包括：基板，及设置于基板表面的至少一组检测电路布局单元；每一组检测电路布局单元包括：NFC芯片的焊盘，设置于基板的表面，NFC芯片的焊盘用于连接NFC芯片；EMC电路布局，设置于基板的表面，与NFC芯片的焊盘电连接；EMC电路布局包括发射电路布局，发射电路布局包括第一EMC电感的两个引脚的焊盘和第二EMC电感的两个引脚的焊盘。该NFC芯片测试PCB板、测试电路板及测试装置可以提高NFC芯片测试的准确性。

Description

NFC芯片测试PCB板、测试电路板及测试装置

技术领域

本申请涉及电子领域，特别涉及一种NFC芯片测试PCB板、NFC芯片测试电路板及NFC芯片测试装置。

背景技术

随着通讯技术的发展，近场通信技术(Near Field Communication，NFC)得到了广泛的应用。NFC主要的应用包括手机NFC、电梯卡、门禁卡、地铁卡等。

NFC是一种非接触式识别和互联技术，NFC可以在移动设备、消费类电子产品、PC和只能控件工具间进行近距离无线通信。NFC芯片是一种基于短距离的高频无线通信技术的芯片，NFC芯片允许电子设备之间进行非接触式点对点数据传输。

通常，NFC芯片的测试需要一个高效的测试环境，然而，相关技术中，NFC芯片在测试时，会出现电磁干扰现象，导致NFC芯片测试不准确。

发明内容

本申请提供了一种NFC芯片测试PCB板、NFC芯片测试板及NFC芯片测试装置，可以提高NFC芯片测试的准确性。所述技术方案如下：

第一方面，提供了一种NFC芯片测试PCB板，包括：基板，及设置于基板表面的至少一组检测电路布局单元；每一组检测电路布局单元包括：NFC芯片的焊盘，设置于基板的表面，NFC芯片的焊盘用于连接NFC芯片；EMC电路布局，设置于基板的表面，与NFC芯片的焊盘电连接；EMC电路布局包括发射电路布局，发射电路布局包括第一EMC电感的两个引脚的焊盘和第二EMC电感的两个引脚的焊盘；第一EMC电感的两个引脚的焊盘的连线，与第二EMC电感的两个引脚的焊盘的连线垂直，或者，第一EMC电感的两个引脚的焊盘与第二EMC电感的两个引脚的焊盘在一条直线上。

在一些可能的实现方式中，NFC芯片的焊盘包括第一发射引脚的焊盘和第二发射引脚的焊盘，第一发射引脚的焊盘通过第一走线与第一EMC电感的一个引脚的焊盘连接，第二发射引脚的焊盘通过第二走线与第二EMC电感的一个引脚的焊盘连接，第一走线和第二走线的长度均小于第一预设长度。

在一些可能的实现方式中，第一走线和第二走线为差分走线。

在一些可能的实现方式中，第一走线和第二走线之间的距离小于第一预设距离。

在一些可能的实现方式中，外围电路器件中，至少部分器件的焊盘对称设置，外围电路器件是指发射电路布局中，除第一EMC电感和第二EMC电感之外的器件。

在一些可能的实现方式中，EMC电路布局中还包括接收电路布局，接收电路布局中包括第一器件的两个焊盘，第一器件的两个焊盘通过第三走线连接；发射电路布局与接收电路布局中的第一器件的焊盘通过第四走线连接，第四走线与第三走线垂直于第一器件的焊盘处。

在一些可能的实现方式中，发射电路布局中的焊盘周围设置有多个过地孔。

在一些可能的实现方式中，NFC芯片的焊盘周围设置有多个过地孔。

本申请第一方面提供的一种NFC芯片测试PCB板，通过设计EMC电路布局，在对NFC芯片测试时，EMC电路具有滤波的作用，可以减少电路的电磁干扰，增强电路的抗干扰能力，从而提高了NFC芯片测试的准确性。进一步，通过将EMC电感垂直布局或水平布局，可以减少电感间的耦合效应，进而可以提高NFC芯片测试的准确性。

第二方面，提供了一种NFC芯片测试电路板，包括如第一方面的NFC芯片测试PCB板和焊接于NFC芯片测试PCB板的器件。

第三方面，提供了一种NFC芯片测试装置，包括第二方面的NFC芯片测试电路板。

可以理解的是，上述第二方面、第三方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种NFC芯片测试PCB板的结构示意图；

图2是本申请实施例提供的一种基板的纵向剖面结构示意图；

图3是本申请实施例提供的一例检测电路布局单元的结构示意图；

图4是本申请实施例提供的一例EMC电路布局的结构示意图；

图5是本申请实施例提供的一例EMC电感摆放示意图；

图6是本申请实施例提供的一例发射电路中电感的位置关系示意图；

图7是本申请实施例提供的一例外围电路器件的焊盘布局的结构示意图；

图8是本申请实施例提供的一例第一走线与第二走线结构示意图；

图9是本申请实施例提供的一例接收电路布局示意图；

图10是本申请实施例提供的一例过地孔布局示意图；

图11是本申请实施例提供的一例天线线圈布局示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

应当理解的是，本申请提及的“多个”是指两个或两个以上。在本申请的描述中，除非另有说明，“/”表示或的意思，比如，A/B可以表示A或B；本文中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，比如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，为了便于清楚描述本申请的技术方案，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

在对本申请实施例进行详细地解释说明之前，先对本申请实施例的应用场景予以说明。

NFC是一种非接触式识别和互联技术，NFC可以在移动设备、消费类电子产品、PC和只能控件工具间进行近距离无线通信。NFC芯片是一种短距离的高频无线通信技术，NFC芯片允许电子设备之间进行非接触式点对点数据传输。

通常，NFC芯片在测试时需要一个高效的测试环境，然而，相关技术中，NFC芯片在测试的过程中，会受到自身的测试单元电路的电磁干扰、其他测试单元电路的电磁干扰以及环境等因素的干扰，导致NFC芯片测试不准确。

为此，本申请实施例提供了一种NFC芯片测试PCB板、NFC芯片测试板及NFC芯片测试装置，在基板的表面设置电磁兼容性(Electromagnetic Compatibility，EMC)电路布局。EMC电路布局具有滤波的作用，可以减少电路的电磁干扰，增强电路的抗干扰能力，从而提高了NFC芯片测试的准确性。

下面对本申请实施例提供的一种NFC芯片测试PCB板进行详细地解释说明。

图1是本申请实施例提供的一种NFC芯片测试PCB板的结构示意图。参见图1，该NFC芯片测试PCB板100包括基板110、设置于基板表面的至少一组检测电路布局单元(也称为site)120。

NFC芯片测试PCB板100用于测试NFC芯片。基板110是电子元器件进行电连接的提供者。图2是本申请实施例提供的一种基板110的纵向剖面结构示意图，请参见图2，基板110可以包括若干个依次层叠的绝缘层111和导电层112，每个导电层112夹设于两个绝缘层111之间，以使两个导电层112之间相互隔离绝缘。每个导电层112均可以包括多个连接导线，同一导电层112的多个连接导线可以彼此相连，也可以彼此间隔绝缘。不同导电层112之间可以彼此绝缘，也可以通过过孔(图中未示出)连通。基板110具有板面1101，这里的板面1101指基板110位于最顶部和最底部的绝缘层111远离导电层112的表面。基板100的板面1101可以用于安装各种电学器件，如NFC芯片、电阻、电容等。这些电学器件安装在基板110的板面1101上，并与导电层112中的连接导线电连接，从而使不同的电学器件可以通过连接导线实现电连接。

检测电路布局单元120设置于基板110的板面1101上，基板110的板面1101上可以有至少一个(例如4个)检测电路布局单元120。每个检测电路布局单元120可以测试一个NFC芯片。多个检测电路布局单元120可以同时测试多个NFC芯片。检测电路布局单元120用于检测NFC芯片的功能，基板110的板面1101上设置多个检测电路布局单元可以提高检测效率，从而降低了检测成本。

需要说明的是，每个检测电路布局单元120的走线以及器件的布局可以相同也可以不相同。

参见图3，每个检测电路布局单元120包括NFC芯片的焊盘1201、EMC电路布局1202，NFC芯片的焊盘1201与EMC电路布局1202电连接。

NFC芯片的焊盘1201用于连接NFC芯片，EMC电路布局1202与NFC芯片的焊盘1201电连接之后，可以对NFC芯片进行检测。

参见图4，EMC电路布局1202包括发射电路布局1203和接收电路布局1401_，发射电路布局1203和接收电路布局1401电连接。EMC电路具有一定的抵抗电磁干扰的能力，同时不产生过量的电磁辐射，能够减少NFC芯片测试的过程中的电磁干扰和环境等因素的影响，可以提高NFC芯片测试的准确性。

发射电路布局1203用于焊接发射电路的器件，形成发射电路。接收电路布局1401用于焊接接收电路的器件，形成接收电路。具体的，发射电路用于向接收电路发送信号。可选的，继续参见图4，发射电路布局1203包括第一EMC电感的焊盘1213、第二EMC电感的焊盘1223，以及外围电路。其中，外围电路可以包括若干个电阻、电容的焊盘，电容C1的焊盘与电容C2的焊盘电连接，电容C2的焊盘与电容C3的焊盘电连接，电容C3的焊盘与电容C4的焊盘电连接，电容C4的焊盘与电阻R1的焊盘电连接，电阻R1的焊盘与电阻R3的焊盘电连接，电阻R3的焊盘与电阻R2的焊盘电连接，电阻R2的焊盘与电容C8的焊盘电连接，电容C8的焊盘与电容C7的焊盘电连接，电容C7的焊盘与电容C6的焊盘电连接，电容C6的焊盘与电容C5的焊盘电连接。

可以理解，第一EMC电感可以包括两个引脚(或称为焊点)，第一EMC电感的焊盘1213包括两个引脚对应的焊盘。第二EMC电感可以包括两个引脚，第二EMC电感的焊盘1223包括两个引脚对应的焊盘。本申请实施例中，第一EMC电感的两个引脚的焊盘的连线与第二EMC电感的两个引脚的焊盘的连线垂直。或者，第一EMC电感的两个引脚的焊盘的连线与第二EMC电感的两个引脚的焊盘的在一条直线上。图5中的(a)图，EMC电感L8的两个引脚的焊盘的连线和EMC电感L9的两个引脚的焊盘的连线在同一条直线上；图5中的(b)图，EMC电感L10的两个引脚的焊盘的连线和EMC电感L11的两个引脚的焊盘的连线垂直。

按照上述布局，第一EMC电感和第二EMC电感的位置关系为垂直或对称，这样能够减少电磁干扰。具体的，图6是本申请实施例提供的一例发射电路中电感的位置关系示意图，如图6所示，图6中的(a)图为第一EMC电感L2与第二EMC电感L3垂直摆放的示意图，图6中的(b)图为第一EMC电感L4与第二EMC电感L5的对称摆放示意图。第一EMC电感L2、L4的一个引脚(图中示为tx1)，作为发射电路的第一路输入，用于与NFC芯片的第一发射引脚连接；第二EMC电感L3、L5的一个引脚(图中示为tx2)，作为发射电路的第二路输入，用于与NFC芯片的第二发射引脚连接。

本申请实施例中，通过设计EMC电路布局，在对NFC芯片测试时，EMC电路具有滤波的作用，可以减少电路的电磁干扰，增强电路的抗干扰能力，从而提高了NFC芯片测试的准确性。进一步，通过仿真验证将EMC电感垂直布局或水平布局，可以减少电感间的耦合效应，进而可以提高NFC芯片测试的准确性。

可选的，外围电路的器件的焊盘对称设置。图7是本申请实施例提供的一例外围电路器件的焊盘布局结构示意图，如图7所示，具体的，例如，外围电路器件的焊盘布局可以具有8个电容的焊盘和3个电阻的焊盘，将外围电路器件的焊盘布局中器件的焊盘按照左右对称设置，即外围电路器件的焊盘布局左侧可以设置4个电容的焊盘和1个电阻的焊盘，分别为电容C1的焊盘、电容C2的焊盘、电容C3的焊盘、电容C4的焊盘和电阻R1的焊盘，外围电路器件的焊盘布局右侧可以设置4个电容的焊盘和1个电阻的焊盘，分别为电容C5的焊盘、电容C6的焊盘、电容C7的焊盘、电容C8的焊盘和电阻R2的焊盘，电容C1的焊盘和电容C5的焊盘对称、电容C2的焊盘和电容C6的焊盘对称、电容C3的焊盘和电容C7的焊盘对称、电容C4的焊盘和电容C8的焊盘对称、电阻R1的焊盘和电阻R2的焊盘对称，电阻R3的两个焊盘对称设置。通过采用差分走线的方式将外围电路器件的焊盘对称设计，可以实现总辐射场相互抵消，从而提高了外围电路器件的抗干扰能力，进而提高了NFC芯片测试的准确性。

在一个实施例中，参见图8，EMC芯片的焊盘1201包括第一发射引脚的焊盘1211和第二发射引脚的焊盘1221。第一发射引脚的焊盘1211通过第一走线1301与第一EMC电感的一个引脚的焊盘连接，第二发射引脚的焊盘1221通过第二走线1302与第二EMC电感的一个引脚的焊盘连接。

可选的，第一走线1301和第二走线1302的长度小于第一预设长度。可选的，第一走线1301的长度和第二走线1302的长度可以在一个预设长度区间内，例如，预设长度区间可以为大于等于10mm且小于等于22mm，即预设长度区间为[10，22]。在一个具体的实施例中，第一预设长度可以为22mm。该实现方式中，第一走线1301和第二走线1302的长度小于第一预设长度，换句话说，NFC芯片的焊盘1201和EMC电路布局1202之间的布局尽量靠近，二者之间的走线长度较短，从而可以避免因走线过长导致的辐射干扰。

可选的，第一走线1301与第二走线1302的走线方式为差分走线的方式，差分走线表示对称走线，即第一走线1301与第二走线1302对称。通过采用差分走线的方式将第一走线1301与第二走线1302对称设计，可以提高第一走线1301与第二走线1302的耦合性，进而可以实现总辐射场相互抵消，从而提高了NFC芯片测试的准确性。

可选的，第一走线1301与第二走线1302之间的距离小于第一预设距离。可选的，第一走线1301与第二走线1302之间的距离在预设距离区间内，例如，第一走线1301与第二走线1302之间的距离大于等于1mm，第一走线1301与第二走线1302之间的距离小于等于2.54mm，即预设距离区间为[1，2.54]。在一个具体的实施例中，第一预设距离可以为2.54mm_。该实现方式中，第一走线1301和第二走线1302之间的距离小于第一预设距离，可以避免走线过长导致的辐射干扰。

可选的，第一走线1301与第二走线1302在同一导电层。换句话说，将第一走线1301与第二走线1302设置在同一导电层，一方面，可以减少连线之间打孔产生多余的辐射干扰，另一方面，可以避免走线过长导致的辐射干扰。

图9是本申请实施例提供的一例接收电路布局示意图，如图9所示，接收电路布局1401包括第一器件的两个焊盘1402、若干个电阻、电容的焊盘。第一器件可以为电阻，还可以为电容等。第一器件的两个焊盘通过第三走线1403连接。发射电路布局1203与接收电路布局1401中的第一器件通过第四走线1404连接，第三走线1403和第四走线1404垂直于第一器件的焊盘处。需要说明的是，第三走线1403和第四走线1404垂直于第一器件的焊盘处，该焊盘处表示发射信号和接收信号的交接点1405。第三走线和第四走线垂直于第一器件的焊盘处，可以降低发射电路对接收电路的接收信号产生的干扰。

继续参见图9，在一个具体的实施例中，接收电路布局可以包括4个电阻和1个电容，电阻R4与电阻R5电连接，电阻R5与电容C9电连接，电容C9分别与电阻R5、R6、R7电连接。

可选的，第四走线1404的长度小于第二预设长度。可选的，第二预设长度可以在预设长度区间内，例如，第二预设长度大于等于6mm，且，第二预设长度小于等于10mm，预设长度区间可以为[6，10]。在一个具体的实施例中，第二预设长度可以为10mm，该实现方式中第四走线1404的长度小于第二预设长度。也就是说发射电路布局1203和接收电路布局1401的距离小于第二预设长度，可以避免走线过长导致的辐射干扰。

图10是本申请实施例提供的一例过地孔布局示意图，如图10所示，发射电路布局1203中的焊盘周围设置有多个过地孔的焊盘。过地孔是指在电路板中的金属层中打孔，并填充有导电材料的孔洞。过地孔是提供电路板的接地点，便于将电路板连接到接地引脚或地线。也就是说，可以在发射电路布局1203内部或者发射电路布局1203外部设置有多个过地孔的焊盘。如此，可以减少寄生电感的产生，确保顶层和底层的地平面回流路径最小，从而可以减少辐射，可以降低多余的谐振波干扰，进而提高了NFC芯片测试的准确性。

可选的，相邻的检测电路布局单元120之间也可以设置多个过地孔，可以对相邻的检测电路布局单元120进行隔离，避免相互之间产生电磁干扰，进而提高了NFC芯片测试的准确性。

可选的，通孔是一种将电路板上的导电层连接到另一侧的孔，用于固定安装插接件或连通层间走线。检测电路布局单元120中的每个器件需要多个通孔连接到电线接地端(GrouND，GND)上。如此，可以保证充分接地，避免外部的电磁干扰。

可选的，在NFC芯片焊盘1201的周围尽可能增加过地孔的焊盘，如此，一方面可以保证NFC芯片的回流地接触良好，从而降低NFC芯片工作时的电压波动；另一方面也可以实现NFC芯片的充分散热。

图11是本申请实施例提供的又一例NFC芯片测试PCB板的结构示意图，如图11所示，每个site还可以包括天线线圈布局150。检测电路布局单元120的发射电路布局1203与天线线圈布局150电连接。天线线圈布局150周围预设区域内可以镂空设置，也就是说，在天线线圈布局150周围预设的区域内的基板110的每一层的铺铜都可以挖空。如此，可以阻断天线辐射对发射电路与接收电路的电磁干扰，进而，可以提高NFC芯片测试的准确性。

可选的，在对NFC芯片检测的过程中，可以调试发射电路布局1203和接收电路布局1401中的电阻与电容的参数，从而可以调整天线线圈布局150的磁场强度，进而可以提高NFC芯片测试的准确性。

本申请实施例还提供了一种NFC芯片测试电路板，包括上述任意一个实施例中的NFC芯片测试PCB板100和焊接于NFC芯片测试PCB板的器件。

可选的，焊接于NFC芯片测试PCB板的器件可以包括EMC电路的器件。EMC电路的器件包括发射电路的器件和接收电路的器件。其中，发射电路的器件可以包括第一EMC电感、第二EMC电感、若干个电阻、电容等。接收电路的器件可以包括若干个电阻、电容等。

在一个实施例中，NFC芯片测试PCB板100的每个检测电路布局单元120还可以包括天线线圈布局150，天线线圈布局150与发射电路布局1203电连接。NFC芯片测试电路板还包括天线线圈，天线线圈焊接于天线线圈布局150。

具体的，该NFC芯片测试PCB板100包括：基板110，及设置于基板110表面的至少一组检测电路布局单元120；每一组所述检测电路布局单元120包括：NFC芯片的焊盘1201，设置于基板110的表面，NFC芯片的焊盘1201用于连接NFC芯片；EMC电路布局1202，设置于基板110的表面，与NFC芯片的焊盘1201电连接；EMC电路布局1202包括发射电路布局1203，发射电路布局1203包括第一EMC电感的两个引脚的焊盘和第二EMC电感的两个引脚的焊盘；第一EMC电感的两个引脚的焊盘的连线，与第二EMC电感的两个引脚的焊盘的连线垂直，或者，第一EMC电感的两个引脚的焊盘与第二EMC电感的两个引脚的焊盘在一条直线上。

在一些实施例中，NFC芯片的焊盘1201包括第一发射引脚的焊盘1211和第二发射引脚的焊盘1221，第一发射引脚的焊盘1211通过第一走线1301与第一EMC电感的一个引脚的焊盘连接，第二发射引脚的焊盘1221通过第二走线1302与第二EMC电感的一个引脚的焊盘连接，第一走线1301和第二走线1302的长度均小于第一预设长度。

在一些实施例中，第一走线1301和第二走线1302为差分走线。

在一些实施例中，第一走线1301和第二走线1302之间的距离小于第一预设距离。

在一些实施例中，外围电路器件中，至少部分器件的焊盘对称设置，外围电路器件是指发射电路布局1203中，除第一EMC电感和第二EMC电感之外的器件。

在一些实施例中，EMC电路布局1202中还包括接收电路布局1401，接收电路布局中包括第一器件的两个焊盘1402，第一器件的两个焊盘1402通过第三走线1403连接；发射电路布局与接收电路布局中的第一器件的焊盘通过第四走线1404连接，第四走线1404与第三走线1403垂直于第一器件的焊盘处。

在一些实施例中，发射电路布局1203中的焊盘周围设置有多个过地孔。

在一些实施例中，NFC芯片的焊盘周围设置有多个过地孔。

本申请实施例还提供了一种NFC芯片测试装置，包括上述实施例中的NFC芯片测试电路板。可选的，还可以包括壳体，显示屏等。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (9)

1.一种NFC芯片测试PCB板，其特征在于，包括：基板，及设置于所述基板表面的至少一组检测电路布局单元；

每一组所述检测电路布局单元包括：

NFC芯片的焊盘，设置于所述基板的表面，所述NFC芯片的焊盘用于连接NFC芯片；

EMC电路布局，设置于所述基板的表面，与所述NFC芯片的焊盘电连接；

所述EMC电路布局包括发射电路布局，所述发射电路布局包括第一EMC电感的两个引脚的焊盘和第二EMC电感的两个引脚的焊盘；

所述第一EMC电感的两个引脚的焊盘的连线，与所述第二EMC电感的两个引脚的焊盘的连线垂直，或者，所述第一EMC电感的两个引脚的焊盘与所述第二EMC电感的两个引脚的焊盘在一条直线上；

所述EMC电路布局中还包括接收电路布局，所述接收电路布局中包括第一器件的两个焊盘，所述第一器件的两个焊盘通过第三走线连接；

所述发射电路布局与所述接收电路布局中的第一器件的焊盘通过第四走线连接，所述第四走线与所述第三走线垂直于所述第一器件的焊盘处。

2.如权利要求1所述的NFC芯片测试PCB板，其特征在于，所述NFC芯片的焊盘包括第一发射引脚的焊盘和第二发射引脚的焊盘，所述第一发射引脚的焊盘通过第一走线与所述第一EMC电感的一个引脚的焊盘连接，所述第二发射引脚的焊盘通过第二走线与所述第二EMC电感的一个引脚的焊盘连接，所述第一走线和所述第二走线的长度均小于第一预设长度。

3.如权利要求2所述的NFC芯片测试PCB板，其特征在于，所述第一走线和所述第二走线为差分走线。

4.如权利要求2所述的NFC芯片测试PCB板，其特征在于，所述第一走线和所述第二走线之间的距离小于第一预设距离。

5.如权利要求2所述的NFC芯片测试PCB板，其特征在于，外围电路器件中，至少部分器件的焊盘对称设置，所述外围电路器件是指所述发射电路布局中，除所述第一EMC电感和所述第二EMC电感之外的器件。

6.如权利要求1所述的NFC芯片测试PCB板，其特征在于，所述发射电路布局中的焊盘周围设置有多个过地孔。

7.如权利要求1所述的NFC芯片测试PCB板，其特征在于，NFC芯片的焊盘周围设置有多个过地孔。

8.一种NFC芯片测试电路板，其特征在于，包括如权利要求1至7任意一项所述的NFC芯片测试PCB板和焊接于所述NFC芯片测试PCB板的器件。

9.一种NFC芯片测试装置，其特征在于，包括如权利要求8所述的NFC芯片测试电路板。