CN219697620U - 一种双工器 - Google Patents

Abstract

本实用新型提供了一种双工器，包括：发射滤波器、接收滤波器和耦合支路；发射滤波器包括第一串联路径以及并联在第一串联路径和地之间的至少一条第一并联支路，每一第一并联支路均包括第一并联单元，第一并联单元的一端连接至第一串联路径、另一端直接接地或通过第一电感接地；接收滤波器包括第二串联路径以及并联在第二串联路径和地之间的至少一条第二并联支路，每一第二并联支路均包括第二并联单元，第二并联单元的一端连接至第二串联路径、另一端直接接地或通过第二电感接地；耦合支路形成在其中一条第一并联支路的第一节点和其中一个第二并联支路的第二节点之间。本实用新型所提供的双工器布局难度低、插损低且隔离度高。

Description

一种双工器

技术领域

本实用新型涉及半导体技术领域，尤其涉及一种双工器。

背景技术

双工器是一种能够在不互相干扰的情况下将发送路径和接收路径连接到单个或公共天线的设备，目前被广泛应用于移动通信、微波导航、微波通信、卫星通信、遥测遥控等诸多领域。

现有双工器包括发射滤波器、接收滤波器、公共端子、发射端子以及接收端子。发射滤波器通常包括一条串联路径以及多条并联支路，其中，串联路径包括串联在发射端子和公共端子之间的多个串联谐振器，并联支路则连接在串联路径上的节点和地之间。针对于并联支路来说，其通常由并联谐振器和电感构成，其中，并联谐振器的一端连接至串联路径的节点上、另一端通过电感接地。接收滤波器的结构亦是如此，与发射滤波器不同之处在于，接收滤波器连接在公共端子和接收端子之间。

以一个具体实施例对现有双工器进行说明。请参考图1，图1是现有常见双工器的电路图，其中，发射滤波器和接收滤波器均采用典型的四串四并滤波器实现。如图所示，双工器包括发射滤波器1、接收滤波器2、公共端子3、发射端子4以及接收端子5。在本实施例中，发射滤波器1中的串联路径包括串联在发射端子4和公共端子3之间的4个串联谐振器(从发射端子4侧至公共端子3侧依次是串联谐振器14a、串联谐振器13a、串联谐振器12a以及串联谐振器11a；发射滤波器1中并联支路的数量为四条(从发射端子4侧至公共端子3侧分别以并联支路A1至A4表示)，每一并联支路均包括并联谐振器和电感，其中，并联支路A1中的并联谐振器14b的一端连接至发射端子4和串联谐振器14a之间的节点、另一端通过电感14c接地，并联支路A2中的并联谐振器13b的一端连接至串联谐振器14a和13a之间的节点、另一端通过电感13c接地，并联支路A3中的并联谐振器12b的一端连接至串联谐振器13a和12a之间的节点、另一端通过电感12c接地，并联支路A4中的并联谐振器11b的一端连接至串联谐振器12a和11a之间的节点、另一端通过电感11c接地。在本实施例中，接收滤波器2中的串联路径包括串联在公共端子3和接收端子5之间的串联谐振器21a至24a；接收滤波器中并联支路的数量为四条(从公共端子3侧至接收端子5侧分别以并联支路B1至B4表示)，每一并联支路均包括并联谐振器和电感，其中，并联支路B1中的并联谐振器21b的一端连接至串联谐振器21a和22a之间的节点、另一端通过电感21c接地，并联支路B2中的并联谐振器22b的一端连接至串联谐振器22a和23a之间的节点、另一端通过电感22c接地，并联支路B3中的并联谐振器23b的一端连接至串联谐振器23a和24a之间的节点、另一端通过电感23c接地，并联支路B4中的并联谐振器24b的一端连接至串联谐振器24a和接收端子5之间的节点、另一端通过电感24c接地。此外双工器还包括匹配电感6、匹配电感7以及匹配电感8，其中匹配电感6一端连接至公共端子3、另一接地，匹配电感7的一端连接至发射端子4、另一端接地，匹配电感8的一端连接至接收端子5、另一端接地。

在实际制造双工器时，发射滤波器中的谐振器(包括串联谐振器和并联谐振器)形成在发射滤波器芯片上，接收滤波器中的谐振器(包括串联谐振器和并联谐振器)形成在接收滤波器芯片上，双工器中的其他电子元器件(例如电感、电容等)则设置在封装基板内。装配时，发射滤波器芯片与相匹配的盖帽键合后焊接至封装基板上，以实现发射滤波器芯片上的谐振器与封装基板内相应电子元器件之间的电连接；同样地，接收滤波器芯片与相匹配的盖帽键合后焊接至封装基板，以实现接收滤波器芯片上谐振器与封装基板内相应电子元器件之间的电连接。

针对于上述现有双工器来说，目前主要是通过减小发射滤波器以及接收滤波器中串联谐振器和并联谐振器之间静态电容比的方式，来改善双工器的隔离度。这种方式虽然可以有效改善双工器的隔离度，但是需要以牺牲一定的插入损耗为代价。此外为了获得小的静态电容比，通常需要将串联谐振器的面积设计的较小、以及将并联谐振器的面积设计的较大，而这种设计方式将导致串联谐振器和并联谐振器布局难度的增加。

实用新型内容

为了克服现有技术中的上述缺陷，本实用新型提供了一种双工器，双工器包括：

发射滤波器、接收滤波器、公共端子、发射端子、接收端子以及耦合支路；

所述发射滤波器包括一条第一串联路径以及至少一条第一并联支路，其中，所述第一串联路径包括串联在所述公共端子和所述发射端子之间的至少一个第一串联单元，每一第一串联单元至少包括一个第一串联谐振器，每一所述第一并联支路均包括第一并联单元，所述第一并联单元的非接地端连接至所述第一串联路径、接地端直接与地连接或者通过第一电感与地连接，所述第一并联单元至少包括一个第一并联谐振器；

所述接收滤波器包括一条第二串联路径以及至少一条第二并联支路，其中，所述第二串联路径包括串联在所述公共端子和所述接收端子之间的至少一个第二串联单元，每一第二串联单元至少包括一个第二串联谐振器，每一所述第二并联支路均包括第二并联单元，所述第二并联单元的非接地端连接至所述第二串联路径、接地端直接与地连接或者通过第二电感与地连接，所述第二并联单元至少包括一个第二并联谐振器；

所述耦合支路形成在第一节点和第二节点之间，其中，所述第一节点是其中一条所述第一并联支路中所述第一并联单元的非接地端或接地端所在节点，所述第二节点是其中一条所述第二并联支路中所述第二并联单元的非接地端或接地端所在节点。

根据本实用新型的一个方面，该双工器中，每一所述第一串联单元均仅包括一个所述第一串联谐振器，每一所述第一并联单元均仅包括一个所述第一并联谐振器；以及每一所述第二串联单元均仅包括一个所述第二串联谐振器，每一所述第二并联单元均仅包括一个所述第二并联谐振器。

根据本实用新型的另一个方面，该双工器中，所述第一节点所在的所述第一并联支路中的所述第一并联单元的接地端通过所述第一电感与地连接；所述第二节点所在的所述第二并联支路中的所述第二并联单元的接地端通过所述第二电感与地连接。

根据本实用新型的又一个方面，该双工器中，所述第一串联谐振器和所述第一并联谐振器形成在发射滤波器芯片上，所述第二串联谐振器和所述第二并联谐振器形成在接收滤波器芯片上，所述第一电感和所述第二电感形成在封装基板内，其中，所述发射滤波器芯片设置在所述封装基板上并与所述第一电感形成电连接，所述接收滤波器芯片设置在所述封装基板上并与所述第二电感形成电连接。

根据本实用新型的又一个方面，该双工器中，所述耦合支路包括耦合电感或耦合电容。

根据本实用新型的又一个方面，该双工器中，针对于所述耦合支路包括耦合电感的情况，所述第一节点是所述第一并联支路中所述第一并联单元与所述第一电感之间的节点，所述第二节点是所述第二并联支路中所述第二并联单元与所述第二电感之间的节点，所述第一节点所在第一并联支路中的第一电感和所述第二节点所在第二并联支路中的第二电感以一定距离设置在所述封装基板内，从而在所述第一节点和所述第二节点之间形成所述耦合电感。

根据本实用新型的又一个方面，该双工器中，针对于所述耦合支路包括耦合电容的情况，所述发射滤波器芯片中与所述第一节点连接的谐振器、和所述接收滤波器芯片中与所述第二节点连接的谐振器相邻设置，从而在所述第一节点和所述第二节点之间形成所述耦合电容。

根据本实用新型的又一个方面，该双工器中，针对于所述耦合支路包括耦合电容的情况，所述第一节点是所述第一并联支路中所述第一并联单元与所述第一电感之间的节点、所述第二节点是所述第二并联支路中所述第二并联单元与所述第二电感之间的节点，所述耦合电容由形成在所述封装基板不同金属布线层中的第一电极和第二电极、以及位于二者之间的介电层构成，其中，所述第一节点所在第一并联支路中的第一电感和所述第二节点所在第二并联支路中的第二电感以一定距离设置在所述封装基板内，所述第一电极和所述第二电极设置在所述第一电感和所述第二电感之间、且所述第一电极和所述第二电极的水平投影存在重叠区域。

根据本实用新型的又一个方面，该双工器中，针对于所述耦合支路包括耦合电容，所述第一节点是所述第一并联支路中所述第一并联单元与所述第一电感之间的节点、所述第二节点是所述第二并联支路中所述第二并联单元与所述第二电感之间的节点，所述耦合电容包括芯片侧耦合电容和基板侧耦合电容，所述芯片侧耦合电容通过所述发射滤波器芯片中与所述第一节点连接的谐振器和所述接收滤波器芯片中与所述第二节点连接的谐振器相邻设置所形成，所述基板侧耦合电容由形成在所述封装基板不同金属布线层中的第一电极和第二电极、以及位于二者之间的介电层构成，其中，所述第一节点所在第一并联支路中的第一电感和所述第二节点所在第二并联支路中的第二电感以一定距离设置在所述封装基板内，所述第一电极和所述第二电极设置在所述第一电感和所述第二电感之间、且所述第一电极和所述第二电极的水平投影存在重叠区域。

根据本实用新型的又一个方面，该双工器中，所述第一电极形成在所述封装基板的顶金属布线层中，所述第二电极形成在所述封装基板的底金属布线层中。

根据本实用新型的又一个方面，该双工器中，所述第一电极和/或所述第二电极与所述封装基板上的地孔结构电连接。

本实用新型所提供的双工器通过在发射滤波器中一条并联支路的第一节点和接收滤波器中一条并联支路的第二节点之间形成耦合支路，使双工器隔离度得到改善，与此同时还不会影响双工器的插入损耗以及布局难度。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本实用新型的其它特征、目的和优点将会变得更明显：

图1是现有常见双工器的电路图，其中，发射滤波器和接收滤波器均采用典型的四串四并滤波器实现；

图2是根据本实用新型的一个优选实施例的双工器的电路图；

图3是根据本实用新型的另一个优选实施例的双工器的电路图；

图4是根据本实用新型的又一个优选实施例的双工器的电路图；

图5是根据本实用新型的一个具体实施例的图2所示双工器中耦合电容在发射滤波器芯片和接收滤波器芯片上实现示意图；

图6是根据本实用新型的另一个具体实施例的图2所示双工器中耦合电容在封装基板上实现示意图；

图7是根据本实用新型的又一个具体实施例的图2所示双工器中耦合电容在封装基板上实现示意图；

图8是图2所示双工器和图1所示现有双工器的隔离度曲线，其中，图2所示双工器中的耦合电容采用图5所示方式实现；

图9是图2所示双工器和图1所示现有双工器的隔离度曲线，其中，图2所示双工器中的耦合电容采用图6所示方式实现；

图10是图2所示双工器和图1所示现有双工器的隔离度曲线，其中，图2所示双工器中的耦合电容采用图7所示方式实现。

附图中相同或相似的附图标记代表相同或相似的部件。

具体实施方式

为了更好地理解和阐释本实用新型，下面将结合附图对本实用新型作进一步的详细描述。

本实用新型提供了一种双工器，该双工器包括：

发射滤波器、接收滤波器、公共端子、发射端子、接收端子以及耦合支路；

所述发射滤波器包括一条第一串联路径以及至少一条第一并联支路，其中，所述第一串联路径包括串联在所述公共端子和所述发射端子之间的至少一个第一串联单元，每一第一串联单元至少包括一个第一串联谐振器，每一所述第一并联支路均包括第一并联单元，所述第一并联单元的非接地端连接至所述第一串联路径、接地端直接与地连接或者通过第一电感与地连接，所述第一并联单元至少包括一个第一并联谐振器；

所述接收滤波器包括一条第二串联路径以及至少一条第二并联支路，其中，所述第二串联路径包括串联在所述公共端子和所述接收端子之间的至少一个第二串联单元，每一第二串联单元至少包括一个第二串联谐振器，每一所述第二并联支路均包括第二并联单元，所述第二并联单元的非接地端连接至所述第二串联路径、接地端直接与地连接或者通过第二电感与地连接，所述第二并联单元至少包括一个第二并联谐振器；

所述耦合支路形成在第一节点和第二节点之间，其中，所述第一节点是其中一条所述第一并联支路中所述第一并联单元的非接地端或接地端所在节点，所述第二节点是其中一条所述第二并联支路中所述第二并联单元的非接地端或接地端所在节点。

下面将对双工器的上述各个构成部分进行详细说明。

具体地，本实用新型所提供的双工器包括发射滤波器、接收滤波器、公共端子、发射端子以及接收端子。其中，发射滤波器连接在公共端子和发射端子之间，接收滤波器连接在公共端子和接收端子之间。

在本实施例中，发射滤波器包括一条串联路径(下文以第一串联路径表示)，其中，该第一串联路径包括一个以上的串联单元(下文以第一串联单元表示)，该一个以上的第一串联单元串联在发射端子和公共端子之间。每一第一串联单元至少包括一个谐振器(下文中以第一串联谐振器表示)。本实用新型对于第一串联单元的具体结构不做任何限定。典型地，第一串联单元可以仅包括一个第一串联谐振器，也可以是第一串联谐振器与电感的组合电路(如第一串联谐振器与电感的串联/并联电路)，还可以是第一串联谐振器与电容的组合电路(如第一串联谐振器与电容的串联/并联电路)，等等。需要说明的是，每一第一串联单元的结构根据双工器的实际设计需求相应制定，其中，可以是所有第一串联单元结构均相同，也可以是部分第一谐振单元结构相同，还可以是所有第一串联单元的结构均不相同，本实用新型对此不做任何限定。

除了第一串联路径之外，发射滤波器还包括一条以上的并联支路(下文以第一并联支路表示)，该一条以上的第一并联支路并联在第一串联路径与地之间。也就是说，针对于每一第一并联支路来说，其一端连接至第一串联路径的节点、另一端与地连接。当第一串联路径仅包括一个第一串联单元时，串联路径的节点包括发射端子与第一串联单元之间的节点、以及第一串联单元与公共端子之间的节点。当第一串联路径包括两个以上的第一串联单元时，串联路径的节点包括发射端子和与其相邻第一串联单元之间的节点、公共端子和与其相邻第一串联单元之间的节点、以及相邻两个第一串联单元之间的节点。在一些应用场景中，第一并联支路的数量与第一串联路径上节点的数量相等且二者一一对应(即每一第一并联支路的一端连接至与其对应的节点、另一端接地)；在另一些应用场景中，第一并联支路与第一串联路径上的节点不一一对应。本实用新型对此不做任何限定，可以根据实际设计需求相应制定。在本实施例中，每一第一并联支路均包括并联单元(下文以第一并联单元表示)，该第一并联单元的一端连接至第一串联路径上的相应节点、另一端通过电感(下文以第一电感表示)与地连接、或者直接与地连接。下文中，将第一并联单元连接至第一串联路径的一端称为第一并联单元的非接地端，相应地将第一并联单元的另一端称为第一并联单元的接地端。当通过第一电感接地的第一并联单元的数量是两条及以上时，针对于这些通过第一电感接地的第一并联单元来说，在一些应用场景中，每一第一并联单元均通过独立的第一电感接地，即每一第一并联单元通过不同的第一电感接地；在另一些应用场景中，至少存在两个第一并联单元通过公共的第一电感接地，即至少两个第一并联单元通过同一个第一电感接地。本实用新型对此不做任何限定，可以根据实际设计需求进行相应制定。在本实施例中，针对于每一第一并联单元来说，其包括至少一个谐振器(下文以第一并联谐振器表示)。本实用新型对于第一并联单元的具体结构不做任何限定。典型地，第一并联单元可以仅包括一个第一并联谐振器，也可以包括两个以上的第一并联谐振器，也可以是第一并联谐振器与电感的组合电路(如第一并联谐振器与电感的串联/并联电路)，还可以是第一并联谐振器与电容的组合电路(如第一并联谐振器与电容的串联/并联电路)，等等。需要说明的是，每一第一并联单元的结构根据双工器的实际设计需求相应制定，其中，可以是所有第一并联单元结构均相同，也可以是部分第一并联单元结构相同，还可以是所有第一并联单元的结构均不相同，本实用新型对此不做任何限定。

在本实施例中，接收滤波器包括一条串联路径(下文以第二串联路径表示)，其中，该第二串联路径包括一个以上的串联单元(下文以第二串联单元表示)，该一个以上的第二串联单元串联在公共端子和接收端子之间。每一第二串联单元至少包括一个谐振器(下文中以第二串联谐振器表示)。本实用新型对于第二串联单元的具体结构不做任何限定。典型地，第二串联单元可以仅包括一个第二串联谐振器，也可以是第二串联谐振器与电感的组合电路(如第二串联谐振器与电感的串联/并联电路)，还可以是第二串联谐振器与电容的组合电路(如第二串联谐振器与电容的串联/并联电路)，等等。需要说明的是，每一第二串联单元的结构根据双工器的实际设计需求相应制定，其中，可以是所有第二串联单元结构均相同，也可以是部分第二谐振单元结构相同，还可以是所有第二串联单元的结构均不相同，本实用新型对此不做任何限定。

除了第二串联路径之外，接收滤波器还包括一条以上的并联支路(下文以第二并联支路表示)，该一条以上的第二并联支路并联在第二串联路径与地之间。也就是说，针对于每一第二并联支路来说，其一端连接至第二串联路径的节点、另一端与地连接。当第二串联路径仅包括一个第二串联单元时，串联路径的节点包括公共端子与第二串联单元之间的节点、以及第二串联单元与接收端子之间的节点。当第二串联路径包括两个以上的第二串联单元时，串联路径的节点包括公共端子和与其相邻第二串联单元之间的节点、接收端子和与其相邻第二串联单元之间的节点、以及相邻两个第二串联单元之间的节点。在一些应用场景中，第二并联支路的数量与第二串联路径上节点的数量相等且二者一一对应(即每一第二并联支路的一端连接至与其对应的节点、另一端接地)；在另一些应用场景中，第二并联支路与第二串联路径上的节点不一一对应。本实用新型对此不做任何限定，可以根据实际设计需求相应制定。在本实施例中，每一第二并联支路均包括并联单元(下文以第二并联单元表示)，该第二并联单元的一端连接至第二串联路径上的相应节点、另一端通过电感(下文以第二电感表示)与地连接、或者直接与地连接。下文中，将第二并联单元连接至第二串联路径的一端称为第二并联单元的非接地端，相应地将第二并联单元的另一端称为第二并联单元的接地端。当通过第二电感接地的第二并联单元的数量是两条及以上时，针对于这些通过第二电感接地的第二并联单元来说，在一些应用场景中，每一第二并联单元均通过独立的第二电感接地，即每一第二并联单元通过不同的第二电感接地；在另一些应用场景中，至少存在两个第二并联单元通过公共的第二电感接地，即至少两个第二并联单元通过同一个第二电感接地。本实用新型对此不做任何限定，可以根据实际设计需求进行相应制定。在本实施例中，针对于每一第二并联单元来说，其包括至少一个谐振器(下文以第二并联谐振器表示)。本实用新型对于第二并联单元的具体结构不做任何限定。典型地，第二并联单元可以仅包括一个第二并联谐振器，也可以包括两个以上的第二并联谐振器，也可以是第二并联谐振器与电感的组合电路(如第二并联谐振器与电感的串联/并联电路)，还可以是第二并联谐振器与电容的组合电路(如第二并联谐振器与电容的串联/并联电路)，等等。需要说明的是，每一第二并联单元的结构根据双工器的实际设计需求相应制定，其中，可以是所有第二并联单元结构均相同，也可以是部分第二并联单元结构相同，还可以是所有第二并联单元的结构均不相同，本实用新型对此不做任何限定。

本实用新型所提供的双工器还包括耦合支路，该耦合支路形成在发射滤波器和接收滤波器之间，更具体地说，是形成在发射滤波器的一条第一并联支路的第一节点和接收滤波器的一条第二并联支路的第二节点之间。需要说明的是，第一节点并不是随意设置在发射滤波器的任意一条第一并联支路上，而是设置在发射滤波器中对接收滤波器隔离度存在影响的第一并联支路上；同样地，第二节点也并不是随意设置在接收滤波器的任意一条第二并联支路上，而是设置在接收滤波器中对发射滤波器隔离度存在影响的第二并联支路上。在一个优选实施例中，将发射滤波器中位于发射端子侧的首个第一并联支路设计为对接收滤波器隔离度存在影响的并联支路，以及将接收滤波器中位于接收端子侧的首个第二并联支路设计为对发射滤波器隔离度存在影响的并联支路，相应地，第一节点设置在发射滤波器中位于发射端子侧的首个第一并联支路上，第二节点设置在接收滤波器中位于接收端子侧的首个第二并联支路上。在本实施例中，第一节点是其所在第一并联支路中第一并联单元的非接地端所在节点、或是其所在第一并联支路中第一并联单元的接地端所在节点；第二节点是其所在第二并联支路中第二并联单元的非接地端所在节点、或是其所在第二并联支路中第二并联单元的接地端所在节点。在一个具体实施中，耦合支路是耦合电感，该耦合电感形成在第一节点和第二节点之间。在另一个具体实施例中，耦合支路是耦合电容，该耦合电容形成在第一节点和第二节点之间。耦合电感的电感值、耦合电容的电容值均根据双工器的实际设计需求相应制定，此处不做任何限定。

需要说明的是，本实用新型所提供的双工器还可以包括用于阻抗匹配的匹配电路。其中，匹配电路只需要根据双工器的实际需求采用本领域常规技术手段进行相应设计即可，例如分别设置在公共端子、发射端子、接收端子的匹配电感等。为了简明起见，在此不再对匹配电路所有可能的结构进行一一列举。

本实用新型所提供的双工器在发射滤波器中一条并联支路的第一节点和接收滤波器中一条并联支路的第二节点之间形成耦合支路，其中，该耦合支路的形成可以有效改善双工器的隔离度，与此同时还不会影响双工器的插入损耗。此外，与通过减小发射滤波器以及接收滤波器中串联谐振器和并联谐振器之间静态电容比的方式来改善隔离度的现有双工器来说，由于本实用新型所提供的双工器是通过耦合支路来改善双工器的隔离度，而无需将发射滤波器以及接收滤波器中的串联谐振器的面积设计为较小以及将并联谐振器的面积设计为较大，所以不会影响双工器中谐振器的布局难度。也就是说，相较于现有双工器来说，本实用新型所提供的双工器兼具插入损耗低、布局简单、以及隔离度高的特点。

下面将结合图2至图4以三个优选实施例对本实用新型所提供的双工器进行说明。

在一个优选实施例中，如图2所示，双工器包括发射滤波器10和接收滤波器20，其中，发射滤波器10连接在发射端子40和公共端子30之间，接收滤波器20连接在公共端子30和接收端子50之间。发射滤波器10包括第一串联路径以及4条第一并联支路(从发射端子40侧至公共端子30侧分别以第一并联支路A1、第一并联支路A2、第一并联支路A3以及第一并联支路A4表示)。在本实施例中，第一串联路径包括4个第一串联单元，每一第一串联单元均由一个第一串联谐振器构成；每一第一并联支路中的第一并联单元均由一个第一并联谐振器构成。基于此，第一串联路径从发射端子40侧至公共端子30侧依次是第一串联谐振器104、第一串联谐振器103、第一串联谐振器102以及第一串联谐振器101。第一并联支路A1包括第一并联谐振器108，第一并联支路A2包括第一并联谐振器107，其中，第一并联谐振器108的一端连接至第一串联谐振器104和发射端子40之间的节点，第一并联谐振器107的一端连接至第一串联谐振器103和第一串联谐振器104之间的节点，第一并联谐振器108的另一端和第一并联谐振器107的另一端通过第一电感111接地；第一并联支路A3包括第一并联谐振器106，该第一并联谐振器106的一端连接至第一串联谐振器102和第一串联谐振器103之间的节点上、另一端通过第一电感110接地；第一并联支路A4包括第一并联谐振器105，该第一并联谐振器105的一端连接至第一串联谐振器101和第一串联谐振器102之间的节点上、另一端通过第一电感109接地。接收射滤波器20包括第二串联路径以及4条第二并联支路(从公共端子30侧至接收端子50侧分别以第二并联支路B1、第二并联支路B2、第二并联支路B3以及第二并联支路B4表示)。在本实施例中，第二串联路径包括4个第二串联单元，每一第二串联单元均由一个第二串联谐振器构成；每一第二并联支路中的第二并联单元均由一个第二并联谐振器构成。基于此，第二串联路径从公共端子30侧至接收端子50侧依次是第二串联谐振器201、第二串联谐振器202、第二串联谐振器203以及第二串联谐振器204。第二并联支路B1包括第二并联谐振器205，该第二并联谐振器205的一端连接至第二串联谐振器201和第二串联谐振器202之间的节点上、另一端通过第二电感209接地；第二并联支路B2包括第二并联谐振器206，该第二并联谐振器206的一端连接至第二串联谐振器202和第二串联谐振器203之间的节点上、另一端通过第二电感210接地；第二并联支路B3包括第二并联谐振器207，第二并联支路B4包括第二并联谐振器208，第二并联谐振器207的一端连接至第二串联谐振器203和第二串联谐振器204之间的节点，第二并联谐振器208的一端连接至第二串联谐振器204和接收端子50之间的节点，第二并联谐振器207的另一端和第二并联谐振器208的另一端通过第二电感211接地。在本实施例中，耦合支路是耦合电容60，该耦合电容60形成在发射滤波器10中的第一节点和接收滤波器20中的第二节点之间，其中，第一节点是第一并联谐振器108与第一电感111之间的节点，第二节点是第二并联谐振器208与第一电感211之间的节点。此外双工器还包括第一匹配电感70、第二匹配电感112以及第三匹配电感212，其中，第一匹配电感70一端连接至公共端子30、另一接地；第二匹配电感112一端连接至发射端子40、另一接地；第三匹配电感212一端连接至接收端子50、另一接地。

在另一个优选实施例中，图3所示双工器与图2所示双工器不同之处在于第一节点和第二节点的位置。在本实施例中，第一节点是第一并联谐振器108与第一串联路径之间的节点，第二节点是第二并联谐振器208与第二串联路径之间的节点。

在又一个优选实施例中，图4所示双工器与图2所示双工器不同之处在于耦合支路呈现为耦合电感61。

在本实用新型所提供的双工器的具体实现中，发射滤波器中所有谐振器(即第一串联谐振器和第一并联谐振器)形成在发射滤波器芯片上，接收滤波器中的所有谐振器(即第二串联谐振器和第二并联谐振器)形成在接收滤波器芯片上，双工器中谐振器之外的电子元器件(包括发射滤波器中的第一电感、接收滤波器中的第二电感等)形成在封装基板内，其中，发射滤波器芯片和接收滤波器芯片均设置在封装基板上并与相应的电子元器件形成电连接。耦合支路可以通过芯片(即发射滤波器芯片和接收滤波器芯片)的版图设计和/或封装基板的设计的实现。下面以第一串联单元仅包括一个第一串联谐振器、第一并联单元仅包括一个第一并联谐振器、第二串联单元仅包括一个第二串联谐振器、第二并联单元仅包括一个第二并联谐振器为例对双工器的实现进行详细说明。

具体地，双工器包括发射部、接收部以及封装基板。

发射部包括发射滤波器芯片和与其配合使用的第一盖帽。发射滤波器中的所有谐振器形成在发射滤波器芯片的正面。发射滤波器芯片的正面除了谐振器之外还形成有第一输入焊盘和第一输出焊盘、以及至少一个第一连接焊盘，其中，第一串联单元串联在第一输入焊盘和第一输出焊盘之间，第一并联支路连接在第一串联路径和与其相对应的第一连接焊盘之间。发射滤波器芯片以正面朝向第一盖帽的方式与第一盖帽键合连接。第一盖帽与各焊盘一一对应的位置上形成第一导电通孔，发射滤波器芯片和第一盖帽键合后第一导电通孔与其相对应的焊盘电连接从而将各焊盘的信号引出至发射部的外部。第一盖帽的背面上还形成有与各第一导电通孔一一对应的第一焊球，该第一焊球与其相应的第一导电通孔电连接。

接收部包括接收滤波器芯片和与其配合使用的第二盖帽。接收滤波器中的所有谐振器形成在接收滤波器芯片的正面。接收滤波器芯片的正面除了谐振器之外还形成有第二输入焊盘和第二输出焊盘、以及至少一个第二连接焊盘，其中，第二串联单元串联在第二输入焊盘和第二输出焊盘之间，第二并联支路连接在第二串联路径和与其相对应的第二连接焊盘之间。接收滤波器芯片以正面朝向第二盖帽的方式与第二盖帽键合连接。第二盖帽与各焊盘一一对应的位置上形成第二导电通孔，接收滤波器芯片和第二盖帽键合后第二导电通孔与其相对应的焊盘电连接从而将各焊盘的信号引出至接收部的外部。第二盖帽的背面上还形成有与各第二导电通孔一一对应的第一焊球，该第一焊球与其相应的第二导电通孔电连接。

封装基板呈现为多层结构，该多层结构包括顶金属布线层、至少一个中间金属布线层、底金属布线层、以及设置在各属布线层之间的介电层。其中，布线层以及金属层沿封装基板厚度方向排列。发射滤波器中的第一电感(针对于发射滤波器包括第一电感的情况)、接收滤波器中的第二电感(针对于接收滤波器包括第二电感的情况)以及各匹配电感均设置在封装基板中，其中，第一电感、第二电感以及各匹配电感均采用螺旋线圈实现。封装基板的正面设置有与发射部中第一焊球和接收部中第二焊球一一对应的焊盘，发射部的第一焊球以及接收部的第二焊球与封装基板正面相对应焊盘焊接，以此实现发射部以及接收部与封装基板的连接。封装基板的背面设置有与公共端子、发射端子、接收端子以及地对应的焊盘。封装基板正面的焊盘通过设置在封装基板内的导体(诸如金属线或金属孔等)、或通过第一电感、或通过第二电感、或通过匹配电感与封装基板背面相应的焊盘连接。例如，封装基板正面一焊盘通过第一焊球、第一导电通孔以及第一连接焊盘与发射滤波器芯片上的一个第一并联谐振器连接，这种情况下，封装基板正面的该焊盘通过设置在封装基板内与该第一并联谐振器相对应的第一电感(针对于第一并联谐振器通过第一电感与地连接的情况)或导体(针对于第一并联谐振器直接与地连接的情况)连接至封装基板背面与地对应的焊盘上。又例如，封装基板正面的一焊盘通过第二焊球、第二导电通孔以及第二连接焊盘与接收滤波器芯片上的一个第二并联谐振器连接，这种情况下，封装基板正面的该焊盘通过设置在封装基板内与该第二并联谐振器相对应的第二电感(针对于第二并联谐振器通过第二电感与地连接的情况)或导体(针对于第二并联谐振器直接与地连接的情况)连接至封装基板背面与地对应的焊盘上。此外，封装基板上还形成有贯穿封装基板厚度的地孔结构，该地孔结构主要用于封装基本内信号的隔离、以及封装基板的散热。

针对于耦合支路呈现为耦合电感的情况，该耦合电感可以通过封装基板的设计实现。需要说明的是，通过封装基板的设计实现耦合电感的方式，只适用于第一节点所在第一并联支路中的第一并联谐振器通过第一电感与地连接且第一节点是第一并联谐振器与第一电感之间节点、以及第二节点所在第二并联支路中的第二并联谐振器通过第二电感与地连接且第二节点是第二并联谐振器与第二电感之间节点的情况。具体实现时，通过将第一节点所在第一并联支路中的第一电感和第二节点所在第二并联支路中的第二电感以一定距离设置在封装基板内，从而在第一节点和第二节点之间形成耦合电感。

针对于耦合支路呈现为耦合电容的情况，该耦合电容可以通过芯片的版图设计实现、或通过封装基板的设计实现、或通过芯片的版图设计和封装基板的设计实现。下面对上述三种实现方式分别进行说明。

第一种实现方式，耦合电容通过发射滤波器芯片和接收滤波器芯片的版图设计实现，即耦合电容在发射滤波器芯片和接收滤波器芯片上实现。耦合电容形成在发射滤波器中一条第一并联支路的第一节点和接收滤波器中一条第二并联支路的第二节点之间，基于此，在对发射滤波器芯片和接收滤波器芯片进行版图设计时，发射滤波器芯片中与第一节点连接的谐振器、和接收滤波器芯片中与第二节点连接的谐振器相邻设置，从而在第一节点和第二节点之间形成所述耦合电容。需要说明的是，发射滤波器芯片中与第一节点连接的谐振器和接收滤波器芯片中与第二节点连接的谐振器之间的具体间距与耦合电容的电容值有关，本实用新型对此不做任何限定。此外还需要说明的是，通过芯片版图设计形成耦合电容的方式对于第一节点和第二节点的具体位置、第一节点所在第一并联支路中的第一并联谐振器是否通过第一电感接地、以及第二节点所在第二并联支路中的第二并联谐振器是否通过第二电感接地没有任何限制。也就是说，第一节点无论是第一并联谐振器接地端还是非接地端所在节点、第二节点无论是第二并联谐振器接地端还是非接地端所在节点、第一节点所在第一并联支路中的第一并联谐振器无论直接接地还是通过第一电感接地、第二节点所在第二并联支路中的第二并联谐振器无论直接接地还是通过第二电感接地，均可以通过芯片版图设计的方式在第一节点和第二节点之间形成耦合电容。

第二种实现方式，耦合电容通过封装基板的设计实现，即耦合电容在封装基板上实现。需要说明的是，通过封装基板的设计实现耦合电容的方式，只适用于第一节点所在第一并联支路中的第一并联谐振器通过第一电感与地连接且第一节点是第一并联谐振器与第一电感之间节点、以及第二节点所在第二并联支路中的第二并联谐振器通过第二电感与地连接且第二节点是第二并联谐振器与第二电感之间节点的情况。具体地，耦合电容由形成在封装基板不同金属布线层中的第一电极和第二电极、以及位于二者之间的介电层构成，其中，在对封装基板设计时，使第一节点所在第一并联支路中的第一电感和第二节点所在第二并联支路中的第二电感以一定距离设置在封装基板内，并将第一电极和第二电极设置在第一电感和第二电感之间、且令第一电极和第二电极的水平投影存在重叠区域，如此一来，当第一电感和第二电感工作时，由第一电极、第二电极以及二者之间的介电层所构成的电容在第一电感和第二电感所形成的电磁场的作用下，耦合在第一电感和第二电感之间，从而在第一电感和第二电感之间形成耦合电容。本实用新型对于构成耦合电容的第一电极和第二电极在封装基板内的实现方式不做任何限定，在一个优选实施例中，第一电极由形成在封装基板顶金属布线层中的铜皮实现，第二电极由形成在封装基板底金属布线层中的铜皮实现。本领域技术人员可以理解的是，上述优选实施例不应成为第一电极和第二电极实现方式的限制，本实用新型不再对第一电极和第二电极所有可能的实现方式进行一一说明。优选地，耦合电容的第一电极和/或第二电极与封装基板上的地孔结构电连接，可以进一步增强地孔结构的隔离效果。

第三种实现方式，耦合电容通过发射滤波器芯片和接收滤波器芯片的版图设计、以及封装基板的设计实现。需要说明的是，通过芯片版图设计和封装基板设计共同实现耦合电容的方式，同样只适用于第一节点所在第一并联支路中的第一并联谐振器通过第一电感与地连接且第一节点是第一并联谐振器与第一电感之间节点、以及第二节点所在第二并联支路中的第二并联谐振器通过第二电感与地连接且第二节点是第二并联谐振器与第二电感之间节点的情况。具体地，第一节点和第二节点之间的耦合电容可以等效为并联的两个电容，该两个电容分别以芯片侧耦合电容和基板侧耦合电容表示。其中，芯片侧耦合电容在发射滤波器芯片和接收滤波器芯片上实现，即在对发射滤波器芯片和接收滤波器芯片进行版图设计时，将发射滤波器芯片中与第一节点连接的谐振器和接收滤波器芯片中与第二节点连接的谐振器相邻设置，以在第一节点和第二节点之间形成芯片侧耦合电容。基板侧耦合电容在封装基板上实现，即在对封装基板进行设计时，将第一节点所在第一并联支路中的第一电感和第二节点所在第二并联支路中的第二电感以一定距离设置在封装基板内，并在二者之间设置分布在不同金属布线层中的第一电极和第二电极，该第一电极和第二电极以及二者之间的介电层构成基板侧耦合电容。

下面以具体实施例对双工器中耦合电容的第一种实现方式和第二种实现方式进行说明。考虑到耦合电容的第三种实现方式是第一种实现方式和第二种实现方式的结合，所以此处不再通过具体实施例对耦合电容的第三种实施方式进行说明。

在一个具体实施例中，请参考图5，图5是根据本实用新型的一个具体实施例的图2所示双工器中耦合电容在发射滤波器芯片和接收滤波器芯片上实现示意图。如图所示，发射滤波器芯片700a的正面形成有第一输入焊盘300、第一输出焊盘301、第一连接焊盘302至304、第一串联谐振器101至104、第一并联谐振器105至108、以及第一连接结构400至408。其中，第一输入焊盘300通过第一连接结构400与第一串联谐振器104连接，第一串联谐振器104通过第一连接结构401与第一串联谐振器103连接，第一串联谐振器103通过第一连接结构402与第一串联谐振器102连接，第一串联谐振器102通过第一连接结构403与第一串联谐振器101连接，第一串联谐振器102通过第一连接结构404与第一输出焊盘301连接；第一并联谐振器108通过第一连接结构405连接至第一输入焊盘300和第一串联谐振器104之间的节点上、以及通过第一连接结构406连接至第一连接焊盘302；第一并联谐振器107通过第一连接结构401连接至第一串联谐振器104和第一串联谐振器103之间的节点上、以及通过第一连接结构406连接至第一连接焊盘302；第一并联谐振器106通过第一连接结构402连接至第一串联谐振器103和第一串联谐振器102之间的节点上、以及通过第一连接结构407连接至第一连接焊盘303；第一并联谐振器105通过第一连接结构402连接至第一串联谐振器102和第一串联谐振器101之间的节点上、以及通过第一连接结构408连接至第一连接焊盘304。接收滤波器芯片700b的正面形成有第二输入焊盘500、第二输出焊盘501、第二连接焊盘502至504、第二串联谐振器201至204、第二并联谐振器205至208、以及第二连接结构600至608。其中，第二输入焊盘500通过第二连接结构600与第二串联谐振器201连接，第二串联谐振器201通过第二连接结构601与第二串联谐振器202连接，第二串联谐振器202通过第二连接结构602与第二串联谐振器203连接，第二串联谐振器203通过第二连接结构603与第二串联谐振器204连接，第二串联谐振器204通过第二连接结构604与第二输出焊盘501连接；第二并联谐振器205通过第二连接结构601连接至第二串联谐振器201和第二串联谐振器202之间的节点上、以及通过第二连接结构605连接至第二连接焊盘502；第二并联谐振器206通过第二连接结构602连接至第二串联谐振器202和第二串联谐振器203之间的节点上、以及通过第二连接结构606连接至第二连接焊盘503；第二并联谐振器207通过第二连接结构603连接至第二串联谐振器203和第二串联谐振器204之间的节点上、以及通过第二连接结构608连接至第二连接焊盘504；第二并联谐振器208通过第二连接结构607连接至第二串联谐振器204和第二输出焊盘501之间的节点上、以及通过第二连接结构608连接至第二连接焊盘504。为了在图2所示的第一节点和第二节点之间形成耦合电容60，如图5所示，在对发射滤波器芯片700a和接收滤波器芯片700b进行版图设计时，将发射滤波器芯片700a中与第一节点连接的谐振器(包括第一并联谐振器108和第一并联谐振器107，即图5所示发射滤波器芯片700a中用虚线框圈起的部分)、和接收滤波器芯片700b中与第二节点连接的谐振器(包括第二并联谐振器208和第二并联谐振器207，即图5所示接收滤波器芯片700b中用虚线框圈起的部分)相邻设置，如此一来，在第一节点和第二节点之间形成耦合电容60。在其他实施例中，例如针对于图3所示双工器来说，为了在图3所示的第一节点和第二节点之间形成耦合电容60，在对发射滤波器芯片700a和接收滤波器芯片700b进行版图设计时，将发射滤波器芯片700a中与第一节点连接的谐振器(包括第一并联谐振器108和第一串联谐振器104)、和接收滤波器芯片700b中与第二节点连接的谐振器(包括第二并联谐振器208和第二串联谐振器204)相邻设置，以在第一节点和第二节点之间形成耦合电容60。

在另一个具体实施例中，请参考图6，图6是根据本实用新型的另一个具体实施例的图2所示双工器中耦合电容在封装基板上实现示意图。此处需要说明的是，图6是封装基板的正面俯视图。如图所示，发射滤波器中的第一电感109至111、以及接收滤波器中的第二电感209至211形成在封装基板700c内(图2所示双工器中的所有匹配电感此处省略绘制)。其中，第一节点所在第一并联支路中的第一电感111和第二节点所在第二并联支路中的第二电感211以一定距离设置在封装基板700c内，第一电极800和第二电极(第二电极形成在第一电极800下方被遮挡，所以此处未示出)形成在第一电感111和第二电感211之间，第一电极800、第二电极以及二者之间的介电层构成第一节点和第二节点之间的耦合电容60。此外，封装基板700c中还设置有地孔结构701，该地孔结构701除了可以起到散热的作用之外，还可以起到第一电感111与第二电感209、第二电感210之间隔离的作用、以及起到第二电感211与第一电感109、第一电感110之间隔离的作用。优选地，如图7所示，第一电极800与地孔结构701电连接，以使地孔结构701的上述隔离效果更优。

请参考图8至图10。图8是图2所示双工器和图1所示现有双工器的隔离度曲线，其中，图2所示双工器中的耦合电容采用图5所示方式实现。请参考图9，图9是图2所示双工器和图1所示现有双工器的隔离度曲线，其中，图2所示双工器中的耦合电容采用图6所示方式实现。请参考图10，图10是图2所示双工器和图1所示现有双工器的隔离度曲线，其中，图2所示双工器中的耦合电容采用图7所示方式实现。此处需要说明的是，(1)在对图2所示双工器和图1所示现有双工器的隔离度进行仿真时，图2所示双工器和图1所示现有双工器中各谐振器以及电感的参数均相同，不同之处仅仅在于耦合电容；(2)图8中细线对应的是图2所示双工器的隔离度曲线、粗线对应的是图1所示现有双工器的隔离度曲线。图9和图10中粗线对应的是图2所示双工器的隔离度曲线、细线对应的是图1所示现有双工器的隔离度曲线。从图8至图10可以看出，本实用新型所提供的双工器相较于现有双工器来说隔离度更优。

对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此外，显然“包括”一词不排除其他部件、单元或步骤，单数不排除复数。系统权利要求中陈述的多个部件、单元或装置也可以由一个部件、单元或装置通过软件或者硬件来实现。

以上所揭露的仅为本实用新型的一些较佳实施例而已，当然不能以此来限定本实用新型之权利范围，因此依本实用新型权利要求所作的等同变化，仍属本实用新型所涵盖的范围。

Claims (11)

1.一种双工器，该双工器包括：

发射滤波器、接收滤波器、公共端子、发射端子、接收端子以及耦合支路；

所述发射滤波器包括一条第一串联路径以及至少一条第一并联支路，其中，所述第一串联路径包括串联在所述公共端子和所述发射端子之间的至少一个第一串联单元，每一第一串联单元至少包括一个第一串联谐振器，每一所述第一并联支路均包括第一并联单元，所述第一并联单元的非接地端连接至所述第一串联路径、接地端直接与地连接或者通过第一电感与地连接，所述第一并联单元至少包括一个第一并联谐振器；

所述接收滤波器包括一条第二串联路径以及至少一条第二并联支路，其中，所述第二串联路径包括串联在所述公共端子和所述接收端子之间的至少一个第二串联单元，每一第二串联单元至少包括一个第二串联谐振器，每一所述第二并联支路均包括第二并联单元，所述第二并联单元的非接地端连接至所述第二串联路径、接地端直接与地连接或者通过第二电感与地连接，所述第二并联单元至少包括一个第二并联谐振器；

所述耦合支路形成在第一节点和第二节点之间，其中，所述第一节点是其中一条所述第一并联支路中所述第一并联单元的非接地端或接地端所在节点，所述第二节点是其中一条所述第二并联支路中所述第二并联单元的非接地端或接地端所在节点。

2.根据权利要求1所述的双工器，其特征在于：

每一所述第一串联单元均仅包括一个所述第一串联谐振器，每一所述第一并联单元均仅包括一个所述第一并联谐振器；以及

每一所述第二串联单元均仅包括一个所述第二串联谐振器，每一所述第二并联单元均仅包括一个所述第二并联谐振器。

3.根据权利要求1或2所述的双工器，其特征在于：

所述第一节点所在的所述第一并联支路中的所述第一并联单元的接地端通过所述第一电感与地连接；

所述第二节点所在的所述第二并联支路中的所述第二并联单元的接地端通过所述第二电感与地连接。

4.根据权利要求3所述的双工器，其特征在于：

所述第一串联谐振器和所述第一并联谐振器形成在发射滤波器芯片上，所述第二串联谐振器和所述第二并联谐振器形成在接收滤波器芯片上，所述第一电感和所述第二电感形成在封装基板内，其中，所述发射滤波器芯片设置在所述封装基板上并与所述第一电感形成电连接，所述接收滤波器芯片设置在所述封装基板上并与所述第二电感形成电连接。

5.根据权利要求4所述的双工器，其特征在于，所述耦合支路包括耦合电感或耦合电容。

6.根据权利要求5所述的双工器，其特征在于：

针对于所述耦合支路包括耦合电感的情况，所述第一节点是所述第一并联支路中所述第一并联单元与所述第一电感之间的节点，所述第二节点是所述第二并联支路中所述第二并联单元与所述第二电感之间的节点，所述第一节点所在第一并联支路中的第一电感和所述第二节点所在第二并联支路中的第二电感以一定距离设置在所述封装基板内，从而在所述第一节点和所述第二节点之间形成所述耦合电感。

7.根据权利要求5所述的双工器，其特征在于：

针对于所述耦合支路包括耦合电容的情况，所述发射滤波器芯片中与所述第一节点连接的谐振器、和所述接收滤波器芯片中与所述第二节点连接的谐振器相邻设置，从而在所述第一节点和所述第二节点之间形成所述耦合电容。

8.根据权利要求5所述的双工器，其特征在于：

针对于所述耦合支路包括耦合电容的情况，所述第一节点是所述第一并联支路中所述第一并联单元与所述第一电感之间的节点、所述第二节点是所述第二并联支路中所述第二并联单元与所述第二电感之间的节点，所述耦合电容由形成在所述封装基板不同金属布线层中的第一电极和第二电极、以及位于二者之间的介电层构成，其中，所述第一节点所在第一并联支路中的第一电感和所述第二节点所在第二并联支路中的第二电感以一定距离设置在所述封装基板内，所述第一电极和所述第二电极设置在所述第一电感和所述第二电感之间、且所述第一电极和所述第二电极的水平投影存在重叠区域。

9.根据权利要求5所述的双工器，其特征在于：

针对于所述耦合支路包括耦合电容的情况，所述第一节点是所述第一并联支路中所述第一并联单元与所述第一电感之间的节点、所述第二节点是所述第二并联支路中所述第二并联单元与所述第二电感之间的节点，所述耦合电容包括芯片侧耦合电容和基板侧耦合电容，所述芯片侧耦合电容通过所述发射滤波器芯片中与所述第一节点连接的谐振器和所述接收滤波器芯片中与所述第二节点连接的谐振器相邻设置所形成，所述基板侧耦合电容由形成在所述封装基板不同金属布线层中的第一电极和第二电极、以及位于二者之间的介电层构成，其中，所述第一节点所在第一并联支路中的第一电感和所述第二节点所在第二并联支路中的第二电感以一定距离设置在所述封装基板内，所述第一电极和所述第二电极设置在所述第一电感和所述第二电感之间、且所述第一电极和所述第二电极的水平投影存在重叠区域。

10.根据权利要求8或9所述的双工器，其特征在于：

所述第一电极形成在所述封装基板的顶金属布线层中，所述第二电极形成在所述封装基板的底金属布线层中。

11.根据权利要求8或9所述的双工器，其特征在于：

所述第一电极和/或所述第二电极与所述封装基板上的地孔结构电连接。