CN115856589A

CN115856589A - 用于nfc芯片功率管发射电路的测试电路及测试方法

Info

Publication number: CN115856589A
Application number: CN202310176740.XA
Authority: CN
Inventors: 黄金煌
Original assignee: Beijing Unigroup Tsingteng Microsystems Co Ltd
Current assignee: Beijing Unigroup Tsingteng Microsystems Co Ltd
Priority date: 2023-02-28
Filing date: 2023-02-28
Publication date: 2023-03-28
Anticipated expiration: 2043-02-28
Also published as: CN115856589B

Abstract

本申请涉及NFC芯片自动化测试技术领域，公开一种用于NFC芯片功率管发射电路的测试电路及测试方法，其中，所述测试电路，包括：第一发射端电路，一端与测试电路板上的多个NFC芯片相连接，形成第一测试通路，另一端与自动化测试机台相连接，以获取所述自动化测试机台输出的灌入电流；第二发射端电路，一端与测试电路板上其他的多个NFC芯片相连接，形成与所述第一测试通路镜像对称的第二测试通路，另一端与固定在所述测试电路板上的对地电阻串联后接地；其中，位于第一测试通路上的PMOS阵列和NMOS阵列分别处于关闭状态和开启状态，位于第二测试通路上的PMOS阵列和NMOS阵列分别处于开启状态和关闭状态。

Description

用于NFC芯片功率管发射电路的测试电路及测试方法

技术领域

本申请涉及NFC（Near Field Communication，近场通信）芯片自动化测试技术领域，例如涉及一种用于NFC芯片功率管发射电路的测试电路及测试方法。

背景技术

目前，对NFC芯片核心功能电路之一的功率管发射电路的功能测试在系统验证阶段，测试方案的实验需要通过搭建天线线圈和对称发射天线结构，该测试方案能够模拟了真实的应用场景和外部环境，实现功能/功率等关键参数的自动化测试。

在实现本公开实施例的过程中，发现相关技术中至少存在如下问题：

随着基于NFC芯片的产品需要整合自动化生产测试环境，要求在进行NFC芯片质量测试的同时实现芯片基本功能测试的覆盖，然而，受限于自动化测试机台的直连空间环境，现有的天线线圈在自动化生产测试环境中难以搭建并缺少稳定性，导致NCF芯片的生产效率较低，对此，提出一种能够替代天线线圈的标准对称应用结构的测试方案成为了亟待解决的技术问题。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本申请的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键／重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。

本公开实施例提供了一种用于NFC芯片功率管发射电路的测试电路及测试方法、自动化测试系统及存储介质，以在生产测试环境中搭建简便且稳定的静态等效自动化测试方案。

在一些实施例中，所述用于NFC芯片功率管发射电路的测试电路，包括：

第一发射端电路，一端与测试电路板上的多个NFC芯片相连接，形成第一测试通路，另一端与自动化测试机台相连接，以获取所述自动化测试机台输出的灌入电流；

第二发射端电路，一端与测试电路板上其他的多个NFC芯片相连接，形成与所述第一测试通路镜像对称的第二测试通路，另一端与固定在所述测试电路板上的对地电阻串联后接地；

其中，位于第一测试通路上的多个NFC芯片组成的PMOS阵列和NMOS阵列分别处于关闭状态和开启状态，位于第二测试通路上的多个NFC芯片组成的PMOS阵列和NMOS阵列分别处于开启状态和关闭状态。

可选地，所述第一测试通路的一端与处于关闭状态的PMOS阵列串联后连接电源电压，另一端与处于开启状态的NMOS阵列串联后接地；

所述第二测试通路的一端与处于开启状态的PMOS阵列串联后连接电源电压，另一端与处于关闭状态的NMOS阵列串联后接地。

可选地，在所述第一测试通路上的处于关闭状态的PMOS阵列和处于开启状态的NMOS阵列之间设置有第一测量点，所述第一发射端电路通过管脚与所述第一测量点相连接；

在所述第二测试通路上的处于开启状态的PMOS阵列和处于关闭状态的NMOS阵列之间设置有第二测量点，所述第二发射端电路通过管脚与所述第二测量点相连接。

可选地，所述第一发射端电路位于测试电路板的上方并呈对地悬空设置。

在一些实施例中，所述用于NFC芯片功率管发射电路的测试方法，应用于本申请所述的测试电路，包括：

通过自动化测试机台将目标灌入电流输入至第一发射端电路，以使所述灌入电流经由所述第一发射端电路流入测试电路板上的第一测试通路；

计算位于第一测试通路上处于开启状态的NMOS阵列对应的第一等效电阻；

计算位于第二测试通路上处于开启状态的PMOS阵列对应的第二等效电阻；

根据所述第一等效电阻和第二等效电阻，确定当前NFC芯片功率管发射电路是否处于对应的发射机功率档位。

可选地，所述计算位于第一测试通路上处于开启状态的NMOS阵列对应的第一等效电阻，包括：

测量位于所述第一发射端电路与第一测试通路连接处的第一测量点的第一发射电压；

根据所述第一发射电压的电压值和目标灌入电流的电流值，计算处于开启状态的NMOS阵列对应的第一等效电阻的电阻值。

可选地，所述计算位于第二测试通路上处于开启状态的PMOS阵列对应的第二等效电阻，包括：

测量所述第二发射端电路与第二测试通路连接处的第二测量点的第二发射电压；

根据预设的对地电阻的电阻值和第二发射电压的电压值，计算流经处于开启状态的PMOS阵列的开启电流的电流值；

根据所述测试电路板的电源电压的电压值、第二发射电压的电压值和开启电流的电流值，计算处于开启状态的PMOS阵列对应的第二等效电阻的电阻值。

可选地，所述根据所述第一等效电阻和第二等效电阻，确定当前NFC芯片功率管发射电路是否处于对应的发射机功率档位，包括：

获取NFC芯片的产品特性曲线；

根据所述产品特性曲线，获取目标灌入电流的电流值覆盖到的功率管发射电路对应的目标发射机功率档位，

根据所述产品特性曲线，获取所述目标发射机功率档位对应的电阻值范围；

判断所述第一等效电阻和第二等效电阻是否位于所述目标发射机功率档位对应的电阻值范围。

在一些实施例中，所述自动化测试系统，包括如本申请所述的用于NFC芯片功率管发射电路的测试电路、处理器和存储有程序指令的存储器，所述处理器被配置为在运行所述程序指令时，执行如本申请所述的用于NFC芯片功率管发射电路的测试方法。

在一些实施例中，所述存储介质，存储有程序指令，所述程序指令在运行时，执行如本申请所述的用于NFC芯片功率管发射电路的测试方法。

本公开实施例提供的用于NFC芯片功率管发射电路的测试电路及测试方法、自动化测试系统及存储介质，可以实现以下技术效果：

本申请的第一发射端电路和第二发射端电路为独立的镜像对称结构，第一发射端电路从测试电路板上只有一个引出信号且对地悬空，并能够与第二发射端电路分别检测NMOS阵列和PMOS阵列的等效阻抗，从而在自动化测试中替代了搭建天线线圈和对称发射天线结构的标准系统测试方案，不仅简化了电路结构，释放了自动化测试机台的直连空间环境，而且实现了功率管发射电路的静态等效测试覆盖，提高NFC芯片的测试和生产效率。

此外，本申请根据NFC芯片的产品特性曲线，通过在多个发射机功率档位对应的一定线性范围内选取灌入电流和对地电阻的特征值，进而根据NMOS阵列和PMOS阵列的等效阻抗，判断当前NFC芯片功率管发射电路是否处于对应的发射机功率档位，在对NMOS阵列和PMOS阵列的分别测试的同时，也并行实现了功率管发射电路的自动化测试覆盖，便于生产环境应用和维护，并且具有良好的自动化生产测试稳定性。

以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。

附图说明

一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：

图1是相关技术中的自动化测试方案的示意图；

图2是本公开实施例提供的一个用于NFC芯片功率管发射电路的测试电路的示意图；

图3是本公开实施例提供的一个用于NFC芯片功率管发射电路的测试方法的流程示意图；

图4是本公开实施例提供的一个用于NFC芯片功率管发射电路的测试方法的流程示意图；

图5是本公开实施例提供的另一个用于NFC芯片功率管发射电路的测试方法的流程示意图；

图6是本公开实施例提供的另一个用于NFC芯片功率管发射电路的测试方法的流程示意图；

图7是本公开实施例提供的一个自动化测试系统的示意图。

具体实施方式

为了能够更加详尽地了解本公开实施例的特点与技术内容，下面结合附图对本公开实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本公开实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。

本公开实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开实施例的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。

除非另有说明，术语“多个”表示两个或两个以上。

本公开实施例中，字符“/”表示前后对象是一种“或”的关系。例如，A/B表示：A或B。

术语“和/或”是一种描述对象的关联关系，表示可以存在三种关系。例如，A和/或B，表示：A或B，或，A和B这三种关系。

术语“对应”可以指的是一种关联关系或绑定关系，A与B相对应指的是A与B之间是一种关联关系或绑定关系。

结合图1所示，在相对逼仄的实验室环境对多个NFC芯片的功率管发射电路进行自动化测试的过程中，相关技术的系统级测试方案中仍需要搭建天线线圈和发射天线电路，其中，发射天线电路是集成在测试电路板上的差分对称线圈，通过天线线圈与发射天线电路模拟NFC芯片的真实工作环境，其中，每个NFC芯片的内部都具有PMOS管和NMOS管，功率管发射电路能够通过功率管发射特定功率的能量场。

结合图2所示，本公开实施例提供一种用于NFC芯片功率管发射电路的测试电路，其特征在于，包括：

第一发射端电路TX1，一端与测试电路板上的多个NFC芯片相连接，形成第一测试通路，另一端与自动化测试机台相连接，以获取所述自动化测试机台输出的灌入电流；

第二发射端电路TX2，一端与测试电路板上其他的多个NFC芯片相连接，形成与所述第一测试通路镜像对称的第二测试通路，另一端与固定在所述测试电路板上的对地电阻串联后接地；

在本申请的实施例中，第一发射端电路TX1与第二发射端电路TX2为镜像的对称关系，第一测试通路和第二测试通路为测试电路板上的通路，在两条通路均上设置有PMOS阵列和NMOS阵列并成对称关系，在测试的过程中，第一发射端电路TX1与第二发射端电路TX2虽然被分开了，但是PMOS阵列和NMOS阵列是完全一样的，因此分别测试第一测试通路和第二测试通路就能实现整个测试电路板的覆盖，同时，对地电阻为外挂电阻，通过一个贴片的元件即可固定在测试电路板上，其优选的电阻值为33欧姆。

本公开实施例提供的用于NFC芯片功率管发射电路的测试电路，其第一发射端电路TX1和第二发射端电路TX2为独立的镜像对称结构，第一发射端电路TX1从测试电路板上只有一个引出信号且对地悬空，并能够与第二发射端电路TX2分别检测NMOS阵列和PMOS阵列的等效阻抗，从而在自动化测试中替代了搭建天线线圈和对称发射天线结构的标准系统测试方案，不仅简化了电路结构，释放了自动化测试机台的直连空间环境，而且实现了功率管发射电路的静态等效测试覆盖，提高NFC芯片的测试和生产效率。

可选地，所述第一测试通路的一端与处于关闭状态的PMOS阵列串联后连接电源电压VDDPA，另一端与处于开启状态的NMOS阵列串联后接地；

可选地，在所述第一测试通路上的处于关闭状态的PMOS阵列和处于开启状态的NMOS阵列之间设置有第一测量点，所述第一发射端电路TX1通过管脚与所述第一测量点相连接；

在所述第二测试通路上的处于开启状态的PMOS阵列和处于关闭状态的NMOS阵列之间设置有第二测量点，所述第二发射端电路TX2通过管脚与所述第二测量点相连接。

在本申请的实施例中，结合图2所示，第一测量点和第二测量点均是通过管脚连接在测试电路板上，从而分别连接第一测试通路和第二测试通路，用于在测试过程中作为换算电性测量值的测量点。

可选地，所述第一发射端电路TX1位于测试电路板的上方并呈对地悬空设置。

在本申请的实施例中，第一发射端电路TX1的一端是对地悬空的，即第一发射端电路TX1的外部没有任何连接，从外部视角来看，第一发射端电路TX1仅有一个引出的信号，该信号与对地之间没有连接任何，在测试电路板上也没有任何其他的发射电路，自动化测试机台可以提供一个固定大小的灌入电流，通过第一发射端电路TX1引导灌入电流经由NMOS阵列往对地方向流动。

结合图3所示，本公开实施例提供一种用于NFC芯片功率管发射电路的测试方法，应用于如本申请所述的测试电路，包括：

步骤301：通过自动化测试机台将目标灌入电流输入至第一发射端电路，以使所述灌入电流经由所述第一发射端电路流入测试电路板上的第一测试通路。

步骤302：计算位于第一测试通路上处于开启状态的NMOS阵列对应的第一等效电阻。

步骤303：计算位于第二测试通路上处于开启状态的PMOS阵列对应的第二等效电阻。

步骤304：根据所述第一等效电阻和第二等效电阻，确定当前NFC芯片功率管发射电路是否处于对应的发射机功率档位。

本申请根据NFC芯片的产品特性曲线，通过在多个发射机功率档位对应的一定线性范围内选取灌入电流和对地电阻的特征值，进而根据NMOS阵列和PMOS阵列的等效阻抗，判断当前NFC芯片功率管发射电路是否处于对应的发射机功率档位，在对NMOS阵列和PMOS阵列的分别测试的同时，也并行实现了功率管发射电路的自动化测试覆盖，便于生产环境应用和维护，并且具有良好的自动化生产测试稳定性。

可选地，结合图4所示，所述计算位于第一测试通路上处于开启状态的NMOS阵列对应的第一等效电阻，包括：

步骤401：测量位于所述第一发射端电路与第一测试通路连接处的第一测量点的第一发射电压。

步骤402：根据所述第一发射电压的电压值和目标灌入电流的电流值，计算处于开启状态的NMOS阵列对应的第一等效电阻的电阻值。

在本申请的实施例中，通过以下公式计算处于开启状态的NMOS阵列对应的第一等效电阻的电阻值Ron_nmos：

Ron_nmos=V_tx1/I_force；

其中，所述V_tx1为第一发射电压的电压值，所述I_force为目标灌入电流的电流值。

可选地，结合图5所示，所述计算位于第二测试通路上处于开启状态的PMOS阵列对应的第二等效电阻，包括：

步骤501：测量所述第二发射端电路与第二测试通路连接处的第二测量点的第二发射电压。

步骤502：根据预设的对地电阻的电阻值和第二发射电压的电压值，计算流经处于开启状态的PMOS阵列的开启电流的电流值。

步骤503：根据所述测试电路板的电源电压的电压值、第二发射电压的电压值和开启电流的电流值，计算处于开启状态的PMOS阵列对应的第二等效电阻的电阻值。

在本申请的实施例中，由于对地电阻的电阻值远小于开路状态的NMOS阵列的第一等效电阻的电阻值，因此流经处于开启状态的PMOS阵列的开启电流的电流值I_pmos近似等于流经第二测试通路的电流，故通过以下公式计算流经第二测试通路的电流的电流值I_tx2：

I_pmos≈I_tx2=V_tx2/R1；

其中，所述V_tx2为第二发射电压的电压值，所述R1为对地电阻的电阻值。

进一步地，根据处于开启状态的PMOS阵列及外部对地电阻的分压关系，通过以下公式计算出当前档位配置下的处于开启状态的PMOS阵列对应的第二等效电阻的电阻值Ron_pmos ：

Ron_pmos =（V_vddpa-V_tx2）/I_tx2；

其中，所述V_vddpa为测试电路板的电源电压VDDPA的电压值，所述V_tx2为第二发射电压的电压值。

可选地，结合图6所示，所述根据所述第一等效电阻和第二等效电阻，确定当前NFC芯片功率管发射电路是否处于对应的发射机功率档位，包括：

步骤601：获取NFC芯片的产品特性曲线。

步骤602：根据所述产品特性曲线，获取目标灌入电流的电流值覆盖到的功率管发射电路对应的目标发射机功率档位。

步骤603：根据所述产品特性曲线，获取所述目标发射机功率档位对应的电阻值范围。

步骤604：判断所述第一等效电阻和第二等效电阻是否位于所述目标发射机功率档位对应的电阻值范围。

在实际应用中，在生产测试程序中将位于第一测试通路上的多个NFC芯片组成的PMOS阵列和NMOS阵列分别配置为关闭状态和开启状态，将位于第二测试通路上的多个NFC芯片组成的PMOS阵列和NMOS阵列分别配置为开启状态和关闭状态，根据NFC芯片的产品特性曲线，分别选择高中低三个发射机功率档位对应的目标灌入电流的电流值，进而获取每个档位下的第一等效电阻和第二等效电阻，最后判断所述第一等效电阻和第二等效电阻是否位于所述目标发射机功率档位对应的电阻值范围，从而完成对PMOS/NMOS的分别测试的同时，也并行实现了PMOS/NMOS阵列的自动化测试覆盖，可选地，在生产测试应用后，实际生产测试环境应用的数据可以如下表1所示：

这样，能够通过简化的外围电路结构，便于生产环境应用和维护，有效提升了生产效率，并在实际生产测试中稳定应用。

结合图7所示，本公开实施例提供一种自动化测试系统，包括如本申请所述的用于NFC芯片功率管发射电路的测试电路、处理器（processor）700和存储器（memory）701。可选地，该装置还可以包括通信接口（CommunicationInterface）702和总线703。其中，处理器700、通信接口702、存储器701可以通过总线703完成相互间的通信。通信接口702可以用于信息传输。处理器700可以调用存储器701中的逻辑指令，以执行上述实施例的用于NFC芯片功率管发射电路的测试方法。

此外，上述的存储器701中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。

存储器701作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序，如本公开实施例中的方法对应的程序指令/模块。处理器700通过运行存储在存储器701中的程序指令/模块，从而执行功能应用以及数据处理，即实现上述实施例中用于NFC芯片功率管发射电路的测试方法。

存储器701可包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据终端设备的使用所创建的数据等。此外，存储器701可以包括高速随机存取存储器，还可以包括非易失性存储器。

本公开实施例提供了一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令设置为执行上述用于NFC芯片功率管发射电路的测试方法。

上述的计算机可读存储介质可以是暂态计算机可读存储介质，也可以是非暂态计算机可读存储介质。

本公开实施例的技术方案可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括一个或多个指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本公开实施例所述方法的全部或部分步骤。而前述的存储介质可以是非暂态存储介质，包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random AccessMemory）、磁碟或者光盘等多种可以存储程序代码的介质，也可以是暂态存储介质。

以上描述和附图充分地示出了本公开的实施例，以使本领域的技术人员能够实践它们。其他实施例可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。而且，本申请中使用的用词仅用于描述实施例并且不用于限制权利要求。如在实施例以及权利要求的描述中使用的，除非上下文清楚地表明，否则单数形式的“一个”（a）、“一个”（an）和“所述”（the）旨在同样包括复数形式。类似地，如在本申请中所使用的术语“和/或”是指包含一个或一个以上相关联的列出的任何以及所有可能的组合。另外，当用于本申请中时，术语“包括”（comprise）及其变型“包括”（comprises）和/或包括（comprising）等指陈述的特征、整体、步骤、操作、元素，和/或组件的存在，但不排除一个或一个以上其它特征、整体、步骤、操作、元素、组件和/或这些的分组的存在或添加。在没有更多限制的情况下，由语句“包括一个…”限定的要素，并不排除在包括所述要素的过程、方法或者设备中还存在另外的相同要素。本文中，每个实施例重点说明的可以是与其他实施例的不同之处，各个实施例之间相同相似部分可以互相参见。对于实施例公开的方法、产品等而言，如果其与实施例公开的方法部分相对应，那么相关之处可以参见方法部分的描述。

本领域技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，可以取决于技术方案的特定应用和设计约束条件。所述技术人员可以对每个特定的应用来使用不同方法以实现所描述的功能，但是这种实现不应认为超出本公开实施例的范围。所述技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

本文所披露的实施例中，所揭露的方法、产品（包括但不限于装置、设备等），可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，可以仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例。另外，在本公开实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

附图中的流程图和框图显示了根据本公开实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这可以依所涉及的功能而定。在附图中的流程图和框图所对应的描述中，不同的方框所对应的操作或步骤也可以以不同于描述中所披露的顺序发生，有时不同的操作或步骤之间不存在特定的顺序。例如，两个连续的操作或步骤实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这可以依所涉及的功能而定。框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

Claims

1.一种用于NFC芯片功率管发射电路的测试电路，其特征在于，包括：

2.根据权利要求1所述的测试电路，其特征在于，所述第一测试通路的一端与处于关闭状态的PMOS阵列串联后连接电源电压，另一端与处于开启状态的NMOS阵列串联后接地；

3.根据权利要求1所述的测试电路，其特征在于，在所述第一测试通路上的处于关闭状态的PMOS阵列和处于开启状态的NMOS阵列之间设置有第一测量点，所述第一发射端电路通过管脚与所述第一测量点相连接；

4.根据权利要求1至3任一项所述的测试电路，其特征在于，所述第一发射端电路位于测试电路板的上方并呈对地悬空设置。

5.一种用于NFC芯片功率管发射电路的测试方法，其特征在于，应用于如权利要求1至4任一项所述的测试电路，包括：

6.根据权利要求5所述的测试方法，其特征在于，所述计算位于第一测试通路上处于开启状态的NMOS阵列对应的第一等效电阻，包括：

7.根据权利要求5所述的测试方法，其特征在于，所述计算位于第二测试通路上处于开启状态的PMOS阵列对应的第二等效电阻，包括：

8.根据权利要求5所述的测试方法，其特征在于，所述根据所述第一等效电阻和第二等效电阻，确定当前NFC芯片功率管发射电路是否处于对应的发射机功率档位，包括：

获取NFC芯片的产品特性曲线；

根据所述产品特性曲线，获取目标灌入电流的电流值覆盖到的功率管发射电路对应的目标发射机功率档位；

9.一种自动化测试系统，其特征在于，包括如权利要求1至4任一项所述的用于NFC芯片功率管发射电路的测试电路、处理器和存储有程序指令的存储器，所述处理器被配置为在运行所述程序指令时，执行如权利要求5至8任一项所述的用于NFC芯片功率管发射电路的测试方法。

10.一种存储介质，存储有程序指令，其特征在于，所述程序指令在运行时，执行如权利要求5至8任一项所述的用于NFC芯片功率管发射电路的测试方法。