DE602005010638D1 - Elementanordnungsprüfeinrichtung und leiterplattenentwurfseinrichtung - Google Patents

Elementanordnungsprüfeinrichtung und leiterplattenentwurfseinrichtung

Info

Publication number
DE602005010638D1
DE602005010638D1 DE602005010638T DE602005010638T DE602005010638D1 DE 602005010638 D1 DE602005010638 D1 DE 602005010638D1 DE 602005010638 T DE602005010638 T DE 602005010638T DE 602005010638 T DE602005010638 T DE 602005010638T DE 602005010638 D1 DE602005010638 D1 DE 602005010638D1
Authority
DE
Germany
Prior art keywords
element assembly
pcb design
assembly testing
testing device
design device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE602005010638T
Other languages
English (en)
Inventor
Seiji Hamada
Hirotsugu Fusayasu
Shoichi Mimura
Miyoko Irikiin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE602005010638D1 publication Critical patent/DE602005010638D1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
DE602005010638T 2004-02-20 2005-02-14 Elementanordnungsprüfeinrichtung und leiterplattenentwurfseinrichtung Active DE602005010638D1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004044329 2004-02-20
PCT/JP2005/002127 WO2005081142A1 (ja) 2004-02-20 2005-02-14 素子配置チェック装置とプリント基板設計装置

Publications (1)

Publication Number Publication Date
DE602005010638D1 true DE602005010638D1 (de) 2008-12-11

Family

ID=34879339

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602005010638T Active DE602005010638D1 (de) 2004-02-20 2005-02-14 Elementanordnungsprüfeinrichtung und leiterplattenentwurfseinrichtung

Country Status (6)

Country Link
US (1) US7353483B2 (de)
EP (1) EP1630707B8 (de)
JP (1) JPWO2005081142A1 (de)
CN (1) CN100440228C (de)
DE (1) DE602005010638D1 (de)
WO (1) WO2005081142A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202923A (ja) * 2005-01-19 2006-08-03 Nec Electronics Corp 半導体装置の設計方法、半導体装置の設計プログラム
CN1916915A (zh) * 2005-08-19 2007-02-21 鸿富锦精密工业（深圳）有限公司 改良过孔阻抗的方法
CN101236078B (zh) * 2007-02-02 2011-01-05 鸿富锦精密工业（深圳）有限公司 电容到过孔导线长度检查系统及方法
TWI409654B (zh) * 2007-02-12 2013-09-21 Hon Hai Prec Ind Co Ltd 電容到過孔導線長度檢查系統及方法
US7818704B1 (en) * 2007-05-16 2010-10-19 Altera Corporation Capacitive decoupling method and module
JP5029351B2 (ja) * 2007-12-28 2012-09-19 富士通株式会社 解析モデル作成技術および基板モデル作成技術
US7957150B2 (en) * 2008-02-21 2011-06-07 Hitachi, Ltd. Support method and apparatus for printed circuit board
JP5253244B2 (ja) * 2009-03-12 2013-07-31 キヤノン株式会社 プリント基板設計支援プログラム、方法及び装置
CN101859331B (zh) * 2009-04-07 2013-07-31 鸿富锦精密工业（深圳）有限公司 布线设计系统及布线设计方法
JP5664649B2 (ja) * 2010-06-03 2015-02-04 株式会社村田製作所 コンデンサ配置支援方法及びコンデンサ配置支援装置
CN102339333B (zh) * 2010-07-19 2013-04-10 鸿富锦精密工业（深圳）有限公司 信号线到隔离孔之间的距离稽查系统及方法
JP5743808B2 (ja) 2011-08-24 2015-07-01 株式会社東芝 集積回路の配線方法、集積回路の配線プログラム及びそれを記憶した記憶媒体
TWI571761B (zh) * 2016-03-08 2017-02-21 國立勤益科技大學 印刷電路板之裝配排程最佳化方法
JP6878992B2 (ja) * 2017-03-27 2021-06-02 富士通株式会社 部品位置検出プログラム、部品位置検出方法および情報処理装置
US10606974B1 (en) * 2018-03-05 2020-03-31 Cadence Design Systems, Inc. System and method for dynamic visual guidance of mutually paired components in a circuit design editor
US10643018B1 (en) * 2018-04-20 2020-05-05 Cadence Design Systems, Inc. System and method for determining return path quality in an electrical circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3116916B2 (ja) * 1998-08-17 2000-12-11 日本電気株式会社 回路装置、その製造方法
JP3501674B2 (ja) * 1999-04-21 2004-03-02 日本電気株式会社 プリント回路基板特性評価装置、プリント回路基板特性評価方法、及び記憶媒体
JP2002016337A (ja) * 2000-06-29 2002-01-18 Sony Corp プリント基板の配線構造チェックシステム
JP2002015023A (ja) 2000-06-29 2002-01-18 Sony Corp プリント基板の配線構造チェックシステム
DE10043545A1 (de) * 2000-09-05 2002-03-14 Oxeno Olefinchemie Gmbh Verfahren zur Herstellung von Carbonsäureestern
US7350175B2 (en) * 2004-09-29 2008-03-25 Matsushita Electric Industrial Co., Ltd. Circuit board design system, design data analysis method and recording medium with analysis program recorded thereon

Also Published As

Publication number Publication date
WO2005081142A1 (ja) 2005-09-01
US7353483B2 (en) 2008-04-01
EP1630707A4 (de) 2006-11-02
US20060288317A1 (en) 2006-12-21
EP1630707A1 (de) 2006-03-01
JPWO2005081142A1 (ja) 2007-10-25
EP1630707B8 (de) 2009-01-14
EP1630707B1 (de) 2008-10-29
CN100440228C (zh) 2008-12-03
CN1774718A (zh) 2006-05-17

Similar Documents

Publication Publication Date Title
DE602005010638D1 (de) Elementanordnungsprüfeinrichtung und leiterplattenentwurfseinrichtung
DE602005013583D1 (de) Testgerät und Testverfahren
DE602006000104D1 (de) Schaltungsvorrichtung und Herstellungsverfahren dafür
DE602004030952D1 (de) Positionierungs- und befestigungsvorrichtung
DE602006001275D1 (de) Gassack und Gassackeinrichtung
DE602005020202D1 (de) Getrennter Steckverbinder und Verbindereinrichtung
DE602005020197D1 (de) Testgerät und Testverfahren
DE602006011234D1 (de) Airbag und Airbagvorrichtung
DE602005003526D1 (de) Biopsiegerät und Biopsieverfahren
DE602005000371D1 (de) Elektronisches Gerät und Zubehörgerät
DE602006016186D1 (de) Anzeigevorrichtung und Anzeigeverfahren
DE602006005104D1 (de) Luftsack und Luftsackvorrichtung
DE602006019900D1 (de) Injektionsverfahren und gerät
DE602006011600D1 (de) Audiocodierungseinrichtung und audiocodierungsverfahren
DE602006002000D1 (de) Gassack und Gassackeinrichtung
DE602006014957D1 (de) Audiocodierungseinrichtung und audiocodierungsverfahren
DE602006012674D1 (de) Halbleitervorrichtung und dazugehörige Montagestruktur
DE602005003869D1 (de) Drehbares Anzeigeelement und damit versehenes elektrisches Gerät
DE602005002112D1 (de) Lagervorrichtung und entsprechendes Zusammenbauverfahren
DE602006000563D1 (de) Gassack und Gassackeinrichtung
DE602005020384D1 (de) Verbinder und Zusammenbau
DE602005003890D1 (de) Verbinder und Verbinderanordnung
DE602005013172D1 (de) Leiterplatten-rückroutenprüfverfahren und leiterplattenstrukturentwurfs-cad-einrichtung
DE602006001781D1 (de) Verbinder und Verbinderanordnung
DE602006019130D1 (de) Filtervorrichtung und filterelement

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP

8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 28195 BREMEN

8364 No opposition during term of opposition