JP5353061B2 - 伝送遅延解析装置、伝送遅延解析プログラム、伝送遅延解析方法 - Google Patents
伝送遅延解析装置、伝送遅延解析プログラム、伝送遅延解析方法 Download PDFInfo
- Publication number
- JP5353061B2 JP5353061B2 JP2008138313A JP2008138313A JP5353061B2 JP 5353061 B2 JP5353061 B2 JP 5353061B2 JP 2008138313 A JP2008138313 A JP 2008138313A JP 2008138313 A JP2008138313 A JP 2008138313A JP 5353061 B2 JP5353061 B2 JP 5353061B2
- Authority
- JP
- Japan
- Prior art keywords
- noise
- waveform
- transmission
- delay
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/32—Reducing cross-talk, e.g. by compensating
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31717—Interconnect testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3016—Delay or race condition test, e.g. race hazard test
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Tests Of Electronic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
(S2)シミュレータは、クロストークノイズ波形を生成する。
(S3)シミュレータは、クロストークの影響の無い伝送波形に所定のタイミングでクロストークノイズ波形を重ねた伝送波形を生成し、この伝送波形に対して電圧VIHまたはVILを閾値として伝送路遅延を計測する。
(S4)シミュレータは、クロストークノイズ波形を重ねるタイミングを変えてS3を行い、それぞれの伝送路遅延データを計測する。
(S5)シミュレータは、S1で計測された伝送路遅延とS3で計測された伝送路遅延の差、S1で計測された伝送路遅延とS4で計測された伝送路遅延の差を算出し、算出された差の中の最大値及び最小値を遅延変動量とする。
ことを行う。
本実施の形態に係る伝送遅延解析装置の解析対象の回路である第1の解析対象回路について以下に説明する。
・遅延変動量(遅れる側) tpd1=(Vnr)/αup
・遅延変動量(進む側) tpd3=(Vnf)/αup
αup:RV2波形の立ち上がりの傾き
・遅延変動量(遅れる側) tpd4=(Vnf)/αdn
・遅延変動量(進む側) tpd2=(Vnr)/αdn
αdn:RV2波形の立ち下がりの傾き
VIHf=VIH−Vnf
VILf=VIL−Vnf
VIHf=VIH−Vnf1−Vnf3
VILf=VIL−Vnf1−Vnf3
本実施の形態においては、上述した第2の解析対象回路に発生するクロストークノイズの影響を解析する伝送遅延解析装置について説明する。
VIHf=VIH−Vnf−Vnsf
VILf=VIL−Vnf−Vnsf
本実施の形態においては、上述した第1の解析対象回路に発生するクロストークノイズ及び同時スイッチングノイズの影響を解析する伝送遅延解析装置について説明する。
送信回路と受信回路を接続する複数の伝送路のうち所定の第1伝送路により前記送信回路から前記受信回路へ伝送される信号の遅延の解析を行う伝送遅延解析装置であって、
前記受信回路により受信される前記第1伝送路の波形のうちノイズの波形であるノイズ波形を取得する第1取得部と、
前記第1取得部により取得された前記ノイズ波形のピークレベルであるノイズピークレベルを算出する第1算出部と、
前記受信回路により受信される前記第1伝送路の波形のうち前記ノイズの無い場合の信号の波形である信号波形を取得する第2取得部と、
前記第2取得部により取得された前記信号波形と前記受信回路が前記第1伝送路から受信した信号のレベルを判定するための閾値と前記第1算出部により算出された前記ノイズピークレベルとに基づいて、前記遅延の変動量である遅延変動量を算出する第2算出部と
を備える伝送遅延解析装置。
(付記2)
前記第2算出部は、前記ノイズピークレベルに基づいて前記信号波形のレベル又は前記閾値を変化させ、前記信号波形のレベルと前記閾値の比較により前記遅延変動量を算出する、
付記1に記載の伝送遅延解析装置。
(付記3)
前記第2算出部は、前記閾値に前記ノイズピークレベルを加算して前記遅延変動量の算出のための閾値とする、
付記2に記載の伝送遅延解析装置。
(付記4)
前記信号波形における変化が直線により近似される場合、
前記第2算出部は、前記ノイズピークレベルと前記直線の傾きに基づいて前記遅延の変動量を算出する、
付記1に記載の伝送遅延解析装置。
(付記5)
前記第1伝送路に対する複数のノイズ源が存在する場合、
前記第1取得部は、前記ノイズ源毎の前記ノイズ波形を取得し、
前記第1算出部は、前記ノイズ源毎の前記ノイズ波形のピークレベルを算出し、該ピークレベルの統計処理により前記ノイズピークレベルを算出する、
付記1に記載の伝送遅延解析装置。
(付記6)
前記第1算出部は、前記ノイズ源毎のノイズ波形のピークレベルの最大値を前記ノイズピークレベルとする、
付記5に記載の伝送遅延解析装置。
(付記7)
前記第1算出部は、前記ノイズ源毎のノイズ波形のピークレベルの二乗平均値を前記ノイズピークレベルとする、
付記5に記載の伝送遅延解析装置。
(付記8)
前記ノイズは、前記複数の伝送路のうち前記対象伝送路以外の伝送路である第2伝送路の信号の変化により前記第1伝送路の信号に与えられるクロストークノイズを含む、
付記1に記載の伝送遅延解析装置。
(付記9)
前記ノイズは、複数の伝送路の信号が同時に変化することにより電源から前記第1伝送路の信号に与えられる同時スイッチングノイズを含む、
付記1に記載の伝送遅延解析装置。
(付記10)
前記第1取得部は、波形シミュレーションにより前記ノイズ波形を生成する、
付記1に記載の伝送遅延解析装置。
(付記11)
前記第2取得部は、波形シミュレーションにより前記信号波形を生成する、
付記1に記載の伝送遅延解析装置。
(付記12)
送信回路と受信回路を接続する複数の伝送路のうち所定の第1伝送路により前記送信回路から前記受信回路へ伝送される信号の遅延の解析をコンピュータに実行させる伝送遅延解析プログラムであって、
前記受信回路により受信される前記第1伝送路の波形のうちノイズの波形であるノイズ波形を取得し、
取得された前記ノイズ波形のピークレベルであるノイズピークレベルを算出し、
前記受信回路により受信される前記第1伝送路の波形のうち前記ノイズの無い場合の信号の波形である信号波形を取得し、
取得された前記信号波形と前記受信回路が前記第1伝送路から受信した信号のレベルを判定するための閾値と算出された前記ノイズピークレベルとに基づいて、前記遅延の変動量である遅延変動量を算出する
ことをコンピュータに実行させる伝送遅延解析プログラム。
(付記13)
前記ノイズピークレベルに基づいて前記信号波形のレベル又は前記閾値を変化させ、前記信号波形のレベルと前記閾値の比較により前記遅延変動量を算出する、
付記12に記載の伝送遅延解析プログラム。
(付記14)
前記閾値に前記ノイズピークレベルを加算して前記算出用閾値とする、
付記13に記載の伝送遅延解析プログラム。
(付記15)
前記第1伝送路に対する複数のノイズ源が存在する場合、
前記ノイズ源毎の前記ノイズ波形を取得し、
前記ノイズ源毎の前記ノイズ波形のピークレベルを算出し、該ピークレベルの統計処理により前記ノイズピークレベルを算出する、
付記12に記載の伝送遅延解析プログラム。
(付記16)
前記ノイズ源毎の前記ノイズ波形のピークレベルの最大値を前記ノイズピークレベルとする、
付記15に記載の伝送遅延解析プログラム。
(付記17)
前記ノイズ源毎の前記ノイズ波形のピークレベルの二乗平均値を前記ノイズピークレベルとする、
付記15に記載の伝送遅延解析プログラム。
(付記18)
前記ノイズは、前記複数の伝送路のうち前記対象伝送路以外の伝送路である第2伝送路の信号の変化により前記第1伝送路の信号に与えられるクロストークノイズを含む、
付記12に記載の伝送遅延解析プログラム。
(付記19)
前記ノイズは、複数の伝送路の信号が同時に変化することにより電源から前記第1伝送路の信号に与えられる同時スイッチングノイズを含む、
付記12に記載の伝送遅延解析プログラム。
(付記20)
送信回路と受信回路を接続する複数の伝送路のうち所定の第1伝送路により前記送信回路から前記受信回路へ伝送される信号の遅延の解析を行う伝送遅延解析方法であって、
前記受信回路により受信される前記第1伝送路の波形のうちノイズの波形であるノイズ波形を取得し、
取得された前記ノイズ波形のピークレベルであるノイズピークレベルを算出し、
前記受信回路により受信される前記第1伝送路の波形のうち前記ノイズの無い場合の信号の波形である信号波形を取得し、
取得された前記信号波形と前記受信回路が前記第1伝送路から受信した信号のレベルを判定するための閾値と算出された前記ノイズピークレベルとに基づいて、前記遅延の変動量である遅延変動量を算出する
ことを行う伝送遅延解析方法。
Claims (9)
- 送信回路と受信回路を接続する複数の伝送路のうち第1伝送路により前記送信回路から前記受信回路へ伝送され前記受信回路により受信される第1信号の伝送路遅延の解析を行う伝送遅延解析装置であって、
前記第1信号のうちノイズの波形であり、波形シミュレーションにより生成されるノイズ波形を取得する第1取得部と、
前記第1取得部により取得された前記ノイズ波形のピークレベルであるノイズピークレベルを算出する第1算出部と、
前記第1信号のうち前記ノイズ以外の信号である第2信号の波形であり、波形シミュレーションにより生成される第1信号波形を取得する第2取得部と、
前記第1信号波形が立ち上がりである場合、前記第1信号のレベルを判定するための第1閾値に、ノイズ源となる前記複数の伝送路のうち前記第1伝送路以外の第2伝送路における第2信号波形の立ち上がり又は立ち下がりに基づいて前記ノイズピークレベルを加算または減算し、前記第1信号波形において該算出結果と前記第1閾値の2箇所の遅延時間差を測定することにより遅延変動量を算出し、前記第1信号波形が立ち下がりである場合、前記第1閾値とは異なる第2閾値に、前記第2信号波形の立ち上がり又は立ち下がりに基づいて前記ノイズピークレベルを加算または減算し、前記第1信号波形において該算出結果と前記第2閾値の2箇所の遅延時間差を測定することにより遅延変動量を算出し、算出された複数の遅延変動量から、遅延変動量最大値および最小値を選択する第2算出部と
を備える伝送遅延解析装置。 - 前記第2算出部は、前記ノイズピークレベルに基づいて前記第1信号波形のレベル、前記第1閾値又は前記第2閾値を変化させ、前記第1信号波形のレベルと前記第1閾値又は前記第2閾値との比較により前記遅延変動量を算出する、
請求項1に記載の伝送遅延解析装置。 - 前記第1伝送路に対する複数のノイズ源が存在する場合、
前記第1取得部は、前記ノイズ源毎の前記ノイズ波形を取得し、
前記第1算出部は、前記ノイズ源毎の前記ノイズ波形のピークレベルを算出し、該ピークレベルの統計処理により前記ノイズピークレベルを算出する、
請求項1または請求項2に記載の伝送遅延解析装置。 - 前記第1算出部は、前記ノイズ源毎のノイズ波形のピークレベルの最大値を前記ノイズピークレベルとする、
請求項3に記載の伝送遅延解析装置。 - 前記第1算出部は、前記ノイズ源毎のノイズ波形のピークレベルの二乗平均値を前記ノイズピークレベルとする、
請求項3に記載の伝送遅延解析装置。 - 前記ノイズは、前記第2伝送路の信号の変化により前記第1信号に与えられるクロストークノイズを含む、
請求項1乃至請求項5のいずれかに記載の伝送遅延解析装置。 - 前記ノイズは、複数の伝送路の信号が同時に変化することにより電源から前記第1信号に与えられる同時スイッチングノイズを含む、
請求項1乃至請求項6のいずれかに記載の伝送遅延解析装置。 - 送信回路と受信回路を接続する複数の伝送路のうち第1伝送路により前記送信回路から前記受信回路へ伝送され前記受信回路により受信される第1信号の伝送路遅延の解析をコンピュータに実行させる伝送遅延解析プログラムであって、
前記第1信号のうちノイズの波形であり、波形シミュレーションにより生成されるノイズ波形を取得し、
取得された前記ノイズ波形のピークレベルであるノイズピークレベルを算出し、
前記第1信号のうち前記ノイズ以外の信号である第2信号の波形であり、波形シミュレーションにより生成される第1信号波形を取得し、
前記第1信号波形が立ち上がりである場合、前記第1信号のレベルを判定するための第1閾値に、ノイズ源となる前記複数の伝送路のうち前記第1伝送路以外の第2伝送路における第2信号波形の立ち上がり又は立ち下がりに基づいて前記ノイズピークレベルを加算または減算し、前記第1信号波形において該算出結果と前記第1閾値の2箇所の遅延時間差を測定することにより遅延変動量を算出し、前記第1信号波形が立ち下がりである場合、前記第1閾値とは異なる第2閾値に、前記第2信号波形の立ち上がり又は立ち下がりに基づいて前記ノイズピークレベルを加算または減算し、前記第1信号波形において該算出結果と前記第2閾値の2箇所の遅延時間差を測定することにより遅延変動量を算出し、算出された複数の遅延変動量から、遅延変動量最大値および最小値を選択する
ことをコンピュータに実行させる伝送遅延解析プログラム。 - 送信回路と受信回路を接続する複数の伝送路のうち第1伝送路により前記送信回路から前記受信回路へ伝送され前記受信回路により受信される第1信号の伝送路遅延の解析を伝送遅延解析装置が行う伝送遅延解析方法であって、
前記第1信号のうちノイズの波形であり、波形シミュレーションにより生成されるノイズ波形を取得し、
取得された前記ノイズ波形のピークレベルであるノイズピークレベルを算出し、
前記第1信号のうち前記ノイズ以外の信号である第2信号の波形であり、波形シミュレーションにより生成される信号波形を取得し、
前記第1信号波形が立ち上がりである場合、前記第1信号のレベルを判定するための第1閾値に、ノイズ源となる前記複数の伝送路のうち前記第1伝送路以外の第2伝送路における第2信号波形の立ち上がり又は立ち下がりに基づいて前記ノイズピークレベルを加算または減算し、前記第1信号波形において該算出結果と前記第1閾値の2箇所の遅延時間差を測定することにより遅延変動量を算出し、前記第1信号波形が立ち下がりである場合、前記第1閾値とは異なる第2閾値に、前記第2信号波形の立ち上がり又は立ち下がりに基づいて前記ノイズピークレベルを加算または減算し、前記第1信号波形において該算出結果と前記第2閾値の2箇所の遅延時間差を測定することにより遅延変動量を算出し、算出された複数の遅延変動量から、遅延変動量最大値および最小値を選択する
ことを伝送遅延解析装置が行う伝送遅延解析方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008138313A JP5353061B2 (ja) | 2008-05-27 | 2008-05-27 | 伝送遅延解析装置、伝送遅延解析プログラム、伝送遅延解析方法 |
TW097147121A TW200949590A (en) | 2008-05-27 | 2008-12-04 | Transmission delay analyzing apparatus, medium recording transmission delay analyzing program, and transmission delay analyzing method |
US12/331,120 US7954076B2 (en) | 2008-05-27 | 2008-12-09 | Transmission delay analyzing apparatus, medium recording transmission delay analyzing program, and transmission delay analyzing method |
EP08171375A EP2128636B1 (en) | 2008-05-27 | 2008-12-11 | Transmission delay analyzing apparatus, program and method |
KR1020080128565A KR101003815B1 (ko) | 2008-05-27 | 2008-12-17 | 전송 지연 해석 장치, 전송 지연 해석 프로그램을 기록한 기록매체, 전송 지연 해석 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008138313A JP5353061B2 (ja) | 2008-05-27 | 2008-05-27 | 伝送遅延解析装置、伝送遅延解析プログラム、伝送遅延解析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009288877A JP2009288877A (ja) | 2009-12-10 |
JP5353061B2 true JP5353061B2 (ja) | 2013-11-27 |
Family
ID=41051096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008138313A Expired - Fee Related JP5353061B2 (ja) | 2008-05-27 | 2008-05-27 | 伝送遅延解析装置、伝送遅延解析プログラム、伝送遅延解析方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7954076B2 (ja) |
EP (1) | EP2128636B1 (ja) |
JP (1) | JP5353061B2 (ja) |
KR (1) | KR101003815B1 (ja) |
TW (1) | TW200949590A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230132157A (ko) * | 2022-03-08 | 2023-09-15 | 에스케이하이닉스 주식회사 | 데이터 전송 회로 및 데이터 전송 회로의 동작 방법 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4207523A (en) | 1977-09-01 | 1980-06-10 | Honeywell Inc. | Digital channel on-line pseudo error dispersion monitor |
JPS615618A (ja) | 1984-06-20 | 1986-01-11 | Toshiba Corp | 半導体集積回路 |
JPH07264041A (ja) | 1994-03-16 | 1995-10-13 | Fujitsu Ltd | 入力バッファ回路 |
US6173427B1 (en) | 1997-06-20 | 2001-01-09 | Nec Corporation | Immunity evaluation method and apparatus for electronic circuit device and LSI tester |
US6915249B1 (en) * | 1998-05-14 | 2005-07-05 | Fujitsu Limited | Noise checking method and apparatus |
JP3655106B2 (ja) * | 1998-05-14 | 2005-06-02 | 富士通株式会社 | ノイズチェック装置 |
US6246717B1 (en) | 1998-11-03 | 2001-06-12 | Tektronix, Inc. | Measurement test set and method for in-service measurements of phase noise |
WO2001082145A1 (fr) * | 2000-04-21 | 2001-11-01 | Hitachi, Ltd. | Procede d'analyse de diaphonie, procede de conception/production de circuit electronique a l'aide dudit procede, et support enregistre de bibliotheque de circuit electronique |
JP4154231B2 (ja) | 2000-10-04 | 2008-09-24 | ユニベルシテ リブル ドゥ ブリュッセル | 雑音環境における情報の取扱い |
CN100485651C (zh) | 2003-05-27 | 2009-05-06 | Nxp股份有限公司 | 总线系统及操作总线系统的方法 |
JP4698944B2 (ja) * | 2003-09-18 | 2011-06-08 | 株式会社日立製作所 | 半導体集積回路 |
JP2005339060A (ja) * | 2004-05-25 | 2005-12-08 | Nec Electronics Corp | クロストーク計算装置およびクロストーク計算方法 |
JP2006208060A (ja) * | 2005-01-26 | 2006-08-10 | Nec Corp | 伝送遅延評価システムおよび伝送遅延評価方法 |
US7272807B2 (en) * | 2005-03-02 | 2007-09-18 | Synopsys, Inc. | Determining equivalent waveforms for distorted waveforms |
JP4539376B2 (ja) | 2005-03-07 | 2010-09-08 | 富士通株式会社 | 伝送信号波形解析方法及びプログラム |
-
2008
- 2008-05-27 JP JP2008138313A patent/JP5353061B2/ja not_active Expired - Fee Related
- 2008-12-04 TW TW097147121A patent/TW200949590A/zh unknown
- 2008-12-09 US US12/331,120 patent/US7954076B2/en not_active Expired - Fee Related
- 2008-12-11 EP EP08171375A patent/EP2128636B1/en not_active Not-in-force
- 2008-12-17 KR KR1020080128565A patent/KR101003815B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20090123761A (ko) | 2009-12-02 |
TW200949590A (en) | 2009-12-01 |
KR101003815B1 (ko) | 2010-12-28 |
US20090298438A1 (en) | 2009-12-03 |
EP2128636A1 (en) | 2009-12-02 |
EP2128636B1 (en) | 2011-08-17 |
JP2009288877A (ja) | 2009-12-10 |
US7954076B2 (en) | 2011-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7559045B2 (en) | Database-aided circuit design system and method therefor | |
US20060059392A1 (en) | Method and apparatus for estimating random jitter (RJ) and deterministic jitter (DJ) from bit error rate (BER) | |
US7853837B2 (en) | Memory controller and method for operating a memory controller having an integrated bit error rate circuit | |
US20050268264A1 (en) | Apparatus and method for calculating crosstalk | |
US20130317796A1 (en) | Simulating the Transmission and Simultaneous Switching Output Noise of Signals in a Computer System | |
US7343499B2 (en) | Method and apparatus to generate circuit energy models with multiple clock gating inputs | |
US8214781B1 (en) | Empirical prediction of simultaneous switching noise | |
US9330212B2 (en) | Recording medium in which circuit simulator program is stored, and device and method for generating eye pattern | |
CN106506101B (zh) | 一种接收机幅频响应自动化校准方法及装置 | |
KR20170047222A (ko) | 원샷 회로 | |
JP5353061B2 (ja) | 伝送遅延解析装置、伝送遅延解析プログラム、伝送遅延解析方法 | |
JP2008526112A (ja) | 変換器試験のためのパラメトリック測定ユニットの使用 | |
US7159160B2 (en) | Method and apparatus for measuring switching noise in integrated circuits | |
WO1999059089A1 (fr) | Procede et dispositif de controle du bruit | |
US7024337B2 (en) | System and method for analyzing noise | |
US6789239B2 (en) | Program conversion system | |
JP2013051511A (ja) | 電子部品及び反射波キャンセル方法 | |
US8332792B2 (en) | Implementing and checking electronic circuits with flexible ramptime limits and tools for performing the same | |
GB2365178A (en) | Reducing skew in signal distribution using balanced wire widths | |
JP2009081588A (ja) | 半導体集積回路装置および半導体集積回路装置におけるクロック信号の遅延補正方法 | |
US20150227667A1 (en) | Temperature-based wire routing | |
JP2008116415A (ja) | 伝送線路特性のモデル化方法およびそのモデル化装置 | |
US20110188562A1 (en) | Characteristic Response Extraction for Non-Linear Transmit Channels | |
JP2014106591A (ja) | 消費電力見積り装置および消費電力見積り方法 | |
US20090299719A1 (en) | Circuit simulation apparatus and method,medium containing circuit simulation program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130812 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |