JP5353061B2 - 伝送遅延解析装置、伝送遅延解析プログラム、伝送遅延解析方法 - Google Patents

伝送遅延解析装置、伝送遅延解析プログラム、伝送遅延解析方法 Download PDF

Info

Publication number
JP5353061B2
JP5353061B2 JP2008138313A JP2008138313A JP5353061B2 JP 5353061 B2 JP5353061 B2 JP 5353061B2 JP 2008138313 A JP2008138313 A JP 2008138313A JP 2008138313 A JP2008138313 A JP 2008138313A JP 5353061 B2 JP5353061 B2 JP 5353061B2
Authority
JP
Japan
Prior art keywords
noise
waveform
transmission
delay
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008138313A
Other languages
English (en)
Other versions
JP2009288877A (ja
Inventor
和彦 徳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008138313A priority Critical patent/JP5353061B2/ja
Priority to TW097147121A priority patent/TW200949590A/zh
Priority to US12/331,120 priority patent/US7954076B2/en
Priority to EP08171375A priority patent/EP2128636B1/en
Priority to KR1020080128565A priority patent/KR101003815B1/ko
Publication of JP2009288877A publication Critical patent/JP2009288877A/ja
Application granted granted Critical
Publication of JP5353061B2 publication Critical patent/JP5353061B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/32Reducing cross-talk, e.g. by compensating
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31712Input or output aspects
    • G01R31/31717Interconnect testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • G01R31/3016Delay or race condition test, e.g. race hazard test
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/04Control of transmission; Equalising

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明は、ノイズによる伝送遅延の変動を解析する伝送遅延解析装置、伝送遅延解析プログラム、伝送遅延解析方法に関するものである。
高速伝送を行って情報のやり取りを行う機器において、正しく信号の伝送ができるかどうかの確認にシミュレータを用いる解析技術が知られている。情報通信機器が正しく動作するかどうかの確認は、LSI(Large Scale Integration)間の伝送信号のタイミング計算により判断される。タイミング計算は、遅延変動量を考慮して計算されるため、シミュレーションでこの値を算出する必要がある。
伝送波形は、伝送路間のクロストークにより発生するクロストークノイズの影響を受けて変化する。このとき、クロストークの影響を受けていない時の伝送路遅延と、クロストークの影響を受けている時の伝送路遅延との差の最大値及び最小値が遅延変動量である。
ここで最大値及び最小値を用いるのは、クロストークの影響するタイミングによってクロストークの影響を受けていない時の伝送路遅延と、クロストークの影響を受けている時の伝送路遅延との差が変化するためである。伝送路遅延が大きくなる方が最大値、小さくなる方が最小値として区別される。
次に、従来の遅延変動量算出方法の一つである波形合成による遅延変動量の算の例について説明する。
遅延変動量を算出するまでの手順は、次の通りである。
(S1)シミュレータは、クロストークノイズの無い伝送波形を生成し、この伝送波形に対して電圧VIHまたはVILを閾値として伝送路遅延を計測する。
(S2)シミュレータは、クロストークノイズ波形を生成する。
(S3)シミュレータは、クロストークの影響の無い伝送波形に所定のタイミングでクロストークノイズ波形を重ねた伝送波形を生成し、この伝送波形に対して電圧VIHまたはVILを閾値として伝送路遅延を計測する。
(S4)シミュレータは、クロストークノイズ波形を重ねるタイミングを変えてS3を行い、それぞれの伝送路遅延データを計測する。
(S5)シミュレータは、S1で計測された伝送路遅延とS3で計測された伝送路遅延の差、S1で計測された伝送路遅延とS4で計測された伝送路遅延の差を算出し、算出された差の中の最大値及び最小値を遅延変動量とする。
なお、従来技術として、入力信号にノイズが混入した場合にも安定した出力信号を出力可能とした入力バッファ回路がある(例えば、特許文献1参照)。
特開平7−264041号公報
しかしながら、従来の遅延変動量算出方法は、クロストークの影響の無い伝送波形にクロストークノイズ波形を重ねた伝送波形を複数生成し、生成された伝送波形毎に伝送路遅延を計測する必要がある。従って、遅延変動量の算出までに時間がかかる。
本発明は上述した問題点を解決するためになされたものであり、ノイズによる伝送遅延の変動を効率良く解析する伝送遅延解析装置、伝送遅延解析プログラム、伝送遅延解析方法を提供することを目的とする。
上述した課題を解決するため、本発明の一態様は、送信回路と受信回路を接続する複数の伝送路のうち所定の第1伝送路により前記送信回路から前記受信回路へ伝送される信号の遅延の解析を行う伝送遅延解析装置であって、前記受信回路により受信される前記第1伝送路の波形のうちノイズの波形であるノイズ波形を取得する第1取得部と、前記第1取得部により取得された前記ノイズ波形のピークレベルであるノイズピークレベルを算出する第1算出部と、前記受信回路により受信される前記第1伝送路の波形のうち前記ノイズの無い場合の信号の波形である信号波形を取得する第2波形取得部と、前記第2取得部により取得された前記信号波形と前記受信回路が前記第1伝送路から受信した信号のレベルを判定するための閾値と前記第1算出部により算出された前記ノイズピークレベルとに基づいて、前記遅延の変動量である遅延変動量を算出する第2算出部とを備える。
また、本発明の一態様は、送信回路と受信回路を接続する複数の伝送路のうち所定の第1伝送路により前記送信回路から前記受信回路へ伝送される信号の遅延の解析をコンピュータに実行させる伝送遅延解析プログラムであって、前記受信回路により受信される前記第1伝送路の波形のうちノイズの波形であるノイズ波形を取得し、取得された前記ノイズ波形のピークレベルであるノイズピークレベルを算出し、前記受信回路により受信される前記第1伝送路の波形のうち前記ノイズの無い場合の信号の波形である信号波形を取得し、取得された前記信号波形と前記受信回路が前記第1伝送路から受信した信号のレベルを判定するための閾値と算出された前記ノイズピークレベルとに基づいて、前記遅延の変動量である遅延変動量を算出することをコンピュータに実行させる。
また、本発明の一態様は、送信回路と受信回路を接続する複数の伝送路のうち所定の第1伝送路により前記送信回路から前記受信回路へ伝送される信号の遅延の解析を行う伝送遅延解析方法であって、前記受信回路により受信される前記第1伝送路の波形のうちノイズの波形であるノイズ波形を取得し、取得された前記ノイズ波形のピークレベルであるノイズピークレベルを算出し、前記受信回路により受信される前記第1伝送路の波形のうち前記ノイズの無い場合の信号の波形である信号波形を取得し、取得された前記信号波形と前記受信回路が前記第1伝送路から受信した信号のレベルを判定するための閾値と算出された前記ノイズピークレベルとに基づいて、前記遅延の変動量である遅延変動量を算出する
ことを行う。
開示の伝送遅延解析装置、伝送遅延解析プログラム、伝送遅延解析方法によれば、ノイズによる伝送遅延の変動を効率良く解析することができる。
以下、本発明の実施の形態について図面を参照しつつ説明する。
実施の形態1.
本実施の形態に係る伝送遅延解析装置の解析対象の回路である第1の解析対象回路について以下に説明する。
第1の解析対象回路は、クロストークノイズを与える配線が1本存在する場合である。図1は、第1の解析対象回路の構成の一例を示す回路図である。この図に示されるように、第1の解析対象回路は、LSI6d(送信回路)とLSI6r(受信回路)を有する。配線(伝送路)1,2は、それぞれLSI6dとLSI6rの間を接続し、それぞれLSI6dからLSI6rへの信号を伝送する。ここで、LSI6dにおける配線1(第2伝送路)への送信電圧をDV1、LSI6dにおける配線2(第1伝送路)への送信電圧をDV2とする。また、LSI6rにおける配線1からの受信電圧をRV1、LSI6rにおける配線2からの受信電圧をRV2とする。
LSI6rは、受信電圧が閾値電圧VIH(Input logic High)以上となった場合にH(High)と判定し、受信電圧が閾値電圧VIL(Input logic Low)以下となった場合にL(Low)と判定する。また、クロストークノイズが無い場合のLSI6dからLSI6rへの伝送路(配線1又は配線2)遅延時間をtdelayとする。また、DV1波形、DV2波形の立ち上がり及び立ち下がりの傾きは、一定であるとする。
第1の解析対象回路におけるクロストークノイズの幾つかのケースについて説明する。
ケースC11のクロストークノイズについて以下に説明する。
ケースC11は、DV1が立ち上がり波形で、RV2にクロストークノイズが発生する場合である。図2は、ケースC11のクロストークノイズの一例を示す概念図である。この図は、DV1,DV2,RV2の波形の概形を示す。図3は、ケースC11のクロストークノイズの一例を示すタイミングチャートである。この図は、上から順に、(a)DV1波形、(b)RV1波形、(c)RV2波形(ノイズ波形)を示す。配線1と配線2の間隔が小さい場合、DV1のレベルが変化する時にRV2のレベルが変化する。この変化がクロストークノイズである。ここで、クロストークノイズ電圧(RV2)の最大振幅をVnrとする。
ケースC12のクロストークノイズについて以下に説明する。
ケースC12は、DV1が立ち下がり波形で、RV2にクロストークノイズが発生する場合である。図4は、ケースC12のクロストークノイズの一例を示す概念図である。この図は、DV1,DV2,RV2の波形の概形を示す。図5は、ケースC12のクロストークノイズの一例を示すタイミングチャートである。この図は、上から順に、(a)DV1波形、(b)RV1波形、(c)RV2波形を示す。配線1と配線2の間隔が小さい場合、DV1のレベルが変化する時にRV2のレベルが変化する。この変化がクロストークノイズである。ここで、クロストークノイズ電圧(RV2)の最大振幅をVnfとする。
第1の解析対象回路における遅延変動の幾つかのケースについて説明する。
ケースD11の遅延変動について以下に説明する。
ケースD11の遅延変動は、DV1が立ち上がり波形、DV2が立ち上がり波形の場合である。図6は、ケースD11の遅延変動の一例を示す概念図である。この図は、DV1,DV2,RV2の波形の概形を示す。図7は、ケースD11の遅延変動の一例を示すタイミングチャートである。この図は、上から順に、(a)DV1波形、(b)DV2波形、(c)ノイズが無い場合のRV2波形、(d)ノイズ波形、(e)ノイズが有る場合のRV2波形を示す。この図に示されるように、クロストークノイズによりDV2に対するRV2の遅延は、遅延変動量tpd1だけ増加する。
ケースD12の遅延変動について以下に説明する。
ケースD12の遅延変動は、DV1が立ち上がり波形、DV2が立ち下がり波形の場合である。図8は、ケースD12の遅延変動の一例を示す概念図である。この図は、DV1,DV2,RV2の波形の概形を示す。図9は、ケースD12の遅延変動の一例を示すタイミングチャートである。この図は、上から順に、(a)DV1波形、(b)DV2波形、(c)ノイズが無い場合のRV2波形、(d)ノイズ波形、(e)ノイズが有る場合のRV2波形を示す。この図に示されるように、クロストークノイズによりDV2に対するRV2の遅延は、遅延変動量tpd2だけ減少する。
ケースD13の遅延変動について以下に説明する。
ケースD13の遅延変動は、DV1が立ち下がり波形、DV2が立ち上がり波形の場合である。図10は、ケースD13の遅延変動の一例を示す概念図である。この図は、DV1,DV2,RV2の波形の概形を示す。図11は、ケースD13の遅延変動の一例を示すタイミングチャートである。この図は、上から順に、(a)DV1波形、(b)DV2波形、(c)ノイズが無い場合のRV2波形、(d)ノイズ波形、(e)ノイズが有る場合のRV2波形を示す。この図に示されるように、クロストークノイズによりDV2に対するRV2の遅延は、遅延変動量tpd3だけ減少する。
ケースD14の遅延変動について以下に説明する。
ケースD14の遅延変動は、DV1が立ち下がり波形、DV2が立ち下がり波形の場合である。図12は、ケースD14の遅延変動の一例を示す概念図である。この図は、DV1,DV2,RV2の波形の概形を示す。図13は、ケースD14の遅延変動の一例を示すタイミングチャートである。この図は、上から順に、(a)DV1波形、(b)DV2波形、(c)ノイズが無い場合のRV2波形、(d)ノイズ波形、(e)ノイズが有る場合のRV2波形を示す。この図に示されるように、クロストークノイズによりDV2に対するRV2の遅延は、遅延変動量tpd4だけ増加する。
ケースD15の遅延変動について以下に説明する。
ケースD15の遅延変動は、DV1とDV2の変化のタイミングがずれた場合である。図14は、ケースD15の遅延変動の一例を示すタイミングチャートである。この図は、(a)DV1波形、(b)RV1波形、(c)ノイズが無い場合のRV2波形、(d)ノイズ波形、(e)ノイズが有る場合のRV2波形を示す。tdiffは、RV1の遅延時間とRV2の遅延時間の差である。
この図に示されるように、信号に対してクロストークノイズが重なるタイミングがずれる場合、信号に対してクロストークノイズが重なるタイミングが同時である場合と比較して遅延変動量tdpが大きくなることがある。そのため、従来の遅延変動量算出方法は例えば、DV1とDV2のタイミングを細かく変化させて多数のケースを設定し、各ケースについてシミュレーションを行っていた。
本実施の形態に係る遅延変動量算出処理の概要について、以下に説明する。
図15は、実施の形態1に係るケースD11の遅延変動量算出処理の一例を示すタイミングチャートである。この図は、上から順に、(a)ノイズが無い場合のRV2波形、(b)ノイズ波形、(c)ノイズが有る場合のRV2波形、(d)本実施の形態の原理を示すためのノイズが無い場合のRV2波形を示す。また、(c)の斜線部分は、波形(a)と波形(a)からVnrを減算した波形との間の範囲である。
このとき波形(a)に対して波形(b)がどのようなタイミングで重なろうとも、ノイズが有る場合のRV2波形は(c)の斜線部分内となる。従って、(c)の斜線部分のうちVIHに達する時刻が最も大きい箇所の遅延を測定すれば、遅延変動量tpd1が分かる。
言い換えれば、この箇所は、(d)に示されるようにノイズが無い場合のRV2波形がVIHr=VIH+Vnrの電圧に達する箇所である。従って、本実施の形態に係る伝送遅延解析装置は、ノイズが無い場合のRV2波形においてVIHとVIHrの2箇所の遅延時間差を測定することにより、遅延変動量tpd1を算出することができる。つまり、従来の遅延変動量算出方法のようにDV1とDV2のタイミングをずらして複数回のシミュレーションを行わなくても、遅延変動tpd1を測定することができる。同様にtpd2,tpd3,tpd4も測定することができる。
ここでは、ノイズの最大振幅だけ変化させた閾値を用いて、ノイズが無い場合の受信信号の遅延を測定したが、閾値を変化させずに、ノイズが無い場合の受信信号のレベルをノイズの最大振幅だけ変化させた信号の遅延を測定しても良い。
図16は、実施の形態1に係るケースD12の遅延変動量算出処理の一例を示すタイミングチャートである。この図は、上から順に、(a)ノイズが無い場合のRV2波形、(b)ノイズ波形、(c)ノイズが有る場合のRV2波形、(d)本実施の形態の原理を示すためのノイズが無い場合のRV2波形を示す。また、(c)の斜線部分は、波形(a)と波形(a)からVnrを減算した波形との間の範囲である。このケースD12の遅延変動量算出処理によれば、遅延変動量tpd2を算出することができる。
図17は、実施の形態1に係るケースD13の遅延変動量算出処理の一例を示すタイミングチャートである。この図は、上から順に、(a)ノイズが無い場合のRV2波形、(b)ノイズ波形、(c)ノイズが有る場合のRV2波形、(d)本実施の形態の原理を示すためのノイズが無い場合のRV2波形を示す。また、(c)の斜線部分は、波形(a)と波形(a)からVnfを加算した波形との間の範囲である。このケースD13の遅延変動量算出処理によれば、遅延変動量tpd3を算出することができる。
図18は、実施の形態1に係るケースD14の遅延変動量算出処理の一例を示すタイミングチャートである。この図は、上から順に、(a)ノイズが無い場合のRV2波形、(b)ノイズ波形、(c)ノイズが有る場合のRV2波形、(d)本実施の形態の原理を示すためのノイズが無い場合のRV2波形を示す。また、(c)の斜線部分は、波形(a)と波形(a)からVnfを加算した波形との間の範囲である。このケースD14の遅延変動量算出処理によれば、遅延変動量tpd4を算出することができる。
なお、DV2波形が立ち上がりの場合、tpd1とtpd3は一度の遅延変動量算出処理により算出することができる。また、DV2波形が立ち下がりの場合、tpd2とtpd4は一度の遅延変動量算出処理により算出することができる。従って、更にシミュレーション回数を減らすことができる。
この遅延変動量算出処理によれば、伝送信号波形の立ち上がり及び立ち下がりの傾きが一定の場合に限り、クロストークノイズ電圧の最大振幅Vnr,Vnfが分かれば遅延変動量が算出できる。遅延変動量算出式を以下に示す。
RV2波形が立ち上がりである場合
・遅延変動量(遅れる側) tpd1=(Vnr)/αup
・遅延変動量(進む側) tpd3=(Vnf)/αup
αup:RV2波形の立ち上がりの傾き
RV2波形が立ち下がりである場合
・遅延変動量(遅れる側) tpd4=(Vnf)/αdn
・遅延変動量(進む側) tpd2=(Vnr)/αdn
αdn:RV2波形の立ち下がりの傾き
以下、上述した第1の解析対象回路に発生するクロストークノイズの影響を解析する伝送遅延解析装置について説明する。
本実施の形態に係る伝送遅延解析装置の構成について以下に説明する。
図19は、実施の形態1に係る伝送遅延解析装置の構成の一例を示すブロック図である。この伝送遅延解析装置は、入力部11、表示部12、計算部13、記憶部14を有する。入力部11は、解析対象回路の回路モデルと解析内容についてのユーザによる入力をユーザから受け付け、計算部13へ送る。計算部13は、解析対象の回路モデルと解析内容を基に伝送波形のシミュレーションを行って解析結果とする。記憶部14は、解析対象の回路モデル、解析内容、解析結果を記憶する。表示部12は、回路モデル、解析内容、解析結果を表示する。
本実施の形態に係る伝送遅延解析装置の動作について以下に説明する。
図20は、実施の形態1に係る伝送遅延解析装置の動作の一例を示すフローチャートである。まず、計算部13は、ユーザにより入力された解析対象の回路モデルを入力部11から取得して、記憶部14に格納する(S10)。次に、計算部13は、ユーザにより入力された解析内容を入力部11から取得して、記憶部14に格納する(S11)。次に、計算部13は、波形シミュレーションによりケースC11及びケースC12に相当するクロストークノイズ波形を生成し、それぞれのクロストークノイズ波形から最大振幅Vnr,Vnfを算出して記憶部14に格納する(S12)。
次に、計算部13は、伝送波形が立ち上がりである場合の設定として、遅延測定のための受信側LSIの閾値にVIH,VIHr,VIHfを設定する(S14)。ここで、VIHr,VIHfは、次の式で表される。
VIHr=VIH+Vnr
VIHf=VIH−Vnf
次に、計算部13は、波形シミュレーションによりクロストークノイズが無い場合の立ち上がりの受信信号波形を生成し、ケースD11及びケースD13に対応する遅延変動量算出処理により遅延変動量tpd1,tpd3を算出して記憶部14に格納する(S16)。
次に、計算部13は、伝送波形が立ち下がりである場合の設定として、遅延測定のための受信側LSIの閾値にVIL,VILr,VILfを設定する(S17)。ここで、VILr,VILfは、次の式で表される。
VILr=VIL+Vnr
VILf=VIL−Vnf
次に、計算部13は、波形シミュレーションによりクロストークノイズが無い場合の立ち下がりの受信電圧波形を生成し、ケースD12及びケースD14に対応する遅延変動量算出処理により遅延変動量tpd2,tpd4を算出して記憶部14に格納する(S18)。
次に、計算部13は、遅延変動量tpd1,tpd4を比較して大きい方を遅延変動量最大値とし、遅延変動量tpd2,tpd3を比較して大きい方に負符号を付して遅延変動量最小値とし(遅延が少なくなる方向であるため)、遅延変動量最大値と遅延変動量最小値を記憶部14に格納する(S18)。次に、計算部13は、表示部12に遅延変動量最大値と遅延変動量最小値を表示させ(S19)、このフローは終了する。
本実施の形態によれば、受信信号のタイミングとクロストークノイズのタイミングとが同時である場合、即ちクロストークノイズの影響が最も大きい場合の遅延変動量を、効率良く算出することができる。
また、受信信号のタイミングとクロストークノイズのタイミングとを変えて波形シミュレーションを行う作業が不要になる。ここで、従来の遅延変動量算出方法と本実施の形態の遅延変動量算出方法を比較して説明する。
従来の遅延変動量算出方法が、重ね合わせる受信信号波形とクロストークノイズ波形のずれを、0.1nsecきざみで−0.1nsecから+0.1nsecまで変えるとすると、21回の解析が必要になる。さらに、クロストークノイズの影響の仕方は、受信信号波形が立ち上がりの場合と立ち下がりの場合の2種類、クロストークノイズを与える信号波形が立ち上がりの場合と立ち下がりの場合の2種類の組み合わせで4種類あるため、タイミングの重ね合わせは合計84回必要になる。また、このきざみ幅の間に、遅延変動量が最大または最小になるタイミングがあり、見逃してしまう可能性がある。
本実施の形態の遅延変動量算出方法は、クロストークノイズ波形を重ねることが必要ないので、上記の84回の解析が不必要になり全体の作業時間が短縮できる。例えば、1回の波形の重ね合わせによる解析に3分かかる場合、84回×3分/回=252分=約4時間の作業短縮になる。
なお、第1取得部と第1算出部は、処理S12に対応する。また、第2取得部と第2算出部は、処理S15,S17,S18に対応する。
実施の形態2.
本実施の形態に係る伝送遅延解析装置の解析対象の回路である第2の解析対象回路について説明する。
第2の解析対象回路は、クロストークノイズを与える配線が複数存在する場合である。図21は、第2の解析対象回路の構成の一例を示す回路図である。この図に示されるように、第2の解析対象回路は、LSI7dとLSI7rを有する。配線1,2,3は、それぞれLSI7dとLSI7rの間を接続し、それぞれLSI7dからLSI7rへの信号を伝送する。ここで、LSI7dにおける配線1への送信電圧をDV1、LSI7dにおける配線2への送信電圧をDV2、LSI7dにおける配線3への送信電圧をDV3とする。また、LSI7rにおける配線1からの受信電圧をRV1、LSI7rにおける配線2からの受信電圧をRV2、LSI7rにおける配線3からの受信電圧をRV3とする。
VIH,VIL,tdelayの定義は、第1の解析対象回路と同様である。また、DV1波形、DV2波形、DV3波形の立ち上がり及び立ち下がりの傾きは、一定であるとする。
第2の解析対象回路におけるクロストークノイズの幾つかのケースについて説明する。
ケースC21のクロストークノイズについて以下に説明する。
ケースC21は、DV1及びDV3が立ち上がり波形で、DV1及びDV3のタイミングが同時で、RV2にクロストークノイズが発生する場合である。図22は、ケースC21のクロストークノイズの一例を示す概念図である。この図は、DV1,DV2,DV3,RV2の波形の概形を示す。図23は、ケースC21のクロストークノイズの一例を示すタイミングチャートである。この図は、上から順に、(a)DV1波形及びDV3波形、(b)RV1波形及びRV3波形、(c)DV1によるノイズ波形、(d)DV3によるノイズ波形、(e)RV2波形を示す。
ここで、(c)に示されたDV1によるノイズ電圧の最大振幅をVnr1とし、(d)に示されたDV3によるノイズ電圧の最大振幅をVnr3とする。このとき、(e)に示されるようにクロストークノイズ電圧(RV2)の最大振幅は、Vnr=Vnr1+Vnr3となる。クロストークノイズを与える配線が3本以上ある場合も同様に、各配線によるクロストークノイズの総和が与えられる。
ケースC22のクロストークノイズについて以下に説明する。
ケースC22は、DV1及びDV3が立ち下がり波形で、DV1及びDV3のタイミングが同時で、RV2にクロストークノイズが発生する場合である。図24は、ケースC22のクロストークノイズの一例を示す概念図である。この図は、DV1,DV2,DV3,RV2の波形の概形を示す。図25は、ケースC22のクロストークノイズの一例を示すタイミングチャートである。この図は、上から順に、(a)DV1波形及びDV3波形、(b)RV1波形及びRV3波形、(c)DV1によるノイズ波形、(d)DV3によるノイズ波形、(e)RV2波形を示す。
ここで、(c)に示されたDV1によるノイズ電圧の最大振幅をVnf1とし、(d)に示されたDV3によるノイズ電圧の最大振幅をVnf3とする。このとき、(e)に示されるようにクロストークノイズ電圧(RV2)の最大振幅は、Vnf=Vnf1+Vnf3となる。クロストークノイズを与える配線が3本以上ある場合も同様に、各配線によるクロストークノイズの総和が与えられる。
以下、上述した第2の解析対象回路に発生するクロストークノイズの影響を解析する伝送遅延解析装置について説明する。
本実施の形態に係る伝送遅延解析装置の構成は、実施の形態1と同様である。
本実施の形態に係る伝送遅延解析装置の動作について以下に説明する。
図26は、実施の形態2に係る伝送遅延解析装置の動作の一例を示すフローチャートである。この図において、図20と同一符号は図20に示された対象と同一又は相当処理を示しており、ここでの説明を省略する。
まず、計算部13は、処理S10,S11を実行する。処理S12の代わりに、計算部13は、波形シミュレーションによりケースC21に相当する複数のクロストークノイズ波形を生成し、それぞれのクロストークノイズ波形から最大振幅Vnr1,Vnr3,Vnf1,Vnf3を算出して記憶部14に格納する(S12b)。
次に、計算部13は、処理S14と同様の処理を実行するが、VIHr,VIHfの定義が異なる(S14b)。ここで、VIHr,VIHfは、次の式で表される。
VIHr=VIH+Vnr1+Vnr3
VIHf=VIH−Vnf1−Vnf3
次に、計算部13は、処理S15を実行する。
次に、計算部13は、処理S16bと同様の処理を実行するが、VILr,VILfの定義が異なる(S16b)。ここで、VILr,VILfは、次の式で表される。
VILr=VIL+Vnr1+Vnr3
VILf=VIL−Vnf1−Vnf3
次に、計算部13は、処理S17,S18,S19を実行し、このフローは終了する。
本実施の形態によれば、受信信号のタイミングと複数のクロストークノイズのタイミングとが同時である場合、即ちクロストークノイズの影響が最も大きい場合の遅延変動量を、効率良く算出することができる。
実施の形態3.
本実施の形態においては、上述した第2の解析対象回路に発生するクロストークノイズの影響を解析する伝送遅延解析装置について説明する。
本実施の形態に係る伝送遅延解析装置の構成は、実施の形態1と同様である。
本実施の形態に係る伝送遅延解析装置の動作について以下に説明する。
図27は、実施の形態3に係る伝送遅延解析装置の動作の一例を示すフローチャートである。この図において、図26と同一符号は図26に示された対象と同一又は相当処理を示しており、ここでの説明を省略する。
まず、計算部13は、処理S10,S11,S12bを実行する。
次に、計算部13は、処理S14bと同様の処理を実行するが、VIHr,VIHfの定義が異なる(S14c)。図28は、実施の形態3に係る閾値VIHr,VIHfの一例を示す式である。この式は、全クロストークノイズの合成後の振幅を、各クロストークノイズの最大振幅の二乗平均としている。
次に、計算部13は、処理S15を実行する。
次に、計算部13は、処理S16bと同様の処理を実行するが、VILr,VILfの定義が異なる(S16c)。図29は、実施の形態3に係る閾値VILr,VILfの一例を示す式である。この式は、処理S14cと同様、全クロストークノイズの合成後の振幅を、各クロストークノイズの最大振幅の二乗平均としている。
次に、計算部13は、処理S17,S18,S19を実行し、このフローは終了する。
本実施の形態によれば、クロストークノイズを受ける信号のタイミングとクロストークノイズを与える信号のタイミングとが無関係である場合に、各クロストークノイズの最大振幅の二乗平均により全クロストークノイズの合成後の振幅を定義することにより、実測値に近い遅延変動量を効率良く算出することができる。
実施の形態4.
同時スイッチングノイズのケースSSについて以下に説明する。
図30は、ケースSSにおける同時スイッチングノイズの一例を示す概念図である。この回路の配線1,2,3,4には、同時スイッチングノイズが発生する。
同時スイッチングノイズは、回路内の複数の配線1,2,3,4で同時に信号の立ち上がり又は立ち下がりが発生することにより、一度に電流が流れて電源電圧VDEが下がり、各配線(伝送路)に発生するノイズである。この図中の矢印は、電流の方向を示す。
図31は、ケースSSにおける電源電圧の波形の一例を示す図である。この図において、横軸は時刻を表し、縦軸は電源電圧VDEを表す。また、VSSO#NOISEは、同時スイッチングによるVDEの変化の最大振幅を示す。
図32は、ケースSSにおける同時スイッチングノイズ波形の一例を示す図である。この図において、横軸は時刻を表し、縦軸は同時スイッチングノイズ電圧を表す。ある配線において、上述したVDEの変動と同様の変動を示す同時スイッチングノイズが発生する。Vnsrは、同時スイッチングノイズ電圧の正の最大振幅を示し、Vnsfは、同時スイッチングノイズ電圧の負の最大振幅を示す。
以下、上述した第1の解析対象回路に発生するクロストークノイズ及び同時スイッチングノイズの影響を解析する伝送遅延解析装置について説明する。
本実施の形態に係る伝送遅延解析装置の構成は、実施の形態1と同様である。
本実施の形態に係る伝送遅延解析装置の動作について以下に説明する。
図33は、実施の形態4に係る伝送遅延解析装置の動作の一例を示すフローチャートである。この図において、図20と同一符号は図20に示された対象と同一又は相当処理を示しており、ここでの説明を省略する。
まず、計算部13は、処理S10,S11,S12を実行する。
計算部13は、処理S12の処理に加えて、ケースSSに相当する波形シミュレーションにより同時スイッチングノイズ波形を生成し、同時スイッチングノイズ波形から最大振幅Vnsr,Vnsfを算出し、Vnr,Vnf,Vnsr,Vnsf記憶部14に格納する(S12e)。
次に、計算部13は、処理S14と同様の処理を実行するが、VIHr,VIHfの定義が異なる(S14e)。ここで、VIHr,VIHfは、次の式で表される。
VIHr=VIH+Vnr+Vnsr
VIHf=VIH−Vnf−Vnsf
次に、計算部13は、処理S15を実行する。
次に、計算部13は、処理S16と同様の処理を実行するが、VILr,VILfの定義が異なる(S16e)。ここで、VILr,VILfは、次の式で表される。
VILr=VIL+Vnr+Vnsr
VILf=VIL−Vnf−Vnsf
次に、計算部13は、処理S17,S18,S19を実行し、このフローは終了する。
本実施の形態によれば、受信信号のタイミングとクロストークノイズのタイミングと同時スイッチングノイズのタイミングとが同時である場合、即ちノイズの影響が最も大きい場合の遅延変動量を、効率良く算出することができる。
実施の形態5.
本実施の形態においては、上述した第1の解析対象回路に発生するクロストークノイズ及び同時スイッチングノイズの影響を解析する伝送遅延解析装置について説明する。
本実施の形態に係る伝送遅延解析装置の構成は、実施の形態1と同様である。
本実施の形態に係る伝送遅延解析装置の動作について以下に説明する。
図34は、実施の形態5に係る伝送遅延解析装置の動作の一例を示すフローチャートである。この図において、図33と同一符号は図33に示された対象と同一又は相当処理を示しており、ここでの説明を省略する。
まず、計算部13は、処理S10,S11,S12eを実行する。
次に、計算部13は、処理S14eと同様の処理を実行するが、VIHr,VIHfの定義が異なる(S14f)。図35は、実施の形態5に係る閾値VIHr,VIHfの一例を示す式である。この式は、クロストークノイズと同時スイッチングノイズの合成後の振幅を、各ノイズの最大振幅の二乗平均としている。
次に、計算部13は、処理S15を実行する。
次に、計算部13は、処理S16eと同様の処理を実行するが、VILr,VILfの定義が異なる(S16f)。図36は、実施の形態5に係る閾値VILr,VILfの一例を示す式である。この式は、処理S14fと同様、クロストークノイズと同時スイッチングノイズの合成後の振幅を、各ノイズの最大振幅の二乗平均としている。
次に、計算部13は、処理S17,S18,S19を実行し、このフローは終了する。
本実施の形態によれば、クロストークノイズを受ける信号のタイミングとクロストークノイズを与える信号のタイミングと同時スイッチングノイズのタイミングとが無関係である場合に、各ノイズの最大振幅の二乗平均により全ノイズの合成後の振幅を定義することにより、実測値に近い遅延変動量を効率良く算出することができる。
更に、伝送遅延解析装置を構成するコンピュータにおいて上述した各ステップを実行させるプログラムを、伝送遅延解析プログラムとして提供することができる。上述したプログラムは、コンピュータにより読み取り可能な記録媒体に記憶させることによって、伝送遅延解析装置を構成するコンピュータに実行させることが可能となる。ここで、上記コンピュータにより読み取り可能な記録媒体としては、ROMやRAM等のコンピュータに内部実装される内部記憶装置、CD−ROMやフレキシブルディスク、DVDディスク、光磁気ディスク、ICカード等の可搬型記憶媒体や、コンピュータプログラムを保持するデータベース、或いは、他のコンピュータ並びにそのデータベースや、更に回線上の伝送媒体をも含むものである。
本発明は、その精神または主要な特徴から逸脱することなく、他の様々な形で実施することができる。そのため、前述の実施の形態は、あらゆる点で単なる例示に過ぎず、限定的に解釈してはならない。本発明の範囲は、特許請求の範囲によって示すものであって、明細書本文には、何ら拘束されない。更に、特許請求の範囲の均等範囲に属する全ての変形、様々な改良、代替および改質は、全て本発明の範囲内のものである。
以上の実施の形態1〜5に関し、更に以下の付記を開示する。
(付記1)
送信回路と受信回路を接続する複数の伝送路のうち所定の第1伝送路により前記送信回路から前記受信回路へ伝送される信号の遅延の解析を行う伝送遅延解析装置であって、
前記受信回路により受信される前記第1伝送路の波形のうちノイズの波形であるノイズ波形を取得する第1取得部と、
前記第1取得部により取得された前記ノイズ波形のピークレベルであるノイズピークレベルを算出する第1算出部と、
前記受信回路により受信される前記第1伝送路の波形のうち前記ノイズの無い場合の信号の波形である信号波形を取得する第2取得部と、
前記第2取得部により取得された前記信号波形と前記受信回路が前記第1伝送路から受信した信号のレベルを判定するための閾値と前記第1算出部により算出された前記ノイズピークレベルとに基づいて、前記遅延の変動量である遅延変動量を算出する第2算出部と
を備える伝送遅延解析装置。
(付記2)
前記第2算出部は、前記ノイズピークレベルに基づいて前記信号波形のレベル又は前記閾値を変化させ、前記信号波形のレベルと前記閾値の比較により前記遅延変動量を算出する、
付記1に記載の伝送遅延解析装置。
(付記3)
前記第2算出部は、前記閾値に前記ノイズピークレベルを加算して前記遅延変動量の算出のための閾値とする、
付記2に記載の伝送遅延解析装置。
(付記4)
前記信号波形における変化が直線により近似される場合、
前記第2算出部は、前記ノイズピークレベルと前記直線の傾きに基づいて前記遅延の変動量を算出する、
付記1に記載の伝送遅延解析装置。
(付記5)
前記第1伝送路に対する複数のノイズ源が存在する場合、
前記第1取得部は、前記ノイズ源毎の前記ノイズ波形を取得し、
前記第1算出部は、前記ノイズ源毎の前記ノイズ波形のピークレベルを算出し、該ピークレベルの統計処理により前記ノイズピークレベルを算出する、
付記1に記載の伝送遅延解析装置。
(付記6)
前記第1算出部は、前記ノイズ源毎のノイズ波形のピークレベルの最大値を前記ノイズピークレベルとする、
付記5に記載の伝送遅延解析装置。
(付記7)
前記第1算出部は、前記ノイズ源毎のノイズ波形のピークレベルの二乗平均値を前記ノイズピークレベルとする、
付記5に記載の伝送遅延解析装置。
(付記8)
前記ノイズは、前記複数の伝送路のうち前記対象伝送路以外の伝送路である第2伝送路の信号の変化により前記第1伝送路の信号に与えられるクロストークノイズを含む、
付記1に記載の伝送遅延解析装置。
(付記9)
前記ノイズは、複数の伝送路の信号が同時に変化することにより電源から前記第1伝送路の信号に与えられる同時スイッチングノイズを含む、
付記1に記載の伝送遅延解析装置。
(付記10)
前記第1取得部は、波形シミュレーションにより前記ノイズ波形を生成する、
付記1に記載の伝送遅延解析装置。
(付記11)
前記第2取得部は、波形シミュレーションにより前記信号波形を生成する、
付記1に記載の伝送遅延解析装置。
(付記12)
送信回路と受信回路を接続する複数の伝送路のうち所定の第1伝送路により前記送信回路から前記受信回路へ伝送される信号の遅延の解析をコンピュータに実行させる伝送遅延解析プログラムであって、
前記受信回路により受信される前記第1伝送路の波形のうちノイズの波形であるノイズ波形を取得し、
取得された前記ノイズ波形のピークレベルであるノイズピークレベルを算出し、
前記受信回路により受信される前記第1伝送路の波形のうち前記ノイズの無い場合の信号の波形である信号波形を取得し、
取得された前記信号波形と前記受信回路が前記第1伝送路から受信した信号のレベルを判定するための閾値と算出された前記ノイズピークレベルとに基づいて、前記遅延の変動量である遅延変動量を算出する
ことをコンピュータに実行させる伝送遅延解析プログラム。
(付記13)
前記ノイズピークレベルに基づいて前記信号波形のレベル又は前記閾値を変化させ、前記信号波形のレベルと前記閾値の比較により前記遅延変動量を算出する、
付記12に記載の伝送遅延解析プログラム。
(付記14)
前記閾値に前記ノイズピークレベルを加算して前記算出用閾値とする、
付記13に記載の伝送遅延解析プログラム。
(付記15)
前記第1伝送路に対する複数のノイズ源が存在する場合、
前記ノイズ源毎の前記ノイズ波形を取得し、
前記ノイズ源毎の前記ノイズ波形のピークレベルを算出し、該ピークレベルの統計処理により前記ノイズピークレベルを算出する、
付記12に記載の伝送遅延解析プログラム。
(付記16)
前記ノイズ源毎の前記ノイズ波形のピークレベルの最大値を前記ノイズピークレベルとする、
付記15に記載の伝送遅延解析プログラム。
(付記17)
前記ノイズ源毎の前記ノイズ波形のピークレベルの二乗平均値を前記ノイズピークレベルとする、
付記15に記載の伝送遅延解析プログラム。
(付記18)
前記ノイズは、前記複数の伝送路のうち前記対象伝送路以外の伝送路である第2伝送路の信号の変化により前記第1伝送路の信号に与えられるクロストークノイズを含む、
付記12に記載の伝送遅延解析プログラム。
(付記19)
前記ノイズは、複数の伝送路の信号が同時に変化することにより電源から前記第1伝送路の信号に与えられる同時スイッチングノイズを含む、
付記12に記載の伝送遅延解析プログラム。
(付記20)
送信回路と受信回路を接続する複数の伝送路のうち所定の第1伝送路により前記送信回路から前記受信回路へ伝送される信号の遅延の解析を行う伝送遅延解析方法であって、
前記受信回路により受信される前記第1伝送路の波形のうちノイズの波形であるノイズ波形を取得し、
取得された前記ノイズ波形のピークレベルであるノイズピークレベルを算出し、
前記受信回路により受信される前記第1伝送路の波形のうち前記ノイズの無い場合の信号の波形である信号波形を取得し、
取得された前記信号波形と前記受信回路が前記第1伝送路から受信した信号のレベルを判定するための閾値と算出された前記ノイズピークレベルとに基づいて、前記遅延の変動量である遅延変動量を算出する
ことを行う伝送遅延解析方法。
第1の解析対象回路の構成の一例を示す回路図である。 ケースC11のクロストークノイズの一例を示す概念図である。 ケースC11のクロストークノイズの一例を示すタイミングチャートである。 ケースC12のクロストークノイズの一例を示す概念図である。 ケースC12のクロストークノイズの一例を示すタイミングチャートである。 ケースD11の遅延変動の一例を示す概念図である。 ケースD11の遅延変動の一例を示すタイミングチャートである。 ケースD12の遅延変動の一例を示す概念図である。 ケースD12の遅延変動の一例を示すタイミングチャートである。 ケースD13の遅延変動の一例を示す概念図である。 ケースD13の遅延変動の一例を示すタイミングチャートである。 ケースD14の遅延変動の一例を示す概念図である。 ケースD14の遅延変動の一例を示すタイミングチャートである。 ケースD15の遅延変動の一例を示すタイミングチャートである。 実施の形態1に係るケースD11の遅延変動量算出処理の一例を示すタイミングチャートである。 実施の形態1に係るケースD12の遅延変動量算出処理の一例を示すタイミングチャートである。 実施の形態1に係るケースD13の遅延変動量算出処理の一例を示すタイミングチャートである。 実施の形態1に係るケースD14の遅延変動量算出処理の一例を示すタイミングチャートである。 実施の形態1に係る伝送遅延解析装置の構成の一例を示すブロック図である。 実施の形態1に係る伝送遅延解析装置の動作の一例を示すフローチャートである。 第2の解析対象回路の構成の一例を示す回路図である。 ケースC21のクロストークノイズの一例を示す概念図である。 ケースC21のクロストークノイズの一例を示すタイミングチャートである。 ケースC22のクロストークノイズの一例を示す概念図である。 ケースC22のクロストークノイズの一例を示すタイミングチャートである。 実施の形態2に係る伝送遅延解析装置の動作の一例を示すフローチャートである。 実施の形態3に係る伝送遅延解析装置の動作の一例を示すフローチャートである。 実施の形態3に係る閾値VIHr,VIHfの一例を示す式である。 実施の形態3に係る閾値VILr,VILfの一例を示す式である。 ケースSSにおける同時スイッチングノイズの一例を示す概念図である。 ケースSSにおける電源電圧の波形の一例を示す図である。 ケースSSにおける同時スイッチングノイズ波形の一例を示す図である。 実施の形態4に係る伝送遅延解析装置の動作の一例を示すフローチャートである。 実施の形態5に係る伝送遅延解析装置の動作の一例を示すフローチャートである。 実施の形態5に係る閾値VIHr,VIHfの一例を示す式である。 実施の形態5に係る閾値VILr,VILfの一例を示す式である。
符号の説明
1,2,3,4 配線、6d,6r,7d,7r LSI、11 入力部、12 表示部、13 計算部、14 記憶部。

Claims (9)

  1. 送信回路と受信回路を接続する複数の伝送路のうち第1伝送路により前記送信回路から前記受信回路へ伝送され前記受信回路により受信される第1信号の伝送路遅延の解析を行う伝送遅延解析装置であって、
    前記第1信号のうちノイズの波形であり、波形シミュレーションにより生成されるノイズ波形を取得する第1取得部と、
    前記第1取得部により取得された前記ノイズ波形のピークレベルであるノイズピークレベルを算出する第1算出部と、
    前記第1信号のうち前記ノイズ以外の信号である第2信号の波形であり、波形シミュレーションにより生成される第1信号波形を取得する第2取得部と、
    前記第1信号波形が立ち上がりである場合、前記第1信号のレベルを判定するための第1閾値に、ノイズ源となる前記複数の伝送路のうち前記第1伝送路以外の第2伝送路における第2信号波形の立ち上がり又は立ち下がりに基づいて前記ノイズピークレベルを加算または減算し、前記第1信号波形において該算出結果と前記第1閾値の2箇所の遅延時間差を測定することにより遅延変動量を算出し、前記第1信号波形が立ち下がりである場合、前記第1閾値とは異なる第2閾値に、前記第2信号波形の立ち上がり又は立ち下がりに基づいて前記ノイズピークレベルを加算または減算し、前記第1信号波形において該算出結果と前記第2閾値の2箇所の遅延時間差を測定することにより遅延変動量を算出し、算出された複数の遅延変動量から、遅延変動量最大値および最小値を選択する第2算出部と
    を備える伝送遅延解析装置。
  2. 前記第2算出部は、前記ノイズピークレベルに基づいて前記第1信号波形のレベル、前記第1閾値又は前記第2閾値を変化させ、前記第1信号波形のレベルと前記第1閾値又は前記第2閾値との比較により前記遅延変動量を算出する、
    請求項1に記載の伝送遅延解析装置。
  3. 前記第1伝送路に対する複数のノイズ源が存在する場合、
    前記第1取得部は、前記ノイズ源毎の前記ノイズ波形を取得し、
    前記第1算出部は、前記ノイズ源毎の前記ノイズ波形のピークレベルを算出し、該ピークレベルの統計処理により前記ノイズピークレベルを算出する、
    請求項1または請求項に記載の伝送遅延解析装置。
  4. 前記第1算出部は、前記ノイズ源毎のノイズ波形のピークレベルの最大値を前記ノイズピークレベルとする、
    請求項に記載の伝送遅延解析装置。
  5. 前記第1算出部は、前記ノイズ源毎のノイズ波形のピークレベルの二乗平均値を前記ノイズピークレベルとする、
    請求項に記載の伝送遅延解析装置。
  6. 前記ノイズは、前記第2伝送路の信号の変化により前記第1信号に与えられるクロストークノイズを含む、
    請求項1乃至請求項のいずれかに記載の伝送遅延解析装置。
  7. 前記ノイズは、複数の伝送路の信号が同時に変化することにより電源から前記第1信号に与えられる同時スイッチングノイズを含む、
    請求項1乃至請求項のいずれかに記載の伝送遅延解析装置。
  8. 送信回路と受信回路を接続する複数の伝送路のうち第1伝送路により前記送信回路から前記受信回路へ伝送され前記受信回路により受信される第1信号の伝送路遅延の解析をコンピュータに実行させる伝送遅延解析プログラムであって、
    前記第1信号のうちノイズの波形であり、波形シミュレーションにより生成されるノイズ波形を取得し、
    取得された前記ノイズ波形のピークレベルであるノイズピークレベルを算出し、
    前記第1信号のうち前記ノイズ以外の信号である第2信号の波形であり、波形シミュレーションにより生成される第1信号波形を取得し、
    前記第1信号波形が立ち上がりである場合、前記第1信号のレベルを判定するための第1閾値に、ノイズ源となる前記複数の伝送路のうち前記第1伝送路以外の第2伝送路における第2信号波形の立ち上がり又は立ち下がりに基づいて前記ノイズピークレベルを加算または減算し、前記第1信号波形において該算出結果と前記第1閾値の2箇所の遅延時間差を測定することにより遅延変動量を算出し、前記第1信号波形が立ち下がりである場合、前記第1閾値とは異なる第2閾値に、前記第2信号波形の立ち上がり又は立ち下がりに基づいて前記ノイズピークレベルを加算または減算し、前記第1信号波形において該算出結果と前記第2閾値の2箇所の遅延時間差を測定することにより遅延変動量を算出し、算出された複数の遅延変動量から、遅延変動量最大値および最小値を選択する
    ことをコンピュータに実行させる伝送遅延解析プログラム。
  9. 送信回路と受信回路を接続する複数の伝送路のうち第1伝送路により前記送信回路から前記受信回路へ伝送され前記受信回路により受信される第1信号の伝送路遅延の解析を伝送遅延解析装置が行う伝送遅延解析方法であって、
    前記第1信号のうちノイズの波形であり、波形シミュレーションにより生成されるノイズ波形を取得し、
    取得された前記ノイズ波形のピークレベルであるノイズピークレベルを算出し、
    前記第1信号のうち前記ノイズ以外の信号である第2信号の波形であり、波形シミュレーションにより生成される信号波形を取得し、
    前記第1信号波形が立ち上がりである場合、前記第1信号のレベルを判定するための第1閾値に、ノイズ源となる前記複数の伝送路のうち前記第1伝送路以外の第2伝送路における第2信号波形の立ち上がり又は立ち下がりに基づいて前記ノイズピークレベルを加算または減算し、前記第1信号波形において該算出結果と前記第1閾値の2箇所の遅延時間差を測定することにより遅延変動量を算出し、前記第1信号波形が立ち下がりである場合、前記第1閾値とは異なる第2閾値に、前記第2信号波形の立ち上がり又は立ち下がりに基づいて前記ノイズピークレベルを加算または減算し、前記第1信号波形において該算出結果と前記第2閾値の2箇所の遅延時間差を測定することにより遅延変動量を算出し、算出された複数の遅延変動量から、遅延変動量最大値および最小値を選択する
    ことを伝送遅延解析装置が行う伝送遅延解析方法。
JP2008138313A 2008-05-27 2008-05-27 伝送遅延解析装置、伝送遅延解析プログラム、伝送遅延解析方法 Expired - Fee Related JP5353061B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008138313A JP5353061B2 (ja) 2008-05-27 2008-05-27 伝送遅延解析装置、伝送遅延解析プログラム、伝送遅延解析方法
TW097147121A TW200949590A (en) 2008-05-27 2008-12-04 Transmission delay analyzing apparatus, medium recording transmission delay analyzing program, and transmission delay analyzing method
US12/331,120 US7954076B2 (en) 2008-05-27 2008-12-09 Transmission delay analyzing apparatus, medium recording transmission delay analyzing program, and transmission delay analyzing method
EP08171375A EP2128636B1 (en) 2008-05-27 2008-12-11 Transmission delay analyzing apparatus, program and method
KR1020080128565A KR101003815B1 (ko) 2008-05-27 2008-12-17 전송 지연 해석 장치, 전송 지연 해석 프로그램을 기록한 기록매체, 전송 지연 해석 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008138313A JP5353061B2 (ja) 2008-05-27 2008-05-27 伝送遅延解析装置、伝送遅延解析プログラム、伝送遅延解析方法

Publications (2)

Publication Number Publication Date
JP2009288877A JP2009288877A (ja) 2009-12-10
JP5353061B2 true JP5353061B2 (ja) 2013-11-27

Family

ID=41051096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008138313A Expired - Fee Related JP5353061B2 (ja) 2008-05-27 2008-05-27 伝送遅延解析装置、伝送遅延解析プログラム、伝送遅延解析方法

Country Status (5)

Country Link
US (1) US7954076B2 (ja)
EP (1) EP2128636B1 (ja)
JP (1) JP5353061B2 (ja)
KR (1) KR101003815B1 (ja)
TW (1) TW200949590A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230132157A (ko) * 2022-03-08 2023-09-15 에스케이하이닉스 주식회사 데이터 전송 회로 및 데이터 전송 회로의 동작 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4207523A (en) 1977-09-01 1980-06-10 Honeywell Inc. Digital channel on-line pseudo error dispersion monitor
JPS615618A (ja) 1984-06-20 1986-01-11 Toshiba Corp 半導体集積回路
JPH07264041A (ja) 1994-03-16 1995-10-13 Fujitsu Ltd 入力バッファ回路
US6173427B1 (en) 1997-06-20 2001-01-09 Nec Corporation Immunity evaluation method and apparatus for electronic circuit device and LSI tester
US6915249B1 (en) * 1998-05-14 2005-07-05 Fujitsu Limited Noise checking method and apparatus
JP3655106B2 (ja) * 1998-05-14 2005-06-02 富士通株式会社 ノイズチェック装置
US6246717B1 (en) 1998-11-03 2001-06-12 Tektronix, Inc. Measurement test set and method for in-service measurements of phase noise
WO2001082145A1 (fr) * 2000-04-21 2001-11-01 Hitachi, Ltd. Procede d'analyse de diaphonie, procede de conception/production de circuit electronique a l'aide dudit procede, et support enregistre de bibliotheque de circuit electronique
JP4154231B2 (ja) 2000-10-04 2008-09-24 ユニベルシテ リブル ドゥ ブリュッセル 雑音環境における情報の取扱い
CN100485651C (zh) 2003-05-27 2009-05-06 Nxp股份有限公司 总线系统及操作总线系统的方法
JP4698944B2 (ja) * 2003-09-18 2011-06-08 株式会社日立製作所 半導体集積回路
JP2005339060A (ja) * 2004-05-25 2005-12-08 Nec Electronics Corp クロストーク計算装置およびクロストーク計算方法
JP2006208060A (ja) * 2005-01-26 2006-08-10 Nec Corp 伝送遅延評価システムおよび伝送遅延評価方法
US7272807B2 (en) * 2005-03-02 2007-09-18 Synopsys, Inc. Determining equivalent waveforms for distorted waveforms
JP4539376B2 (ja) 2005-03-07 2010-09-08 富士通株式会社 伝送信号波形解析方法及びプログラム

Also Published As

Publication number Publication date
KR20090123761A (ko) 2009-12-02
TW200949590A (en) 2009-12-01
KR101003815B1 (ko) 2010-12-28
US20090298438A1 (en) 2009-12-03
EP2128636A1 (en) 2009-12-02
EP2128636B1 (en) 2011-08-17
JP2009288877A (ja) 2009-12-10
US7954076B2 (en) 2011-05-31

Similar Documents

Publication Publication Date Title
US7559045B2 (en) Database-aided circuit design system and method therefor
US20060059392A1 (en) Method and apparatus for estimating random jitter (RJ) and deterministic jitter (DJ) from bit error rate (BER)
US7853837B2 (en) Memory controller and method for operating a memory controller having an integrated bit error rate circuit
US20050268264A1 (en) Apparatus and method for calculating crosstalk
US20130317796A1 (en) Simulating the Transmission and Simultaneous Switching Output Noise of Signals in a Computer System
US7343499B2 (en) Method and apparatus to generate circuit energy models with multiple clock gating inputs
US8214781B1 (en) Empirical prediction of simultaneous switching noise
US9330212B2 (en) Recording medium in which circuit simulator program is stored, and device and method for generating eye pattern
CN106506101B (zh) 一种接收机幅频响应自动化校准方法及装置
KR20170047222A (ko) 원샷 회로
JP5353061B2 (ja) 伝送遅延解析装置、伝送遅延解析プログラム、伝送遅延解析方法
JP2008526112A (ja) 変換器試験のためのパラメトリック測定ユニットの使用
US7159160B2 (en) Method and apparatus for measuring switching noise in integrated circuits
WO1999059089A1 (fr) Procede et dispositif de controle du bruit
US7024337B2 (en) System and method for analyzing noise
US6789239B2 (en) Program conversion system
JP2013051511A (ja) 電子部品及び反射波キャンセル方法
US8332792B2 (en) Implementing and checking electronic circuits with flexible ramptime limits and tools for performing the same
GB2365178A (en) Reducing skew in signal distribution using balanced wire widths
JP2009081588A (ja) 半導体集積回路装置および半導体集積回路装置におけるクロック信号の遅延補正方法
US20150227667A1 (en) Temperature-based wire routing
JP2008116415A (ja) 伝送線路特性のモデル化方法およびそのモデル化装置
US20110188562A1 (en) Characteristic Response Extraction for Non-Linear Transmit Channels
JP2014106591A (ja) 消費電力見積り装置および消費電力見積り方法
US20090299719A1 (en) Circuit simulation apparatus and method,medium containing circuit simulation program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130812

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees