CN100485651C - 总线系统及操作总线系统的方法 - Google Patents

总线系统及操作总线系统的方法 Download PDF

Info

Publication number
CN100485651C
CN100485651C CNB2004800148145A CN200480014814A CN100485651C CN 100485651 C CN100485651 C CN 100485651C CN B2004800148145 A CNB2004800148145 A CN B2004800148145A CN 200480014814 A CN200480014814 A CN 200480014814A CN 100485651 C CN100485651 C CN 100485651C
Authority
CN
China
Prior art keywords
glitch
bus
circuit
signal
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800148145A
Other languages
English (en)
Other versions
CN1799037A (zh
Inventor
A·卡托奇
M·加格
E·塞文克
H·J·M·维恩德里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1799037A publication Critical patent/CN1799037A/zh
Application granted granted Critical
Publication of CN100485651C publication Critical patent/CN100485651C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Aiming, Guidance, Guns With A Light Source, Armor, Camouflage, And Targets (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

随着技术的飞跃，芯片互连部变得越来越狭窄，并且这种互连的高度并不随着宽度呈线性变化。这使得与相邻线路之间的耦合电容增加，使得串话干扰更严重。因线路接收上的RC响应差也使得性能变差，这在噪声非常大的环境中甚至会导致故障。提出一种自适应阈值方案，其中接收器切换阈值根据总线线路中所检测的噪声进行调节。这些噪声电平取决于前端处理(晶体管性能)和后端处理(金属电阻值，电容，宽度和间隔)。因此该电路自动补偿过程变化。

Description

总线系统及操作总线系统的方法
技术领域
本发明涉及操作长的芯片总线。
背景技术
由于芯片环境的噪声越来越多，因此集成大的芯片系统(SOC)设备就可能成为一个很大的挑战。在技术缩小的同时，芯片布线变得更为狭窄和稠密，并且它们的RC时间常数也在增加。这使得在长的互连运行上的延迟变得更差。这种延迟要求使芯片总线能够以环境所允许的最高可能速度来运行的技术。
典型地，反相器或缓冲器用作位于总线接收端的接收器。附图中的图1示意性示出了集成电路设备上的总线，该总线包括一组总线线路4，这组总线线路是驱动器2和接收器6之间的互连线路。每条总线线路4将驱动器2连接到相应的接收器6上。由于上升/下降时间在接收端上通常过长(例如，参见附图中的图2；“线入(IN)”表示到总线驱动器的输入，并且“线出(LINEOUT)”表示金属2CMOS 12上10mm长的总线端部的输出)，所以如果反相器/缓冲器接收器的切换阈值为Vdd/2(电源电压的一半)，那么检测总线上转变的速度就会非常慢。
提出了改变上升或者下降沿转变的这种阈值(降低/增加)以便实现快速检测，还实现在有噪声的环境中得到稳定的信号。改变阈值可使得接收器检测到由串话干扰(crosstalk)所引起的假信号(glitch)，假信号是极其不希望的。在噪声很高的环境下，阈值可增加到大于Vdd/2。因此，为了在那种环境下以最高可能速度得到稳定的信号，就可以改变接收器的阈值。
施密特触发器通常用于抑制噪声，其中利用传输特性的滞后现象来升高在其输入端上升转变的阈值，反之亦然来升高下降转变的阈值。然而，这仅能在一个方向上提供阈值的改变并且不能校准。在所提出的方案中，阈值可在两个方向上(Vdd/2点上升或降低)加以改变以适应芯片的条件。由于校准是在芯片上进行的，因此可在前端处理和后端处理上兼顾处理变化。
发明内容
根据本发明的一个方面，提供一种用于集成电路设备的总线系统，该总线包括多条总线线路(4)，每条总线线路连接驱动器电路(2)和接收器电路(6)，其特征在于每个接收器电路包括：
第一检测器(10)，可操作地连接来从关联的总线线路(4)上接收数据信号，并且可操作来相对于第一阈值电平检测数据信号的上升转变，并在检测到这种上升转变时产生第一输出信号；
第二检测器(12)，可操作地连接来接收该数据信号，并且可操作来相对于第二阈值电平检测数据信号的下降转变，并且在检测到这种转变时产生第二输出信号；以及
输出装置，可操作来输出第一或第二输出信号作为接收器输出信号。
根据本发明的另一方面，提供一种操作用于集成电路设备的总线系统的方法，该总线包括多条总线线路(4)，每条总线线路连接驱动器电路(2)和接收器电路(6)，其特征在于该方法包括：
从总线线路(4)接收数据信号；
分别相对于第一和第二阈值电平检测该数据信号的上升或下降转变；
在检测到上升转变之时产生第一输出信号，或在检测到下降转变之时产生第二输出信号；以及
输出该第一或第二输出信号作为接收器输出信号。
附图说明
图1示意性示出集成电路设备上的总线；
图2示出在M2，0.13微米的CMOS电路上10毫米线路接收端上的RC响应；
图3示出接收器电路；
图4更详细地示出图3的接收器电路；
图5示出具有虚拟总线的示意图；
图6示出采用了用于校准的相同总线的示意图；
图7示出校准电路的状态图；
图8示出通过采用传统锁存器而进行的假信号检测；
图9示出某些模拟波形。
具体实施方式
图3示出用在本发明实施例中的接收器电路。图3的接收器电路具有第一和第二检测器10和12。第一检测器10对出现从低电平到高电平的转变敏感，第二检测器12对出现从高电平到低电平的转变敏感。两个检测器都被连接来接收在总线线路4上传输的数据信号，并且它们都可操作来分别检测总线线路4上所述信号的转变。这些检测器具有各自的、经由多路复用器14组合的输出。多路复用器14具有选择线，所述选择线由总线线路4上的在先数据控制。在先数据值存储在状态元件16中，状态元件可以是触发器、锁存器或者延迟线。
接收器的第一和第二检测器的阈值由控制字加以控制，该控制字由校准器(图3中未示出)产生。
接收器电路在图4中更详细地示出。它由两个反相器组成，这两个反相器的阈值由该校准器单独控制。该校准器施加控制字，该控制字选择要并行用在该接收器的反相器中各下拉/上拉网络中的晶体管T10，T12的数量，这样分别为上升和下降转变调节了反相器的阈值。对要从多路复用器输出的信号进行选择依赖于输出的在先值，该在先值存储在状态元件16中。例如，如果当前值为高，则多路复用器14选择对下降转变敏感的检测器(反相器)12的输出。
校准器18要么使用图5所示的虚拟总线，要么使用图6所示的、在驱动器电路(该驱动器电路然后使用多路复用器)中稍做改动的主总线，以便模拟芯片上最坏情况下的切换条件。这种模拟使得校准器能够将控制字设定为适当的值。可以在上电期间或者芯片初始化期间进行一次校准。图5所示的虚拟总线20技术包括：使用一组附加的总线驱动器22、总线线路24以及总线接收器26，以模拟要在实际总线2、4、6上执行的串话干扰。
校准器电路优选地实现为有限状态机(图7所示)，该有限状态机把信号施加到初级总线线路(攻击者线路)上并且测量至少一条次级总线线路(受动者线路)上的串话干扰。如果检测到可能引起故障的假信号，那么它就改变检测器10，12的阈值，并且重新把信号施加到初级总线线路上。重复这个过程直到接收器电路输出为止。
假信号传感器电路28(包括一对锁存器)，用于捕获这些假信号。见图8。第一锁存器30显然为低电平，并且连接到图4中的‘b’。另一锁存器32显然为高电平，并且连接到图4中的‘a’。来自一个锁存器的输出由多路复用器34根据受动者线路M上的逻辑电平加以选择，该逻辑电平由校准器18产生。
图7示出校准器的状态图，‘M’和‘S’分别代表受动者线路和攻击者线路上的信号。当‘Ca’被置为有效时，开始校准。‘T’是假信号捕获锁存器的复位信号。‘C’是每当锁存器在其输入端上检测到可感知的假信号时就变为高电平的信号。‘CW1’和‘CW2’是用于增量校准器18中的计数器的信号，所述校准器为接收器电路阈值调整产生控制字。
随着校准的继续进行，参考图9可以看出：接收反相器的阈值被调节成使得假信号的幅值减小。
采用CMOS12 TSMC技术在金属2上以最小间隔和最小宽度在10mm长的总线上进行模拟。在典型的处理情况下，对于上述说明的总线结构，可实现10％的性能增益。另一方面，在因过程变化而引起的噪声非常大的环境下，可通过校准器来增高阈值，这样就避免了接收器输出上的假信号。在这种情况下，就最坏情况下沿着总线延迟增加而言，不得不付出代价。在接收器的输出上防止假信号是非常有必要的，在异步电路中尤其如此。

Claims (12)

1.一种用于集成电路设备的总线系统，该总线系统包括多条总线线路(4)，其中每条总线线路连接驱动器电路(2)和接收器电路(6)，其中每个接收器电路包括：
第一检测器(10)，可操作地连接来从关联的总线线路(4)接收数据信号，并且可操作来相对于第一可变阈值电平检测数据信号的上升转变，并且在检测到这种上升转变之时产生第一输出信号；
第二检测器(12)，可操作地连接来接收该数据信号，并且可操作来相对于第二可变阈值电平检测数据信号的下降转变，并且在检测到这种转变之时产生第二输出信号；以及
校准器(18)，设置用于模拟总线系统上的预定最坏情况切换条件，并响应所模拟的最坏情况切换条件来调节第一和第二可变阈值电平；
输出装置，可操作来输出第一或第二输出信号作为接收器输出信号。
2.如权利要求1所述的总线系统，其中输出装置包括多路复用器(14)，该多路复用器可操作地连接来接收第一和第二输出信号，并且可操作来依据在先的接收器输出信号输出该接收器输出信号。
3.如权利要求1所述的总线系统，其中第一和第二检测器(10，12)分别包括多个晶体管，并且该校准器(18)可操作来激活所述晶体管，以便调节阈值电平，所述被激活的晶体管的数量是变化的。
4.如权利要求1所述的总线系统，还包括假信号传感器电路(28)，该假信号传感器电路可操作来检测至少一条总线线路(4)上的假信号，其中校准器(18)可操作来把测试信号提供给总线线路，并且假信号传感器电路(28)可操作来检测至少一条总线线路(4)上的假信号并且把假信号提供给校准器(18)，该校准器(18)可操作来依据该假信号调节检测器的阈值。
5.如权利要求4所述的总线系统，其中假信号传感器电路(28)包括一对均具有输出的锁存器(30，32)，还包括多路复用器(34)，可操作来选择锁存器输出中的一个以提供给校准器(18)。
6.如权利要求4所述的总线系统，还包括测试总线，该测试总线包括多个测试驱动器(22)，以及相应的多条总线线路(24)和接收器(26)，该校准器(18)可操作来把测试信号提供给测试总线线路(24)，并且该假信号传感器电路(28)可操作来检测测试总线线路(24)上的假信号并且把假信号提供给校准器(18)，该校准器可操作来依据该假信号调节检测器的阈值。
7.一种操作用于集成电路设备的总线系统的方法，该总线系统包括多条总线线路(4)，每条总线线路连接驱动器电路(2)和接收器电路(6)，其中该方法包括：
从总线线路(4)接收数据信号；
分别相对于第一可变和第二可变阈值电平检测数据信号的上升或下降转变；
在检测到上升转变之时产生第一输出信号，或者在检测到下降转变之时产生第二输出信号；
模拟总线系统上的预定最坏情况切换条件；
响应所模拟的最坏情况切换条件来调节第一和第二可变阈值电平；
以及
输出第一或第二输出信号作为接收器输出信号。
8.如权利要求7所述的方法，其中所述总线系统还包括多路复用器(14)，所述多路复用器(14)输出第一或第二输出信号，该多路复用器可操作地连接来接收第一和第二输出信号，并且可操作来依据在先的接收器输出信号输出接收器输出信号。
9.如权利要求7所述的方法，其中所述总线系统还包括第一和第二检测器(10，12)，所述第一和第二检测器(10，12)包括各自的上拉网络和下拉网络，每一个所述网络包括并联的多个晶体管，并且阈值电平通过激活所述晶体管加以调节，所述被激活的晶体管的数量是变化的。
10.如权利要求7所述的方法，其中所述模拟步骤包括检测至少一条总线线路(4)上的假信号，所述调节步骤包括依据所检测的假信号调节阈值。
11.如权利要求10所述的方法，其中采用假信号传感器电路(28)检测假信号，该假信号传感器电路包括一对均具有输出的锁存器(30，32)，以及可操作来选择一个锁存器的多路复用器(34)。
12.如权利要求7所述的方法，其中所述模拟步骤包括提供测试信号给测试总线线路(24)，检测测试总线线路(24)上的假信号，并且所述调节步骤包括依据所检测的假信号调节阈值。
CNB2004800148145A 2003-05-27 2004-05-17 总线系统及操作总线系统的方法 Expired - Fee Related CN100485651C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03101537.3 2003-05-27
EP03101537 2003-05-27

Publications (2)

Publication Number Publication Date
CN1799037A CN1799037A (zh) 2006-07-05
CN100485651C true CN100485651C (zh) 2009-05-06

Family

ID=33483989

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800148145A Expired - Fee Related CN100485651C (zh) 2003-05-27 2004-05-17 总线系统及操作总线系统的方法

Country Status (7)

Country Link
US (1) US7439759B2 (zh)
EP (1) EP1631912B1 (zh)
JP (1) JP2007503789A (zh)
CN (1) CN100485651C (zh)
AT (1) ATE371898T1 (zh)
DE (1) DE602004008621T2 (zh)
WO (1) WO2004107190A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7337419B2 (en) * 2004-07-29 2008-02-26 Stmicroelectronics, Inc. Crosstalk noise reduction circuit and method
JP2009124380A (ja) * 2007-11-14 2009-06-04 Seiko Epson Corp ノイズリダクション回路、および電子機器
CN101470682B (zh) * 2007-12-26 2011-06-08 北京中电华大电子设计有限责任公司 Usb自调节驱动方法及电路
JP5353061B2 (ja) 2008-05-27 2013-11-27 富士通株式会社 伝送遅延解析装置、伝送遅延解析プログラム、伝送遅延解析方法
CN101510859B (zh) * 2009-03-20 2011-08-10 贵州航天电器股份有限公司 一种可进行总线切换的耦合器
US7834657B1 (en) * 2010-01-12 2010-11-16 Freescale Semiconductor, Inc. Inverter circuit with compensation for threshold voltage variations
US9541990B2 (en) * 2015-04-21 2017-01-10 Cypress Semiconductor Corporation Asynchronous transceiver for on-vehicle electronic device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3614208C2 (de) * 1986-04-26 1995-05-11 Asea Brown Boveri Anordnung zum Anschluß einer Leistungsausgabeschaltung an eine Buskoppeleinrichtung
US5565803A (en) * 1995-05-31 1996-10-15 Hughes Aircraft Company Digital input threshold switching circuit
US6084433A (en) * 1998-04-03 2000-07-04 Adaptec, Inc. Integrated circuit SCSI input receiver having precision high speed input buffer with hysteresis
JP3667690B2 (ja) * 2001-12-19 2005-07-06 エルピーダメモリ株式会社 出力バッファ回路及び半導体集積回路装置

Also Published As

Publication number Publication date
WO2004107190A1 (en) 2004-12-09
CN1799037A (zh) 2006-07-05
ATE371898T1 (de) 2007-09-15
JP2007503789A (ja) 2007-02-22
EP1631912A1 (en) 2006-03-08
US20060244481A1 (en) 2006-11-02
DE602004008621T2 (de) 2008-06-05
DE602004008621D1 (de) 2007-10-11
US7439759B2 (en) 2008-10-21
EP1631912B1 (en) 2007-08-29

Similar Documents

Publication Publication Date Title
US6184737B1 (en) Signal transmission with reduced ringing of signals
US7362622B2 (en) System for determining a reference level and evaluating a signal on the basis of the reference level
KR101006090B1 (ko) 반도체 메모리 장치
US8040150B2 (en) Impedance adjustment circuit
US20050068082A1 (en) Method and apparatus for accommodating delay variations among multiple signals
US7940102B2 (en) Edge rate control for I2C bus applications
CN100485651C (zh) 总线系统及操作总线系统的方法
US6184717B1 (en) Digital signal transmitter and receiver using source based reference logic levels
CN101521492B (zh) 阻抗匹配电路及其相关方法
KR100656456B1 (ko) 반도체 메모리의 온 다이 터미네이션 장치 및 방법
EP1599816B1 (en) Method and circuit arrangement for determining power supply noise
EP3474027B1 (en) Method for identifying a fault at a device output and system therefor
US20120200159A1 (en) Semiconductor device
CN100568376C (zh) 用于抑制电压抖动的电路及其方法
US20230080033A1 (en) Methods and circuits for slew-rate calibration
US7557638B2 (en) Circuit for suppressing voltage jitter and method thereof
US6294931B1 (en) Systems and methods for maintaining board signal integrity
US7920007B2 (en) Apparatus for outputting data of semiconductor integrated circuit
Rossi et al. Risks for signal integrity in system in package and possible remedies
KR100233272B1 (ko) 입력 버퍼의 그라운드 바운스 노이즈 억제 회로
KR20090049696A (ko) 기준 전압 생성 회로 및 이를 이용한 반도체 메모리 장치의내부 전압 생성 회로
WO2019133460A1 (en) Reducing noise effects in electrostatic discharge circuits
JP2002208969A (ja) 半導体装置
JPH10320268A (ja) メモリ実装判別回路およびこれを用いたメモリコントロール回路
US20060139083A1 (en) Modifying clock signals output by an integrated circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071026

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071026

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090506

Termination date: 20150517

EXPY Termination of patent right or utility model