CN100568376C

CN100568376C - 用于抑制电压抖动的电路及其方法

Info

Publication number: CN100568376C
Application number: CNB2006101701362A
Authority: CN
Inventors: 洪英真; 叶明郁
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2006-12-22
Filing date: 2006-12-22
Publication date: 2009-12-09
Anticipated expiration: 2026-12-22
Also published as: CN101206907A

Abstract

一种抑制电压抖动电路及其方法被揭露。该抑制电压抖动电路用以减少集成电路的电压抖动现象，该抑制电压抖动电路包含：接脚；第一接合垫，用以耦接该集成电路内部的电源线；第一打线，耦接于该接脚与该第一接合垫之间，该第一打线具有第一电感；第二接合垫；第二打线，耦接于该接脚与该第二接合垫之间，该第二打线具有第二电感；阻尼阻抗，耦接于该集成电路内部的该电源线与该第二接合垫之间。

Description

用于抑制电压抖动的电路及其方法

技术领域

本发明是有关于一种电子电路，特别是关于一种抑制电压抖动电路。

背景技术

在现今的集成电路的设计已然朝向越来越高速及低电压的方向迈进，且芯片因封装所产生的寄生电感，如打线(bond wire)，对集成电路的内部电路的影响越来越显著，例如电源产生电压抖动的现象。尤其是在高频且低压的集成电路设计上，此一用以抑制电压抖动的已知技术的等效电路图100电压抖动现象会大大地降低电路的特性表现。

然，目前用于抑制电压抖动的已知技术，第一种是采用较好的封装方式。第二种是采用多重打线，例如是或三重打线、四重打线、或是五重打线的方式。图1绘示了已知技术的五重打线的示意图100。在此已知技术的芯片102，包含接脚104、多个功率接合垫105～109、多个打线110～114及等效电容120。其中，该打线110～114具有电感值，该打线110～114是分别耦接于该接脚104与该功率接合垫105、106～109间；该功率接合垫105～109是耦接于该芯片102内部的电源端。理论上，越多重的打线其抑制的效果越好；因为是利用越多重电感并联，其等效电感值会较小的原理来降低寄生电感值。而这两种方式的目的皆是在降低寄生电感值，以使得电压抖动所造成的电路特性下降的现象能有所改善。

由于采用较好的封装方式或是使用较多条的打线(即，须要较多的接合垫(bonding pad)，故可能必须加大芯片面积方可容纳较多的接合垫)，因此其所付出的成本(封装成本、打线成本)亦会较高，但其所带来的效果并非十分有效。不讳言地，对于一个IC，其竞争力在于其电路特性的表现上。但，价格亦是个不容忽视的竞争条件，而价格则是反应在成本上。因此，如何能兼具电路特性的表现及降低成本，则是集成电路设计研发人员向来极重视的一项考虑议题。

至此，由上述可知可明显得知，用以抑制电压抖动的已知技术的成本较为昂贵。因此，亟需要一种新颖的发明以解决上述及未来须面临的问题。

发明内容

本发明的目的之一，在于提供一种用于抑制电压抖动的电路，以解决上述的问题。

本发明的目的之一，在于提供一种用于抑制电压抖动的电路，对于未来电路朝向低电压化及高频的趋势而提出应对之道。

本发明的目的，在于提供一种用于抑制电压抖动的电路。该抑制电压抖动电路无须使用过多的接合垫、或是较好的封装，以减少电路的制造成本。

本发明的一种用于抑制电压抖动的电路包含接脚、第一功率接合垫、第二功率接合垫、第一电感、第二电感、阻尼阻抗及电容。该第一电感及该第二电感分别用以等效该接脚与该第一功率接合垫及该第二功率接合垫间的寄生电感，且分别耦接于该接脚与该第一功率接合垫之间及该接脚与该第二功率接合垫之间。该第一功率接合垫，用以耦接至该电路内部的电源端，其中该电源端可为电路内部的高电平电源端或低电平电源端。该阻尼阻抗用以连接该电路内部的电源端与该第二功率接合垫，而该电容用以等效该电路内部的高电平电源端与该电路内部的低电平电源端间的电容值，且耦接于该电路内部的高电平电源端与该电路内部的低电平电源端之间。

尔后，视上述元件所构成的等效电路内元件数值的不同，来调整该阻尼阻抗的数值，以期使达到该等效电路两端点间的电压抖动最快稳定的要求。

此等效电路架构中的阻尼阻抗值，不但可有效抑制电压抖动的现象，进而提升电路特性的表现。另，由于芯片外部的I/O接脚也大幅地减少，亦间接嘉惠了芯片成本的支出。

本发明提供了一种抑制电压抖动电路，用以减少集成电路的电压抖动现象，该抑制电压抖动电路包含：接脚；第一接合垫，用以耦接该集成电路内部的电源线；第一打线，耦接于该接脚与该第一接合垫之间，该第一打线具有第一电感；第二接合垫；第二打线，耦接于该接脚与该第二接合垫之间，该第二打线具有第二电感；阻尼阻抗，耦接于该集成电路内部的该电源线与该第二接合垫之间；其中，基于对电压变化监视而产生的控制信号来调整该阻尼阻抗的阻抗值。

本发明还提供了一种抑制电压抖动方法，用以减少集成电路的电压抖动现象，该方法包含：提供接脚；提供第一接合垫用以耦接集成电路内部的电源线；提供第一打线用以耦接于该接脚与该第一接合垫之间，其中该第一打线具有第一电感；提供第二接合垫；提供第二打线用以耦接于该接脚与该第二接合垫之间，其中该第二打线具有第二电感；提供阻尼阻抗用以耦接于该集成电路内部的该电源线与该第二接合垫之间；其中，基于对电压变化监视而产生的控制信号来调整该阻尼阻抗的阻抗值。

本发明还提供了一种抑制电压抖动电路，用以减少集成电路的电压抖动现象，该电路包含：接脚；第一接合垫；第一打线，耦接于该接脚与该第一接合垫之间，该第一打线具有第一电感；以及阻尼阻抗，用以耦接于该集成电路内部的电源端与该第一接合垫之间，其中，基于对电压变化监视而产生的控制信号来调整该阻尼阻抗的阻抗值；其中，该集成电路还包括内部电路，该内部电路耦接该电源端，用以执行预定功能，其中通过降低该电源线的电源抖动情形以避免该内部电路的不正常操作。

本发明还提供了一种抑制电压抖动方法，用以减少集成电路的电压抖动现象，该方法包含：提供接脚；提供第一接合垫；提供第一打线用以耦接于该接脚与该第一接合垫之间，其中该第一打线具有第一电感；以及提供阻尼阻抗用以耦接于该集成电路内部的该电源线与该第一接合垫之间，其中，基于对电压变化监视而产生的控制信号来调整该阻尼阻抗的阻抗值；其中，该集成电路还包括内部电路，该内部电路耦接该电源端，用以执行预定功能，其中通过降低该电源线的电源抖动情形以避免该内部电路的不正常操作。

本发明还提供了一种抑制电压抖动电路，用以减少集成电路的电压抖动现象，该电路包含：接脚；第一接合垫；第一打线，耦接于该接脚与该第一接合垫之间，该第一打线具有第一电感；阻尼阻抗，用以耦接于该集成电路内部的电源端与该第一接合垫之间，其中，该阻尼阻抗的阻抗值是依据控制信号所调整；以及控制电路，耦接该阻尼阻抗，用以监视该电源线的电压变化，并用以输出该控制信号至该阻尼阻抗。

通过上述的说明，无论电路是采用何种频率及电压，电压抖动的现象皆可通过本发明而得到大幅地改善。且，由于芯片无须增加过多的接合垫数目，也使得芯片成本支出的降低。于此，可见本案不啻为一新颖的发明。

附图说明

图1为用以抑制电压抖动的已知技术。

图2为根据本发明的抑制电压抖动电路的一实施例的示意图。

图3为图2的等效电路图。

图4为图3的等效电路图300的V(t)模拟结果。

图5为根据本发明的抑制电压抖动电路的另一实施例。

图6为本发明的一实施例与已知的五重打线方式以计算机仿真所得的结果。

[主要元件标号说明]

100 已知技术的用以抑制电压抖动的电路

102 芯片 104 接脚

105 功率接合垫 106 功率接合垫

107 功率接合垫 108 功率接合垫

109 功率接合垫 110 打线

111 打线 112 打线

113 打线 114 打线

120 等效电容

200 抑制电压抖动电路

202 芯片 204 接脚

206 第一功率接合垫 208 第二功率接合垫

210 第一打线 212 第二打线

214 阻尼阻抗 216 电容

300 图2的等效电路图

302 第一等效电感 304 第二等效电感

306 阻尼阻抗 308 测试信号

310 电容

400 等效电路图300的V(t)模拟结果

500 抑制电压抖动电路

502 芯片 504 接脚

506 第一功率接合垫 508 第二功率接合垫

510 第一打线 512 第二打线

514 阻尼阻抗 516 电容

517 控制电路 518 检测单元

519 控制逻辑器

600 计算机仿真结果的示意图

602 已知的五重打线方式以计算机仿真所得的结果

604 本发明的一实施例以计算机仿真所得的结果

V_dd 高电平电源端 V_ss 低电平电源端

V(t)图3的等效电路图的端点电压

具体实施方式

在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的元件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及后续的申请专利范围并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。以外，「耦接」一词在此是包含任何直接及间接的电气连接手段。

图2为根据本发明的抑制电压抖动电路的一实施例的示意图。图3为图2的等效电路图300。如图2所示，该用于抑制电压抖动的电路200包含接脚204、第一接合垫206、第二接合垫208、第一打线210、第二打线212、阻尼阻抗214及电容216。该第一打线210与该第二打线212分别具有第一电感302及第二电感304，是分别用以等效用以等效该接脚204与该第一接合垫206及该第二接合垫208间的寄生电感，且分别耦接于该接脚204与该第一接合垫206之间及该接脚204与该第二接合垫208之间。该第一接合垫206，耦接至该电路内部的电源端，其中该电源端可为电路内部的高电平电源端(例如：V_dd)或低电平电源端(例如：V_ss)。该阻尼阻抗214用以连接该电路内部的电源端与该第二接合垫208，而该电容216则是用以等效该电路内部的高电平电源端与该电路内部的低电平电源端间的电容值。在另一实施例，该第一接合垫206与该第一打线210可以被省略。

尔后，视上述元件所构成的等效电路内的元件的数值的不同，来调整该阻尼阻抗的数值，以期使达到该等效电路两端点间的电压抖动较小的要求。

请参阅图3。图3为图2的等效电路图300，其为等效电感304串联阻尼阻抗306，且与第一电感302、第二电感304、测试信号308及电容310并联而成；在此等效电路图300中，假设灌入单位步阶函数信号(unit stepfunction)来作较近似于真实电路的仿真。这里，我们利用拉式转换(Laplacctransfrom)来对V(s)＝I(s)Z(s)来作计算，可得电路图300的特性方程式如下：

Z (s) = \frac{s L_{2} L_{1} + s L_{1} R_{s}}{s^{3} L_{2} L_{1} C_{1} + s^{2} L_{1} C_{1} R_{s} + s (L_{2} + L_{1}) + R_{s}}

V (s) = \frac{Z (s)}{s} = \frac{L_{2} L_{1} + L_{1} R_{s}}{s^{3} L_{2} L_{1} C_{1} + s^{2} L_{1} C_{1} R_{s} + s (L_{2} + L_{1}) + R_{s}}

于上面的特性方程式可得到图2的等效电路图300的V(t)模拟结果。此结果是显示于图4。由此可知，当阻尼阻抗306过大(例如是1000欧姆)或过小(例如是1欧姆)时，其V(t)的噪声抖动程度均较严重。唯有接近某一特定值(例如是46欧姆)时，会有抖动较小且收敛较快的现象。当然，该阻尼阻抗306会视该等效电路图300的内部元件的数值的不同而调整，而有使得V(t)的抖动较小且收敛较快。换言之，该阻尼阻抗306的数值是视该等效电路图300的内部元件数值而决定。

在一实施例中，该阻尼阻抗306为电阻元件；在一较佳实施例中，该阻尼阻抗306为可调式电阻电路，该可调式电阻电路接收控制信号(例如是来自图5的控制电路517)，且该可调式电阻电路依据该控制信号以产生相对应的电阻值。在一较佳实施例中，该控制信号是来自至少一个控制暂存器，该控制暂存器所储存的该控制信号的数值是可由软件或是固件或是自动检测后被直接或是间接设定的。在另一实施例中，可调式电阻电路为电阻网络电路包括多个电阻元件以及至少一个相对应的控制开关，其中通过该控制开关的导通或是断路以改变该多个电阻元件的连接的方式(可以是串联的方式或是并联的方式)以达到电阻值的调整，例如是改变串联的个数或是并联的个数。其中该控制开关是分别被所接收到的相对应的控制信号所控制。

由于图2中的第一打线210与第二打线212的电感值只能预估其大约范围，且为无法精确控制及无法事先预估的实际的电感值。一较佳实施例中，请参考图5为根据本发明的另一实施例的一种用于抑制电压抖动电路。图5相较于图2多了控制电路517，该控制电路517用以接收该电压信号，以及用以监视或是检测该电压信号的变动情形，并依据该电压信号的变动情形输出适当的控制信号以调整该可调式电阻电路514的电阻值，以达到抑制电压抖动的较佳效能。

该控制电路517有许多实施例；例如：该控制电路517包括检测单元518以及控制逻辑器519。该检测单元518为计数器。该控制逻辑器519先设定该阻尼阻抗514的阻抗值，然后产生电压抖动的现象(例如：利用至少一控制开关元件与一电流源以造成电流瞬间的抽放，即可造成的电压抖动)，同时该计数器用以在预定时间内计数该电压信号的抖动次数，并将该计数值提供给该控制逻辑器519。该控制逻辑器519依序重复上述的步骤即可得到对应到不同的该阻尼阻抗514的阻抗值的多个计数值，然后再自该些计数值可决定出该阻尼阻抗514较佳的阻抗值(即是该些计数值中判断出最小的计数值，并依据该最小的计数值找出所对应的阻抗值)，并输出适当的控制信号。另一实施例中，该检测单元518可以是模拟数字转换器；在此实施例中，该模拟数字转换器输出代表着电压信号变动情形的数字信号，该控制逻辑器519接收并记录代表着电压信号变动情形的数字信号，并判断出变动情形最小的一个(例如是在累加二相邻的数字信号的数值差，若累加值最小即代表抖动情形最小)以决定出较佳的阻抗值；另一实施例中，该检测单元518可以是比较器，该比较器接收该电压信号以及参考电压，当该电压信号变动情形越严重，该比较器的输出值的变化的次数就越多(即“高电平”与“低电平”的转换次数)；当该电压信号变动情形越不严重，该比较器的输出值的变化的次数就越少，该控制逻辑器519依据转换次数即可判断出较佳的阻抗值。该控制电路517可于一般正常工作模式(每间隔固定的或是随意的间隔)、校准模式下、电路刚启动时的状态下进行工作。一实施例，于校准模式下，该控制电路517所产生的控制信号被储存在储存单元(未绘示出)，于正常模式下，该储存单元用以输出该控制信号，以及该抑制电压抖动电路被禁能(disable)；该储存单元可以是任何具有储存功能的元件，例如是：暂存器、各种存储器、缓冲器、...等。

图6为本发明的一实施例与已知的五重打线方式以计算机仿真所得的结果。由图6可明显发现本发明的实施例相较于已知的多重打线方式有显著的效果。

此等效电路架构中的阻尼阻抗值，不但可有效抑制电压抖动的现象，进而提升电路特性的表现。另，由于芯片外部的I/O接脚也大幅地减少，亦间接嘉惠了芯片成本的支出。由于有效抑制电压抖动的现象，故对于芯片内部的电路而言，将有效地减少其噪声的影响而误操作的机率。本发明特别适合用于低电压源的电路或是数字电路或是用于低电压源的数字电路，因为低电压源的电路或是数字电路皆特别容易受到电压抖动现象的影响。

通过上述的说明，无论电路是采用何种频率及电压，电压抖动的现象皆可通过本发明而得到大幅地改善。且，由于芯片的I/O接脚的减少，也使得芯片成本支出的降低。

本领域技术人员当可通过上述电路的描述而得知此方法的其它细部特征，故在此不再赘述。

惟以上所述者，仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围，举凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。

Claims

1.一种抑制电压抖动电路，用以减少集成电路的电压抖动现象，该抑制电压抖动电路包含：

接脚；

第一接合垫，用以耦接该集成电路内部的电源线；

第一打线，耦接于该接脚与该第一接合垫之间，该第一打线具有第一电感；

第二接合垫；

第二打线，耦接于该接脚与该第二接合垫之间，该第二打线具有第二电感；

阻尼阻抗，耦接于该集成电路内部的该电源线与该第二接合垫之间；

其中，基于对电压变化监视而产生的控制信号来调整该阻尼阻抗的阻抗值。

2.根据权利要求1所述的抑制电压抖动电路，其中，该阻尼阻抗的阻抗值用以降低该电源线的电源抖动情形。

3.根据权利要求2所述的抑制电压抖动电路，还包括：

储存单元，用以储存该控制信号。

4.根据权利要求1所述的抑制电压抖动电路，还包括：

控制电路，耦接该阻尼阻抗，用以监视该电源线的电压变化，以输出控制信号至该阻尼阻抗，其中该阻尼阻抗的阻抗值是与该控制信号相对应。

5.根据权利要求4所述的抑制电压抖动电路，该控制电路还包括：

检测电路，用以监视该电源线的电压变化，以输出检测结果；以及

控制逻辑器，耦接该检测电路，用以依据该检测结果以输出该控制信号。

6.根据权利要求5所述的抑制电压抖动电路，该检测电路包括计数器，用以计数该电源线的抖动现象以输出计数信号，其中该控制逻辑器依据该计数信号以输出该控制信号。

7.根据权利要求5所述的抑制电压抖动电路，该检测电路包括比较器，用以比较该电源线的电压信号以及参考电压，以输出比较信号，其中该控制逻辑器依据该比较信号以输出该控制信号。

8.根据权利要求7所述的抑制电压抖动电路，其中该比较信号的电平的转换次数与该电源线的抖动现象相对应。

9.根据权利要求5所述的抑制电压抖动电路，其中该检测电路包括模拟数字换转器。

10.根据权利要求4所述的抑制电压抖动电路，其中该集成电路包括内部电路，该抑制电压抖动电路是操作于该内部电路的启动初期。

11.根据权利要求4所述的抑制电压抖动电路，其中该抑制电压抖动电路是操作于校准模式，在该校准模式时，该抑制电压抖动电路依次改变该阻尼阻抗的该阻抗值以产生出多个检测结果，该控制逻辑器是依据该多个检测结果以输出该控制信号。

12.根据权利要求4所述的抑制电压抖动电路，其中该抑制电压抖动电路主动引发该电源线的电压抖动现象以进行该该阻尼阻抗的该阻抗值的调整。

13.根据权利要求12所述的抑制电压抖动电路，其中该抑制电压抖动电路是通过电流瞬间抽放的方式以造成该电源线的电压抖动现象。

14.根据权利要求1所述的抑制电压抖动电路，其中该集成电路还包括：

内部电路，耦接该电源线，用以执行预定功能；

其中，通过降低该电源线的电源抖动情形以避免该内部电路的不正常操作。

15.根据权利要求1所述的抑制电压抖动电路，其中该阻尼阻抗包括多个电阻元件以及多个开关元件，其中通过该控制信号控制该多个开关元件的导通与否以调整该阻尼阻抗的该阻抗值。

16.一种抑制电压抖动方法，用以减少集成电路的电压抖动现象，该方法包含：

提供接脚；

提供第一接合垫用以耦接集成电路内部的电源线；

提供第一打线用以耦接于该接脚与该第一接合垫之间，其中该第一打线具有第一电感；

提供第二接合垫；

提供第二打线用以耦接于该接脚与该第二接合垫之间，其中该第二打线具有第二电感；

提供阻尼阻抗用以耦接于该集成电路内部的该电源线与该第二接合垫之间；

17.根据权利要求16所述的方法，还包括：

监视该电源线的电压变化，以输出控制信号至该阻尼阻抗，其中该阻尼阻抗的阻抗值是与该控制信号相对应。

18.根据权利要求16所述的方法，还包括：

于不同时间计数该电源线的电压抖动以产生多个计数结果；以及

依据该多个计数结果以输出控制信号至该阻尼阻抗，其中该阻尼阻抗的阻抗值是与该控制信号相对应。

19.根据权利要求16所述的方法，还包括：

于不同时间比较该电源线的电压以及参考电压以产生多个比较信号；以及

依据该多个比较信号以输出控制信号至该阻尼阻抗，其中该阻尼阻抗的阻抗值是与该控制信号相对应。

20.根据权利要求17所述的方法，其中在该监视步骤之前还包括：

引发该电源线的电压抖动现象。

21.一种抑制电压抖动电路，用以减少集成电路的电压抖动现象，该电路包含：

接脚；

第一接合垫；

第一打线，耦接于该接脚与该第一接合垫之间，该第一打线具有第一电感；以及

阻尼阻抗，用以耦接于该集成电路内部的电源端与该第一接合垫之间，其中，基于对电压变化监视而产生的控制信号来调整该阻尼阻抗的阻抗值；

其中，该集成电路还包括内部电路，该内部电路耦接该电源端，用以执行预定功能，其中通过降低该电源线的电源抖动情形以避免该内部电路的不正常操作。

22.根据权利要求21所述的抑制电压抖动电路，还包括：

储存单元，用以储存该控制信号。

23.根据权利要求21所述的抑制电压抖动电路，还包括：

24.根据权利要求23所述的抑制电压抖动电路，该控制电路还包括：

25.一种抑制电压抖动方法，用以减少集成电路的电压抖动现象，该方法包含：

提供接脚；

提供第一接合垫；

提供第一打线用以耦接于该接脚与该第一接合垫之间，其中该第一打线具有第一电感；以及

提供阻尼阻抗用以耦接于该集成电路内部的该电源线与该第一接合垫之间，其中，基于对电压变化监视而产生的控制信号来调整该阻尼阻抗的阻抗值；

26.一种抑制电压抖动电路，用以减少集成电路的电压抖动现象，该电路包含：

接脚；

第一接合垫；

阻尼阻抗，用以耦接于该集成电路内部的电源端与该第一接合垫之间，其中，该阻尼阻抗的阻抗值是依据控制信号所调整；以及

控制电路，耦接该阻尼阻抗，用以监视该电源线的电压变化，并用以输出该控制信号至该阻尼阻抗。