JP4857453B2

JP4857453B2 - パケットとシリアル・データの対応関係確認方法

Info

Publication number: JP4857453B2
Application number: JP2009157008A
Authority: JP
Inventors: 和直菅谷
Original assignee: テクトロニクス・インターナショナル・セールス・ゲーエムベーハー
Priority date: 2009-07-01
Filing date: 2009-07-01
Publication date: 2012-01-18
Anticipated expiration: 2029-07-01
Also published as: JP2011015144A; US8479081B2; US20110004818A1

Description

本発明は、高速シリアル・インタフェース用パケットの編集に関し、編集したパケットと、これから生成されるシリアル・データとの対応関係を容易に確認するための対応関係確認方法に関する。

PCI Expressは、より高速なデータ通信を可能にするインターフェースとして普及してきた。これは、パケット・ベースのプロトコルを採用し、また、電気的な通信にシリアル通信を採用している。

図１は、PCI Expressの構造１２を示す図である。ソフトウェア層１０は、ＰＣＩと互換性があり、ＰＣＩで動作していたソフトウェアは、PCI Expressを用いたシステムでも動作する。トランザクション層１４は、ソフトウェア層１０からデータを受取り、トランザクション層パケット（ＴＬＰ）を生成して、データ・リンク層１６に送る。データ・リンク層１６は、２つのデバイス間でＴＬＰを確実に交換するため、ＴＬＰにデータ・リンク層パケット（ＤＬＬＰ）を付加して物理層１８に渡す。物理層１８は、更に物理層パケット（オーダード・セット：Ordered Set）を加え、電気信号に変換して送信する。メカニカル層１９は、利用形態に応じた機械的な機構として用意される。受信する場合は、処理の流れが逆になり、物理層が通信相手からの電気信号を受けてパケットに変換し、データ・リンク層を介してトランザクション層へ渡すことになる。こうして各層は、通信先のデバイスの対応する層との間でパケットのやり取りを行う。

図２は、パケット構造を示し、トランザクション層から物理層へと進むにつれて、外側にパケットが付加される。トランザクション層においてオプションで付加されるＥＣＲＣ（End to end CRC）は、ＴＬＰダイジェストとも呼ばれ、ＣＲＣ（Cyclic Redundancy Check：巡回冗長検査）用いてＴＬＰのエラー有無確認に利用される。データ・リンク層では、ＴＬＰの基本的な信頼性を保証するため、ＬＣＲＣ（Link CRC）を付加する。これによって、エラーを検出し、必要に応じてＴＬＰを再送してエラーを回復できるようにする。シーケンス番号はパケットの通し番号であり、受信側では、これを用いてＴＬＰの重複や欠落の有無を検出できる。物理層は、データ・リンク層から渡されたパケットに、パケット先頭の目印（スタート・フレーム）として、Ｋキャラクタ（制御符号）のＳＤＰ（Start of DLLP）又はＳＴＰ（Start of TLP）を付加する。また、末尾にはエンド・フレームとしてＥＮＤを付加する。

図３は、物理層のブロック図である。これは、送信側と受信側とがある。送信側では、Ｔｘバッファ２０がデータ・リンク層から渡されたパケットを受け、マルチプレクサ２４においてＫコードが付加される。バイト・ストライピング部２６は、レーン数に応じて、データを分配する。スクランブラ２８は、Ｇ（Ｘ）＝Ｘ^１６＋Ｘ^５＋Ｘ^４＋Ｘ^３＋１で表される式に従ってデータ・パターンをランダム化するもので、リニア・フィードバック・シフト・レジスタ（ＬＦＳＲ）で実現される。これは、ＥＭＩが特定周波数に集中することを避けることを目的としている。スクランブラ２８は、ＴＬＰ及びＤＬＬＰに含まれるＤキャラクタ（データ）はスクランブルするが、Ｋキャラクタはスクランブルしないので、通信先デバイスはＫキャラクタを容易に認識できる。

８ｂ／１０ｂエンコーダ３０は、８ビット・データを１又は０の連続を最大５サイクルに抑えた１０ビット・パターンに変換する。１又は０が長いサイクル連続しないことで、受信側でデータからのクロック再生が容易になる。なお、PCI Expressの仕様では、エンコード前の８ビット・データをキャラクタ（Character）と呼び、エンコード後の１０ビット・データをシンボル（Symbol）と呼ぶ。

パラレル・シリアル変換回路３２は、８ｂ／１０ｂエンコーダ３０からの１０ビット・データを送信側のＴｘクロックに従ってシリアル・データに変換する。このシリアル・データは、Ｔｘドライバ３４から差動の電気信号として出力される。各レーンは、送信側２本、受信側２本の４本の伝送路で構成される。このとき、伝送路においては、低周波数成分に比較して高周波成分の減衰が大きいため、伝送中のエラーを低減するため、ドライバ３４が出力する電気信号はデエンファシスされる。

受信側では、レシーバ４０で差動信号を受け、クロック再生回路４２が受信信号からクロック（即ち、Ｔｘクロック）を再生する。バッファ４６は、再生クロックに従って、差動信号からデータを取り出し、受信側のＲｘクロックに従って、シリアル・パラレル変換回路４６に供給する。以降の処理の多くは、上述の物理層送信側での処理を逆にしたものとなる。

信号発生装置は、ユーザが所望する波形データをメモリ等の記憶装置に予め記憶し、その波形データをデジタル・アナログ変換することにより、アナログ電気信号として出力できる装置である。これは、いくつかの用途で利用可能である。その１つは、開発中の電子装置において、未完成の回路が出力するはずの信号を信号発生装置から出力させ、未完成回路の後段の回路が正常に動作するか否か確認する用途である。別の用途としては、意図的にジッタや歪みのある信号を出力させ、被測定回路のジッタ等に対する耐性を試験するといったことにも利用される。更には、PCI Express等の高速シリアル・インタフェースにおいて、その伝送路の特性を調べるため、試験に適した波形パターンの信号を出力し、被試験伝送路の出力をオシロスコープで受けて、そのアイパターンを観測するといった用途にも利用される。こうした信号発生装置としては、例えば、米国テクトロニクス社製ＡＷＧ７０００Ｂシリーズ型シグナル・ジェネレータが知られている。

図４は、信号発生装置のブロック図である。ＣＰＵ（中央演算装置）７０は、ハードディスク・ドライブ装置（ＨＤＤ）７４に記憶されたプログラムに従って装置全体の動作を制御する。また、ＨＤＤ７４は、常時には使用しないデータを大量に保存するためにも利用される。ＲＡＭなどが用いられるメモリ７２は、ＨＤＤ７４からのプログラムを読み込み、ＣＰＵ７０との間でデータ交換しながら一時的な作業の処理をするのに利用される。ユーザは、キー、ノブ等で構成される操作パネル８４を用いて、信号発生装置に必要な設定を行う。表示装置８２は、信号パターンに関する情報やユーザが設定に必要となる情報を提供する。外部表示出力回路８０は、ビデオ出力を供給する回路で、これに必要に応じて外部表示装置９４を接続すれば、本体の表示装置８２とあわせて、広い表示領域を提供できる。信号発生回路７６は、ユーザが所望するパターンの信号を発生させる回路である。この例では、２チャンネルの出力端子があり、また、トリガ信号、イベント信号の入力端子を有し、これら信号に応じた条件付動作が可能となっている。入出力ポート８８は、例えば、外付けキーボード９０やマウス９２等のポインティング・デバイスの接続に利用される。これら外付けキーボード９０やマウス９２も、信号発生装置の操作手段として機能する。これらの回路は、バス７８によって相互に接続される。更に信号発生装置のバス７８上にＬＡＮ（ローカルエリアネットワーク）インターフェース２６を設けて、これを介して外部のパソコン９６と接続しても良い。外部のパソコン９６を用いることで、信号発生装置を外部からリモート制御し、所望の動作をさせることができる。

ユーザが出力したい電気信号の波形は、波形データとしてメモリに記憶される。こうした波形データは、例えば、パソコン上で、周知の波形データ編集ソフトなどを用いて生成できる。こうした波形データ編集ソフトウェアとしては、例えば、米国テクトロニクス社製ＡｒｂＥｘｐｒｅｓｓなどが知られている。また、米国特許公開第２００８／０３１３５１６号明細書は、波形データ編集ソフトウェアを用いた波形データ編集について開示している。

PCI Expressの物理層送信側ドライバから出力される差動信号を、信号発生装置を用いて生成するようにすれば、PCI Expressにおける各種特性試験において大変便利である。なぜなら、信号発生装置であれば、意図的にジッタを含めた任意の信号を生成し、順次異なる信号パターンを出力するようにシーケンスを設定するといったことも容易だからである。

図５は、表形式を用いたパケット編集画面を示す。これは、例えば、信号発生装置の表示装置８２の画面上に表示され、ユーザが、操作パネル８４、キーボード９０、マウス９２等を用いたグラフィカル・ユーザ・インタフェースによって、パケット編集を行うものである。「Label」の列には、パケットの構成要素が示される。ユーザは、各構成要素に設定したい設定パケット・ファイル名を「Block / Sub Sequence」の列に入力する。設定パケット・ファイルは、予めライブラリに用意されており、ユーザが所望のものを選択できる。設定パケット・ファイルは、仕様で決まっているものもあるが、ユーザが予めライブラリに用意されたファイルのデータを修正することもできる。「Repeat」列には、設定したデータを何回繰り返すかを設定する。「Go To」列には、そのパケットに続いてジャンプする先を指定できる。

ユーザは、信号発生装置で設定されたパケットに対応する電気信号を生成し、これを伝送路に入力し、伝送路の出力信号をオシロスコープによってアイパターンとして観測しても良い。これによって、種々の信号パターンを供給したときの伝送路の特性を測定できる。
米国特許公開第２００８／０３１３５１６号明細書

図５に示した表形式によるパケット編集では、実際に出力されるシルアル・パターンとの関係が示されないので、対応関係を容易には確認できない。このため、例えば、シルアル・パターンにエラーがあった場合でも、それは、パケットのどの要素によるものか、わかりに難い。そこで、編集したパケットと出力されるシリアル・データの対応関係を容易に確認できるようにすることが望まれている。

本発明は、信号発生装置などにおいて利用されるシリアル・インタフェース用パケット編集におけるパケットとシリアル・データの対応関係を確認する方法に関する。この方法は、所望の１パケットを編集するステップと、編集された１パケットのパケット構造をその構成要素を用いて表示するステップと、１パケットについて、構成要素の内の所定構成要素をストライピング又はスクランブル処理した後、シリアル・データに変換するステップと、１パケットから生成されるシリアル・データ全体に対応するシリアル・データ・バーを表示するステップと、シリアル・データ・バーの任意の範囲を指定するステップと、指定された範囲に対応するパケット構造の部分を識別可能に表示するステップと、シリアル・データ・バーの指定された範囲に対応するシリアル・データ・パターンを表示するステップとを具えている。これにより、編集されたパケットから生成されるシリアル・データを視覚的に容易に確認できる。

更に、ＣＲＣを用いたチェックを行うことによって、範囲を指定するようにしても良い。即ち、所望の１パケットを編集するステップと、編集された１パケットのパケット構造を構成要素を用いて表示するステップと、１パケットについて、構成要素の内の所定構成要素をストライピング又はスクランブル処理した後、シリアル・データに変換するステップと、１パケットから生成されるシリアル・データ全体に対応するシリアル・データ・バーを表示するステップと、ＣＲＣを用いたチェックを用いて、パケット構造中の構成要素にエラーがあるか判断するステップと、エラーがあると判断された構成要素を識別可能に表示するステップと、エラーがあると判断された構成要素に対応するシリアル・データ・バーの部分を識別可能に表示するステップと、シリアル・データ・バーの識別可能に表示された部分に対応するシリアル・データ・パターンを表示するステップとを具えるようにしてもよい。

本発明の目的、効果及び新規な点は、以下の詳細な説明を特許請求の範囲及び図面と合わせて読むことによって明らかとなろう。

PCI Expressの階層構造を示す図である。パケット構造を説明する図である。物理層の詳細なブロック図である。信号発生装置のブロック図である。表形式を用いたパケット編集の一例を示す図である。本発明によるパケットとシリアル・データの対応関係確認方法の好ましい実施形態のフローチャートである。編集したパケット構造の表示例を示す図である。編集したパケットの構造と、シリアル・データの対応関係を表示した本発明による表示例を示す図である。本発明によるパケットとシリアル・データの対応関係確認方法の好ましい実施形態の他の例のフローチャートである。図９に示す方法に基づく表示例を示す図である。

本発明は、シリアル・インタフェース用パケット編集における編集されたパケットとシリアル・データの対応関係を確認する方法に関する。図６は、本発明による方法のフローチャートである。ここでは、図４に示した信号発生装置での処理を想定して説明する。このとき、信号発生装置は、PCI Expressでの処理と同等の処理をソフトウェアで実現することで、編集されたパケットに対応する信号を生成して出力する。

ユーザは、マウス９２等の操作によって、パケット編集ウィンドウを開く（ステップ１０２）。ステップ１０４では、図５に関して説明したのと同様に、例えば表形式を用いてパケットを編集し、また、レーン数を設定する。すると、表示装置８２の表示画面には、図７に示すように、編集されたパケットに対応するパケット構造が表示される（ステップ１０６）。このパケット構造は、図３のマルチプレクサ２４の出力に対応する。次にユーザは、後続の処理で確認したいシリアル・データのレーン番号を選択する（ステップ１０８）。選択するレーン番号は、複数でも良い。信号発生装置は、編集済パケットについて、バイト・ストライピングを行う（ステップ１１０）。そして、選択されたレーン番号のデータに関し、スクランブル及び８ｂ／１０ｂ変換を行い（ステップ１１２）、更にパラレル・シリアル変換を行う（ステップ１１４）。すると、生成されたシリアル・データに時間的に対応するシリアル・データ・バーが表示される（ステップ１１６）。

図８Ｂは、シリアル・データ・バーの表示例を示す。シリアル・データ・バーは、第１及び第２時間カーソル３００及び３０２が示され、バー先端の時間を０秒として、それらの示す位置のバー先端からの時間がカーソルに近接して表示される。また、レーン番号が表示される。ユーザは、マウス・カーソル３０８を用いたドラッグ操作で、これら時間カーソルの位置を変更できる。このとき、時間カーソルの移動可能な刻みは、データのシンボル単位としても良い。なお、図８では、選択されたレーンが１つの例を示すが、レーンが複数選択された場合には、表示画面内の別のウィンドウに図８Ｂ及び図８Ｃに示す内容をレーン毎に表示しても良い。

シリアル・データ・バーにおいて、第１及び第２時間カーソル３００及び３０２で指定される範囲は、識別可能に表示される。指定範囲は、図８Ｂでは、斜線（他の部分と異なるパターン）で示すが、他の部分と異なる色や輝度で示しても良い。指定範囲に対応するパケットの部分は、図８Ａに示すように、他の部分と識別可能に表示される（ステップ１２０）。また、指定範囲に対応するシリアル・データのパターン（論理パターン）を、図８Ｃに示すように、スクロール・バー３１０と共に表示しても良い（ステップ１２２）。スライダー３１２をマウス・カーソル３０８でドラッグすることで、シリアル・データ・パターンの任意部分を表示できる。このシリアル・データは、図３に示すパラレル・シリアル変換回路３２の出力信号に対応する。なお、ステップ１２０及び１２２の順番は、どちらが先でも良い。

ユーザは、こうした表示により、編集したパケットと、信号発生装置からの出力に使用されるデエンファシス前のシリアル・データとの対応関係を視覚的に確認できる。これによって、編集したパケットの修正の必要性の有無を容易に確認できるので、パケット編集作業を効率よく行うことができる。

図９は、本発明による他の実施形態を示すフローチャートである。図６と対応するステップには、同じ番号を付し、説明を省略する。ステップ２００では、ＣＲＣを用いて編集済パケットをチェックする。ＣＲＣは、例えば、ＥＣＲＣ又はＬＣＲＣである。もし編集済パケットにエラーがあると、図１０Ａに示すように、エラーのあるパケット部分が他の部分と識別可能に表示される（ステップ２０２）。また、図１０Ｂに示すように、シリアル・データ・バー上において、エラーのあるパケット部分に対応する部分が識別可能に表示される（ステップ２０４）。ユーザは、シリアル・データ・バーの識別可能に表示された部分のシリアル・データ・パターンを確認したい場合、これら複数の識別表示部分の１つを、マウス・カーソル３０８を用いて選択する（ステップ２０６）。この選択部分は、選択されていることが識別できるように表示しても良い。すると、図１０Ｃに示すように、選択部分に対応するシリアル・データ・パターンが表示される（ステップ２０８）。これによって、パケットにエラーがある場合、どのようなシリアル・データが出力されるのかを確認することができる。

以上、本発明について明確に理解できるよう詳細に記述してきた。しかし、これらは開示したそのままの通りに本発明を限定するものではない。例えば、図１０に示す第１及び第２パケット・カーソル４００及び４０２を用いてパケットの任意の範囲を指定するか、又は、マウス・カーソル３０８で任意のパケット要素を選択すると、シリアル・データ・バー上の対応部分を識別可能に表示しても良い。更に、シリアル・データ・バー上の識別可能に表示された部分をマウス・カーソル３０８で選択することにより、選択部分に対応するシリアル・データ・パターンを表示しても良い。なお、上述では、PCI Expressを前提にした実施形態を説明したが、本発明はPCI Expressでの実施に限定されるものではない。

１８物理層
２０Ｔｘバッファ
２４マルチプレクサ
２６バイト・ストライピング部
２８スクランブラ
３０８ｂ／１０ｂエンコーダ
３２パラレル・シリアル変換回路
３４Ｔｘドライバ
３６Ｔｘクロック発振回路
７０ＣＰＵ
７２メモリ
７６信号発生回路
７８バス
８０外部表示出力回路
８２表示装置
８４操作パネル
８６ＬＡＮインターフェース
８８入出力ポート
９０外付けキーボード
９２マウス
９４外部表示装置
９６パソコン

Claims

シリアル・インタフェース用パケット編集における上記パケットとシリアル・データの対応関係を確認する方法であって、
所望の１パケットを編集するステップと、
編集された上記１パケットのパケット構造を構成要素を用いて表示するステップと、
上記１パケットについて、上記構成要素の内の所定構成要素をストライピング又はスクランブル処理した後、シリアル・データに変換するステップと、
上記１パケットから生成される上記シリアル・データ全体に対応するシリアル・データ・バーを表示するステップと、
上記シリアル・データ・バーの任意の範囲を指定するステップと、
指定された上記範囲に対応する上記パケット構造の部分を識別可能に表示するステップと、
上記シリアル・データ・バーの指定された範囲に対応するシリアル・データ・パターンを表示するステップと
を具えるパケットとシリアル・データの対応関係確認方法。
シリアル・インタフェース用パケット編集における上記パケットとシリアル・データの対応関係を確認する方法であって、
所望の１パケットを編集するステップと、
編集された上記１パケットのパケット構造を構成要素を用いて表示するステップと、
上記１パケットについて、上記構成要素の内の所定構成要素をストライピング又はスクランブル処理した後、シリアル・データに変換するステップと、
上記１パケットから生成される上記シリアル・データ全体に対応するシリアル・データ・バーを表示するステップと、
ＣＲＣを用いたチェックを用いて、上記パケット構造中の上記構成要素にエラーがあるか判断するステップと、
エラーがあると判断された上記構成要素を識別可能に表示するステップと、
エラーがあると判断された上記構成要素に対応する上記シリアル・データ・バーの部分を識別可能に表示するステップと、
上記シリアル・データ・バーの識別可能に表示された上記部分に対応するシリアル・データ・パターンを表示するステップと
を具えるパケットとシリアル・データの対応関係確認方法。