JP4857453B2 - パケットとシリアル・データの対応関係確認方法 - Google Patents
パケットとシリアル・データの対応関係確認方法 Download PDFInfo
- Publication number
- JP4857453B2 JP4857453B2 JP2009157008A JP2009157008A JP4857453B2 JP 4857453 B2 JP4857453 B2 JP 4857453B2 JP 2009157008 A JP2009157008 A JP 2009157008A JP 2009157008 A JP2009157008 A JP 2009157008A JP 4857453 B2 JP4857453 B2 JP 4857453B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- serial data
- displaying
- serial
- correspondence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 description 14
- 238000012545 processing Methods 0.000 description 11
- 238000004891 communication Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 239000000470 constituent Substances 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
- H04L1/244—Testing correct operation by comparing a transmitted test signal with a locally generated replica test sequence generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/245—Testing correct operation by using the properties of transmission codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- User Interface Of Digital Computer (AREA)
Description
20 Txバッファ
24 マルチプレクサ
26 バイト・ストライピング部
28 スクランブラ
30 8b/10bエンコーダ
32 パラレル・シリアル変換回路
34 Txドライバ
36 Txクロック発振回路
70 CPU
72 メモリ
76 信号発生回路
78 バス
80 外部表示出力回路
82 表示装置
84 操作パネル
86 LANインターフェース
88 入出力ポート
90 外付けキーボード
92 マウス
94 外部表示装置
96 パソコン
Claims (2)
- シリアル・インタフェース用パケット編集における上記パケットとシリアル・データの対応関係を確認する方法であって、
所望の1パケットを編集するステップと、
編集された上記1パケットのパケット構造を構成要素を用いて表示するステップと、
上記1パケットについて、上記構成要素の内の所定構成要素をストライピング又はスクランブル処理した後、シリアル・データに変換するステップと、
上記1パケットから生成される上記シリアル・データ全体に対応するシリアル・データ・バーを表示するステップと、
上記シリアル・データ・バーの任意の範囲を指定するステップと、
指定された上記範囲に対応する上記パケット構造の部分を識別可能に表示するステップと、
上記シリアル・データ・バーの指定された範囲に対応するシリアル・データ・パターンを表示するステップと
を具えるパケットとシリアル・データの対応関係確認方法。 - シリアル・インタフェース用パケット編集における上記パケットとシリアル・データの対応関係を確認する方法であって、
所望の1パケットを編集するステップと、
編集された上記1パケットのパケット構造を構成要素を用いて表示するステップと、
上記1パケットについて、上記構成要素の内の所定構成要素をストライピング又はスクランブル処理した後、シリアル・データに変換するステップと、
上記1パケットから生成される上記シリアル・データ全体に対応するシリアル・データ・バーを表示するステップと、
CRCを用いたチェックを用いて、上記パケット構造中の上記構成要素にエラーがあるか判断するステップと、
エラーがあると判断された上記構成要素を識別可能に表示するステップと、
エラーがあると判断された上記構成要素に対応する上記シリアル・データ・バーの部分を識別可能に表示するステップと、
上記シリアル・データ・バーの識別可能に表示された上記部分に対応するシリアル・データ・パターンを表示するステップと
を具えるパケットとシリアル・データの対応関係確認方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009157008A JP4857453B2 (ja) | 2009-07-01 | 2009-07-01 | パケットとシリアル・データの対応関係確認方法 |
US12/822,822 US8479081B2 (en) | 2009-07-01 | 2010-06-24 | Method for visually confirming a relationship between an edited packet and serial data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009157008A JP4857453B2 (ja) | 2009-07-01 | 2009-07-01 | パケットとシリアル・データの対応関係確認方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011015144A JP2011015144A (ja) | 2011-01-20 |
JP4857453B2 true JP4857453B2 (ja) | 2012-01-18 |
Family
ID=43413275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009157008A Active JP4857453B2 (ja) | 2009-07-01 | 2009-07-01 | パケットとシリアル・データの対応関係確認方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8479081B2 (ja) |
JP (1) | JP4857453B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9473734B2 (en) * | 2011-02-10 | 2016-10-18 | Nec Corporation | Inter-video corresponding relationship display system and inter-video corresponding relationship display method |
US20120278099A1 (en) * | 2011-04-26 | 2012-11-01 | Cerner Innovation, Inc. | Monitoring, capturing, measuring and annotating physiological waveform data |
US20130191569A1 (en) * | 2012-01-25 | 2013-07-25 | Qualcomm Incorporated | Multi-lane high-speed interfaces for high speed synchronous serial interface (hsi), and related systems and methods |
US10852323B2 (en) * | 2018-12-28 | 2020-12-01 | Rohde & Schwarz Gmbh & Co. Kg | Measurement apparatus and method for analyzing a waveform of a signal |
US10805801B1 (en) * | 2019-10-02 | 2020-10-13 | International Business Machines Corporation | Automatic mobile device usage restriction |
JP7046993B2 (ja) * | 2020-01-06 | 2022-04-04 | アンリツ株式会社 | 誤り率測定システム及び誤り率測定方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3655106B2 (ja) * | 1998-05-14 | 2005-06-02 | 富士通株式会社 | ノイズチェック装置 |
JP3407667B2 (ja) * | 1998-09-17 | 2003-05-19 | 横河電機株式会社 | データ表示方法及びこれを用いた測定器 |
JP3845041B2 (ja) * | 2002-06-14 | 2006-11-15 | 富士通株式会社 | プロトタイピングシステムおよびプログラマブル・デバイスの内部信号観測方法 |
US7898963B2 (en) * | 2006-03-07 | 2011-03-01 | Cisco Technology, Inc. | Graphical representation of the flow of a packet through a network device |
JP4955303B2 (ja) * | 2006-03-23 | 2012-06-20 | テクトロニクス・インコーポレイテッド | デジタル信号分析プログラム及び波形表示装置 |
US8085812B2 (en) * | 2006-12-19 | 2011-12-27 | Tektronix, Inc. | Symbolic representation of protocol-layer information |
US8744798B2 (en) * | 2007-06-12 | 2014-06-03 | Tektronix International Sales Gmbh | Signal generator and user interface for adding amplitude noise to selected portions of a test signal |
US8064506B2 (en) * | 2007-06-12 | 2011-11-22 | Tektronix International Sales Gmbh | Signal generator and user interface for setting test sequences and parameters of a test signal |
US7827209B2 (en) * | 2007-08-09 | 2010-11-02 | Tektronix, Inc. | Data object based data analysis |
-
2009
- 2009-07-01 JP JP2009157008A patent/JP4857453B2/ja active Active
-
2010
- 2010-06-24 US US12/822,822 patent/US8479081B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011015144A (ja) | 2011-01-20 |
US8479081B2 (en) | 2013-07-02 |
US20110004818A1 (en) | 2011-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4857453B2 (ja) | パケットとシリアル・データの対応関係確認方法 | |
EP1924020B1 (en) | Interface test circuitry and methods | |
JP5445358B2 (ja) | 検証支援プログラム、検証支援装置および検証支援方法 | |
US7940680B2 (en) | Controlled exception-based routing protocol validation | |
JP5160747B2 (ja) | 活用的なテスト・パターン装置および方法 | |
US20010034866A1 (en) | Algorithmic test pattern generator, with built-in-self-test (BIST) capabilities, for functional testing of a circuit | |
US20060168483A1 (en) | On-chip circuitry for bus validation | |
JP6289435B2 (ja) | 誤り率測定装置及び誤り率測定方法 | |
JP2011158473A (ja) | 信号発生装置及び方法 | |
CN112307695B (zh) | 一种基于fpga的通用型数字电路故障模拟注入系统及方法 | |
CN108255391A (zh) | 页面截屏方法和装置、显示终端和计算机可读存储介质 | |
TWI389506B (zh) | Test System and Method of Ethernet Solid Layer Layer | |
US8325867B2 (en) | Waveform signal generator with jitter or noise on a desired bit | |
JP2009534921A (ja) | Ieee1394link/phyインターフェース向けバスアナライザシステム | |
JP2022020343A (ja) | スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法 | |
CN115237094A (zh) | 一种测试装置和测试设备 | |
JP5410454B2 (ja) | パルスパターン発生装置及び該装置を用いた誤り率測定システム並びにパルスパターン発生方法 | |
JP7128852B2 (ja) | 誤り率測定装置、及び誤り率測定方法 | |
JP7026154B2 (ja) | パターン同期回路、それを用いた誤り率測定装置、及びパターン同期方法 | |
JP4707695B2 (ja) | データ処理装置及びその自己診断方法 | |
JP4461270B2 (ja) | 信号発生装置に用いる表示方法 | |
JP6867359B2 (ja) | 誤り率測定装置及び誤り率測定方法 | |
JP5256076B2 (ja) | 64b/66b符号化試験装置 | |
KR101364267B1 (ko) | 대규모 집적회로 테스터에서 타이밍 발생 및 포맷 장치 | |
JP7169500B2 (ja) | スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20110218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110906 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111014 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4857453 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |