JP2009534921A - Ｉｅｅｅ１３９４ｌｉｎｋ／ｐｈｙインターフェース向けバスアナライザシステム - Google Patents

Abstract

バスアナライザシステムが、入力バッファモジュール、データメモリモジュール、制御検出モジュール、リンク要求レジスタモジュール、およびコンピュータインターフェースを備える。入力バッファモジュールは、ＩＥＥＥ１３９４バス装置の物理層とリンク層の間のインターフェースの複数のシリアルデータ線、制御線、およびクロック線からデータ信号を受け取るように構成される。コンピュータインターフェースは、データインターリービング、データフォーマッティング、誤り検出、時間追跡、および表示のための命令を実施するアルゴリズムを有するアプリケーションソフトウェアを格納するコンピュータと有効に通信するように構成される。バスアナライザシステムは、ユーザが任意のＩＥＥＥ１３９４バス装置内のリンク層および物理層の間のインターフェースでのすべての活動を閲覧することを可能にする。バスアナライザシステムは、高速シリアルデータまたは制御ストリームのそれぞれを取り込むプロセスを自動化し、適切にフォーマットされた１３９４トランザクション信号、データ信号、またはコマンド信号を再構築し、表示し、タイムスタンプする。

Description

政府許諾権
米国政府は、Ｒａｙｔｈｅｏｎ Ｉｎｆｒａｒｅｄ Ｏｐｎｓ ＳＧ−６ＡＴ７２８−Ｇで与えられる契約番号Ｆ０４７０１−０２−Ｃ０５０２の条件によって提供される本発明において一定の権利を有する。

米国電気電子学会（ＩＥＥＥ）１３９４マルチメディアデジタルインターフェース（「ＦｉｒｅＷｉｒｅ」とも呼ばれる）は、高速データ通信のためのハードウェアおよびソフトウェアバス規格である。ＩＥＥＥ１３９４デジタルインターフェースは、コンピュータと、周辺機器と、カムコーダ、ビデオレコーダ、プリンタ、テレビジョン、デジタルカメラなどのコンシューマエレクトロニクスとの間の高帯域幅リアルタイムデータインターフェーシングを実現する。ＩＥＥＥ１３９４インターフェースはまた、医用撮像、デジタルシネマ、およびプロフェッショナルビデオブロードキャスト、ならびに航空飛行および宇宙飛行のような高性能応用例でも使用される。

ＩＥＥＥ１３９４ベースのネットワークを形成する構成要素は、１３９４バスプロトコル、ケーブリングシステム、およびネットワークのアーキテクチャ設計を含む。バスプロトコルは、物理媒体を介してデータを送信するために階層型の手法を使用し、各層は機能の論理グループ化を含む。物理（ＰＨＹ）層が、データ送信および受信作業のための１３９４バスおよびケーブルシステム間の電気的および機械的接続を提供する。物理層はまた、接続されたすべての装置が１３９４バスへの公平なアクセスを有することを保証するためにアービトレーションも提供する。リンク（ＬＩＮＫ）層は、物理層から生データを取り、それを、アイソクロナス（リアルタイム）と非同期という２つのタイプの認識可能な１３９４パケットとしてフォーマットする。パケットは、ネットワークを介して実行されるコマンドを管理する任を担うトランザクション層に送られる。

現在のところ、標準１３９４ＬＩＮＫ／ＰＨＹインターフェースを介する通信を解析し、トラブルシューティングし、検証し、または妥当性検査するための専用のバスアナライザまたは他の計測器はない。どんなタイプのＬＩＮＫ／ＰＨＹインターフェースバスアナライザも利用不能であるため、新しい応用例向けの１３９４ベースのボード設計の初期開発およびトラブルシューティングは悪影響を受けてきた。このインターフェースのすべてのトラブルシューティング、検証、および妥当性検査を実施することができるのは、オシロスコープのみである。バス活動を解析するための現在の手法は、冗長で、かつ誤りの生じやすいプロセスである、実際のデータストリームを手動で取り込み、インターリーブし、または最大７つのシリアルビットパターンを使用して「構築する」ことを含む。したがって、テストエンジニアは、データを収集するために過度の時間を費やすことを余儀なくされ、それは往々にして理想的であるとは言えない。

図面を参照すると共に以下の説明から本発明の特徴が当業者には明らかとなるであろう。図面は本発明の典型的な実施形態のみを示し、したがって図面を範囲における限定とみなすべきでないことを理解した上で、添付の図面を使用することによって本発明をさらに具体的かつ詳細に説明する。

以下の詳細な説明では、当業者が本発明を実施することが可能となるのに十分なだけ詳細に実施形態が説明される。本発明の範囲から逸脱することなく、他の実施形態を使用できることを理解されたい。したがって、以下の詳細な説明を限定的な意味に解釈すべきではない。

本発明は、１３９４ＬＩＮＫ／ＰＨＹインターフェースのためのバスアナライザシステムを対象とする。一般には、このバスアナライザシステムは、任意の１３９４ＬＩＮＫ／ＰＨＹバス装置インターフェース内の１３９４ＬＩＮＫ層とＰＨＹ層の間のすべての活動を閲覧する際に、設計エンジニア、システムエンジニア、ソフトウェアエンジニア、テストエンジニアなどのユーザを支援する。そのようなインターフェースは通常、必要とされる１３９４ビットレートに応じて、２から８個のインターリーブ５０ＭＨｚシリアルデータ線を必要とする。

本発明はまた、ＩＥＥＥ１３９４バス装置の１３９４ＬＩＮＫ層とＰＨＹ層の間のインターフェースでの１つまたは複数のアンテナデータストリームを解析する方法も提供する。この方法は一般に、インターフェースから１つまたは複数のシリアルデータストリームを取り込むこと、１つまたは複数のシリアルデータストリームを復号化すること、および復号化シリアルデータストリームからの情報を表示することを含む。

このシステムは、各高速シリアルデータストリームを取り込むプロセスを自動化し、オンボードソフトウェア復号化および表示アルゴリズムを使用して、適切にフォーマットされた１３９４トランザクション、データ、またはコマンド信号を構築（再構築）、表示、およびタイムスタンプする。さらに、本発明のシステムは、データソース、データ速度、インターフェース状態、およびリンク要求（ＬＲｅｑ）コマンド情報を取り込み、ユーザに表示するために、ＬＩＮＫ／ＰＨＹインターフェース制御ならびにＬＲｅｑおよびリンクオン信号を復号化する。このバスアナライザシステムのより詳しい詳細が以下で説明される。

図１は、従来型１３９４ ＬＩＮＫ／ＰＨＹインターフェースを示す概略回路図である。１３９４ＬＩＮＫ層１１０が１３９４ＰＨＹ層１３０と電気的に相互接続され、ＬＩＮＫ／ＰＨＹインターフェース１４０が形成される。ＬＩＮＫ層１１０は、その一端にＬＩＮＫ電力線１１２を有し、他端にＬＩＮＫ接地線１１４を有する。ＰＨＹ層１３０は、その一端にＰＨＹ電力線１３２を有し、他端にＰＨＹ接地線を有する。複数のクロック線および制御線１２２、１７２、１２３、１７３、１２５、１７５、１２６、１７６と、シリアルデータ線１２４、１７４が、ＬＩＮＫ層１１０とＰＨＹ層１３０の電気的通信を実現する。

図２は、本発明の一実施形態による、１３９４ＬＩＮＫ／ＰＨＹインターフェースのためのバスアナライザシステム２００を示す概略ブロック図である。様々なハードウェア構成要素およびソフトウェア構成要素がバスアナライザシステム２００で使用される。プリント配線板（ＰＷＢ）２１０または他の従来型プリント回路カード上にハードウェア構成要素を実装することができる。図２に示されるように、バスアナライザシステム２００は一般に、データメモリモジュール２２０、制御検出モジュール２３０、リンク要求（ＬＲｅｑ）レジスタモジュール２４０を含み、それらのすべては、入力バッファモジュール２５０およびコンピュータ（ＰＣ）インターフェース２６０と有効に通信する。

入力バッファモジュール２５０は、一連の入力線２２２〜２２６からデータ信号を受け取るＬＩＮＫインターフェースチャネル２５２と有効に通信する。入力バッファモジュール２５０はまた、入力線２７２〜２７６からデータ信号を受け取るＰＨＹインターフェースチャネル２７０とも有効に通信する。

データメモリモジュール２２０は、ＲＡＭ、ＥＥＰＲＯＭ、フラッシュメモリなどの１つまたは複数のデバイスを含む。データメモリモジュール２２０は、入力バッファモジュール２５０からの高速シリアルデータまたは制御ストリームのそれぞれを保存し、以下で論じられるアプリケーションソフトウェアで取り出すように構成される。

制御検出モジュール２３０は、ＬＩＮＫ／ＰＨＹインターフェース制御データを検出し、取り込んで、このデータを復号化用のアプリケーションソフトウェアが利用できるようにする論理機構を含む。具体的には、制御検出モジュール２３０は、リンク電力、データ方向、データタイプ、およびリセットの検出を実現する。

ＬＲｅｑレジスタモジュール２４０は、レジスタアドレス、要求タイプ、およびデータ速度を含む、ＰＨＹ層に対するＬＩＮＫ生成コマンドを検出し、取り込む論理機構を含む。

コンピュータインターフェース２６０は、パーソナルコンピュータ（ＰＣ）などのホストコンピュータ２８０と有効に通信する。ホストコンピュータ２８０は、データインターリービング、データフォーマッティング、誤り検出、タイムスタンピング、および表示のためのアルゴリズムを有するアプリケーションソフトウェアを格納する。ホストコンピュータ２８０は、バスアナライザ２００からの結果をモニタ２９０上に表示するように構成される。

図３は、図１のインターフェース１４０などの１３９４ＬＩＮＫ／ＰＨＹインターフェースに電気的に接続されたバスアナライザシステム２００を示す。図示されるように、入力線２２２〜２２６は、それぞれインターフェース１４０のシリアルデータ線、クロック線、および制御線１２２〜１２６に電気的に接続される。入力線２７２〜２７６は、それぞれインターフェース１４０のシリアルデータ線、クロック線、および制御線１７２〜１７６に電気的に接続される。

バスアナライザシステム２００の動作中、各高速シリアルデータストリームを取り込み、それをオンボードデータメモリモジュール２２０に保存し、復号化用のアプリケーションソフトウェアで取り出すことによってＬＩＮＫ−ＰＨＹデータ解析が実施される。ソフトウェアアルゴリズムは、適切にフォーマットされた１３９４トランザクション、データ、またはコマンド信号を構築（再構築）、表示、およびタイムスタンプするのに使用され、ビットパターン誤りを検出する。結果が、モニタ２９０上でユーザに対して表示される。

インターフェース制御解析では、バスアナライザシステム２００の制御検出モジュール２３０は、ＬＩＮＫ／ＰＨＹインターフェース制御ビットを検出し、取り込んで、それを復号化用のソフトウェアアルゴリズムが利用できるようにする。データ方向、時間追跡、またはステータスを含む復号化データが、モニタ２９０上でユーザに対して表示される。

リンク要求（ＬＲｅｑ）解析中、ＰＨＹ層に対するＬＩＮＫ生成コマンド信号を取り込むのにＬＲｅｑレジスタモジュール２４０が使用される。さらに、ＬＰＳおよびＬｉｎｋ Ｏｎディスクリートのステータスが監視され、取り込まれる。アルゴリズムは、取り込まれたＬＲｅｑビットストリームを監視し、復号化し、妥当性検査し、モニタ２９０に対するコマンド、データソース、データ速度、インターフェース状態、時間、または読取り／書込みデータ情報の表示を生成するのに使用される。

本発明のシステムのオペレーションで使用される様々な方法、プロセスタスク、計算、制御機能、ならびに信号および他のデータの生成を実施するための命令が、ある実施形態ではソフトウェアプログラム、ファームウェア、またはコンピュータ可読命令として実装される。こうした命令は通常、コンピュータ可読命令またはデータ構造の格納のために使用される任意の適切なコンピュータ可読媒体上に格納される。そのようなコンピュータ可読媒体は、汎用または専用コンピュータまたはプロセッサでアクセスすることのできる任意の入手可能な媒体でよい。

例えば、限定はしないが、そのようなコンピュータ可読媒体はフロッピィディスク、ハードディスク、ＲＯＭ、フラッシュメモリＲＯＭ、不揮発性ＲＯＭ、ＥＥＰＲＯＭ、ＲＡＭ、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、または他の光ディスクストレージ、磁気ディスクストレージ、あるいは他の磁気記憶装置、コンピュータ実行可能命令またはデータ構造の形態の所望のプログラムコード手段を搬送または格納するのに使用することのできる任意の他の媒体を含むことができる。情報がネットワークまたは別の通信接続（有線、ワイヤレス、あるいは有線またはワイヤレスの組合せ）を介してコンピュータに転送または提供されるとき、コンピュータは、適切にも接続をコンピュータ可読媒体とみなすことができる。したがって、任意のそのような接続は、適切にもコンピュータ可読媒体と呼ばれる。上記の組合せもコンピュータ可読媒体の範囲内に含まれる。コンピュータ実行可能命令は、例えば、汎用コンピュータ、専用コンピュータ、または専用処理装置に一定の機能または機能のグループを実行させるアルゴリズムまたは他のデータを含む。

本発明をその不可欠な特徴から逸脱することなく他の特定の形態で実施することができる。記載の実施形態は、すべての点で例示的なものに過ぎないとみなされるべきであり、限定的なものとみなされるべきではない。したがって、本発明の範囲は、上記の説明ではなく添付の特許請求の範囲によって示される。特許請求の範囲と等価な意味および範囲内にあるすべての変更は、その範囲内に包含されるべきである。

従来型１３９４ＬＩＮＫ／ＰＨＹインターフェースを示す概略回路図である。 本発明の一実施形態による、１３９４ＬＩＮＫ／ＰＨＹインターフェースのためのバスアナライザシステムを示す概略ブロック図である。 図１の１３９４ＬＩＮＫ／ＰＨＹインターフェースに電気的に接続された図２のバスアナライザシステムを示す図である。

Claims (10)

1. 入力バッファモジュールと、
   前記入力バッファモジュールと有効に通信するデータメモリモジュールと、
   前記入力バッファモジュールと有効に通信する制御検出モジュールと、
   前記入力バッファモジュールと有効に通信するリンク要求レジスタモジュールと、
   前記データメモリモジュール、前記制御検出モジュール、および前記リンク要求レジスタモジュールと有効に通信するコンピュータインターフェースと
   を備えるバスアナライザシステム。
2. 前記入力バッファモジュールと有効に通信し、ＩＥＥＥ１３９４バス装置の物理層とリンク層間のインターフェースの複数のシリアルデータ線に電気的に接続される第１の組の入力線からデータ信号を受け取るように構成される第１チャネルをさらに備える、請求項１に記載のシステム。
3. 前記複数のシリアルデータ線に電気的に接続される第２の組の入力線からデータ信号を受け取るように構成される第２チャネルをさらに備える、請求項２に記載のシステム。
4. 前記入力バッファモジュール、前記コンピュータインターフェース、前記データメモリモジュール、前記制御検出モジュール、および前記リンク要求レジスタモジュールがプリント配線板に取り付けられる、請求項１に記載のシステム。
5. 前記コンピュータインターフェースは、データインターリービング、データフォーマッティング、誤り検出、時間追跡、および表示のための命令を実施するアルゴリズムを有するアプリケーションソフトウェアを格納するコンピュータと有効に通信する、請求項１に記載のシステム。
6. 前記データメモリモジュールは、前記入力バッファモジュールからのシリアルデータストリームを保存するように構成される、請求項１に記載のシステム。
7. 前記制御検出モジュールは、ＩＥＥＥ１３９４バス装置の物理層とリンク層の間のインターフェースからの制御信号を検出し、取り込むように構成される、請求項１に記載のシステム。
8. 前記制御信号は、リンク電力、データ方向、データタイプ、およびリセットを含む、請求項７に記載のシステム。
9. 前記リンク要求レジスタモジュールは、物理層に対するリンク層生成コマンド信号を取り込むように構成される、請求項７に記載のシステム。
10. 前記コマンド信号は、レジスタ追加、要求タイプ、およびデータ速度を含む、請求項９に記載のシステム。

Images