JP2009116732A - 情報処理装置及び情報処理方法 - Google Patents
情報処理装置及び情報処理方法 Download PDFInfo
- Publication number
- JP2009116732A JP2009116732A JP2007290771A JP2007290771A JP2009116732A JP 2009116732 A JP2009116732 A JP 2009116732A JP 2007290771 A JP2007290771 A JP 2007290771A JP 2007290771 A JP2007290771 A JP 2007290771A JP 2009116732 A JP2009116732 A JP 2009116732A
- Authority
- JP
- Japan
- Prior art keywords
- count value
- pci express
- information processing
- control means
- bandwidth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
【解決手段】この情報処理装置は、ビデオメモリ22とシステムメモリ14との間のデータ転送を複数のレーンからなるPCI Expressインターフェース15を介して行うものであり、メモリ間のデータ転送を制御するDMAコントローラ23と、このデータ転送を行う場合において、ビデオメモリ22から送信されたデータに対してエラーを検出した場合に所定のNAK応答を送信するメインCPU13と、上記NAK応答を受信した回数をカウントしカウント値を保持するPCI Express監視部30とを備え、メインCPU13は、所定の機能の実行時においてPCI Express監視部30よりカウント値を取得し、該カウント値に基づいて帯域の低下があるか否かを判断するものである。
【選択図】 図1
Description
PCI Expressでは、送信・受信方向のシリアル信号を合わせてレーンと称している(図1では説明の便宜上、1本で示している)。1レーンは、双方向に例えば2.5Gbpsの帯域を有する(実際には8B/10Bエンコーディングやパケットのオーバーヘッドでより少なくなる)。PCI Expressでは、複数のレーンを束ねてリンクを構成することができ、レーン数に略比例して転送速度が上がる。この為、本パラメータは、要求される転送レートが出せるか判断する場合には、必須といえる。この実施の形態に係る情報処理装置では、PCI Express監視部30が、物理層26を監視し、PCI Expressでリンクを確立したレーン数をNegotiated Link Width30aにて保持・更新する。そして、メインCPU13が、アプリケーション・ソフトウェア14aの実行時等に該カウンタ30aのレーン数の情報を読み出し、該レーン数が本来の数よりも少ない場合であっても、帯域が十分に足りている場合には、通信を継続するよう制御する。尚、Negotiated Link Width30aは、PCI Express base specification rev1.1で、Link Status レジスタのフィールドとして定義されており、PCI Express IPコアが実装している。
DMAコントローラ23の転送制御の下、ビデオメモリ22とシステムメモリ14との間でデータ通信を行う場合において、ワークステーション1のメインCPU13がAdd-inカード2側から送信されたパケットに対して、CRCエラーを発見すると、NAK(拒否)応答することになる。Add-inカード2は、PCI Express監視部30がNAK応答を受信した回数をRX NAK DLLP カウンタ30bによりカウントする。
LTSSMはPCI Expressのリンクを司る物理層26の状態遷移を表すステートマシンであり、PCI Express base specification rev1.1で定義されている。通常、LTSSMは、一度リンクが確立されるとL0 StateでTLP(パケット)のやり取りを行うが、通信状態が悪いと所謂復旧モード等に相当するリカバリ・ステート(Recovery State)に遷移し、ビットロック、シンボルロックを取り直すことがspcecで定義されている。例えば、通信状態が悪くなり、パケットの再送回数が所定数を超えた場合にリカバリ・ステートに遷移する。
Rxelecidle信号とは、
資料1:Intel(登録商標)”PHY Interface for the PCI Express Architecture”
(http://www.intel.com/technology/pciexpress/devnet/docs/PIPEMacro1_00.pdf )
で定義されている信号であり、Add-inカード2のレシーバが、ワークステーション1からのシリアル信号を検出できず、電気的にアイドルであると判断した場合にアサートされる。本信号がアサートされると、LTSSMがリカバリ・ステートに遷移するため、本信号の監視は、(c)でリカバリ・ステートへの遷移を監視する代替として使用できる。また、リカバリ・ステートへの遷移は、いくつかの要因があるが、本信号を監視することで、通信路の不良部分を、より限定することができる。PCI Express監視部30のRxelecidleカウンタ30dは、Rxelecidle信号の受信回数をカウントする。尚、各レーン毎にレシーバがあり、いずれか一つでもRxelecidle信号を受信すると、Add-inカード2側はリカバリ・ステートに遷移するように制御される。
(f)各レーンのレシーバが、Running Disparity Errorを検出した回数
これら(e)、(f)は、前述した(b)を補強する役割を担っている。
・Negotiated Link Width≧4
・RX NAK DLLPカウンタ=0
・LTSSMのリカバリ・ステート遷移回数=0
・Rxelecidleカウンタ=0
・Running Disparity Error カウンタ=0
・8B/10B Decoder Errorカウンタ=0
メインCPU13は、以上の条件がリンクを構成する全てのレーンで成立した場合、「機能Aの帯域が確保できる」と判断することになる。
BW_A:機能Aに必要な帯域
lw:Negotiated Link Width
BW(lw):レーン数lwのリンクでエラー無の場合の実効帯域
D_i(lw, n_i) :レーン数lwのリンクでエラー種別iのエラーが単位時間あたりにn_i回発生した場合の帯域低下分
とし、次式が成立する場合に、「機能Aの帯域が確保できる」と判断する。
BW(lw)-Σ_i D_i(lw,n_i)≧BW_A
尚、n_iは、以下の各エラーカウンタの値を、カウンタ起算開始時からの経過時間で除算して求めることとする。
・RX NAK DLLPカウンタ
・LTSSMのリカバリ・ステート遷移回数
・各レーンのRunning Disparity Error カウンタ
・各レーンの8B/10B Decoder Errorカウンタ
次に、図3のフローチャートを参照して、図2のステップS3における、メインCPU13による帯域判定に係る他の処理を更に具体的に説明する。
Claims (6)
- 第1の記憶手段と第2の記憶手段との間のデータ転送を複数のレーンからなるインターフェースを介して行う場合において、第1の記憶手段から送信されたデータに対してエラーを検出した場合に、拒否応答を送信する制御手段と、
上記制御手段により送信された拒否応答を受信した回数をカウントして、カウント値を保持する監視手段とを備え、
上記制御手段は、所定の機能の実行時において上記監視手段より上記カウント値を取得し、該カウント値に基づいて帯域の低下があるかを判断する
情報処理装置。 - 上記制御手段は、
上記カウント値が0である場合に、帯域の低下がないものと判断する
請求項1に記載の情報処理装置。 - 上記制御手段は、
上記拒否応答を1回受信することによる転送レートの低下分と上記カウント値とを乗算した値に基づいて、帯域の低下があるかを判断する
請求項1に記載の情報処理装置。 - 上記監視手段は、通常通信状態から同期を取り直して通信路を回復する状態に遷移した回数をカウントしたカウント値を保持し、
上記制御手段は、通信路を回復する状態に遷移した回数に係るカウント値に基づいて帯域の低下があるかを判断する
請求項1に記載の情報処理装置。 - 上記第1の記憶手段及び上記第2の記憶手段との間のデータ転送を制御する転送制御手段を更に備え、
上記監視手段は、所定の機能の実行に関わるデータ転送ではなく、論理的アイドル状態下でのスクランブルパターンの転送時に、上記制御手段から送信されたデータを上記制御手段がエラーとして検出した回数をカウントしたカウント値を保持し、
上記制御手段は、上記監視手段により保持されたカウント値に基づいて帯域の低下があるかを判断する
請求項1に記載の情報処理装置。 - 制御手段により、第1の記憶手段と第2の記憶手段との間のデータ転送を複数のレーンからなるインターフェースを介して行う場合において、第1の記憶手段から送信されたデータに対してエラーを検出した場合に、拒否応答を送信するステップと、
監視手段により、上記制御手段により送信された拒否応答を受信した回数をカウントして、カウント値を保持するステップと、
上記制御手段により、所定の機能の実行時において上記監視手段より上記カウント値を取得し、該カウント値に基づいて帯域の低下があるかを判断するステップとを備えた
情報処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007290771A JP5125430B2 (ja) | 2007-11-08 | 2007-11-08 | 情報処理装置及び情報処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007290771A JP5125430B2 (ja) | 2007-11-08 | 2007-11-08 | 情報処理装置及び情報処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009116732A true JP2009116732A (ja) | 2009-05-28 |
JP5125430B2 JP5125430B2 (ja) | 2013-01-23 |
Family
ID=40783794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007290771A Expired - Fee Related JP5125430B2 (ja) | 2007-11-08 | 2007-11-08 | 情報処理装置及び情報処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5125430B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010183134A (ja) * | 2009-02-03 | 2010-08-19 | Ricoh Co Ltd | シリアルデータ通信装置 |
JP2011164682A (ja) * | 2010-02-04 | 2011-08-25 | Ricoh Co Ltd | データ通信装置及び画像処理装置 |
JP2012063953A (ja) * | 2010-09-15 | 2012-03-29 | Ricoh Co Ltd | 通信装置、通信ユニット、通信システム、通信方法およびプログラム |
JP2012146041A (ja) * | 2011-01-11 | 2012-08-02 | Hitachi Ltd | 計算機装置及び信号伝送方法 |
JP2013254274A (ja) * | 2012-06-05 | 2013-12-19 | Fujitsu Ltd | データ伝送装置、およびデータ伝送方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI413907B (zh) * | 2010-06-02 | 2013-11-01 | Realtek Semiconductor Corp | 一種用於訊號傳輸之省電方法及裝置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04111554A (ja) * | 1990-08-30 | 1992-04-13 | Shimadzu Corp | Arq通信方式 |
JPH04364641A (ja) * | 1991-06-12 | 1992-12-17 | Nec Eng Ltd | 伝送路状態監視方式 |
JP2005027208A (ja) * | 2003-07-01 | 2005-01-27 | Sony Corp | 送信装置および方法、記録媒体、並びにプログラム |
JP2005122372A (ja) * | 2003-10-15 | 2005-05-12 | Seiko Epson Corp | データ転送制御装置、電子機器及びデータ転送制御方法 |
JP2005168055A (ja) * | 2005-02-04 | 2005-06-23 | Fuji Xerox Co Ltd | データ伝送装置およびデータ伝送制御方法 |
JP2005173553A (ja) * | 2003-09-18 | 2005-06-30 | Genesis Microchip Inc | パケット式ストリームトランスポートスケジューラ及びその使用方法 |
JP2007188428A (ja) * | 2006-01-16 | 2007-07-26 | Fuji Xerox Co Ltd | 半導体ストレージ装置およびストレージシステム |
-
2007
- 2007-11-08 JP JP2007290771A patent/JP5125430B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04111554A (ja) * | 1990-08-30 | 1992-04-13 | Shimadzu Corp | Arq通信方式 |
JPH04364641A (ja) * | 1991-06-12 | 1992-12-17 | Nec Eng Ltd | 伝送路状態監視方式 |
JP2005027208A (ja) * | 2003-07-01 | 2005-01-27 | Sony Corp | 送信装置および方法、記録媒体、並びにプログラム |
JP2005173553A (ja) * | 2003-09-18 | 2005-06-30 | Genesis Microchip Inc | パケット式ストリームトランスポートスケジューラ及びその使用方法 |
JP2005122372A (ja) * | 2003-10-15 | 2005-05-12 | Seiko Epson Corp | データ転送制御装置、電子機器及びデータ転送制御方法 |
JP2005168055A (ja) * | 2005-02-04 | 2005-06-23 | Fuji Xerox Co Ltd | データ伝送装置およびデータ伝送制御方法 |
JP2007188428A (ja) * | 2006-01-16 | 2007-07-26 | Fuji Xerox Co Ltd | 半導体ストレージ装置およびストレージシステム |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010183134A (ja) * | 2009-02-03 | 2010-08-19 | Ricoh Co Ltd | シリアルデータ通信装置 |
JP2011164682A (ja) * | 2010-02-04 | 2011-08-25 | Ricoh Co Ltd | データ通信装置及び画像処理装置 |
JP2012063953A (ja) * | 2010-09-15 | 2012-03-29 | Ricoh Co Ltd | 通信装置、通信ユニット、通信システム、通信方法およびプログラム |
JP2012146041A (ja) * | 2011-01-11 | 2012-08-02 | Hitachi Ltd | 計算機装置及び信号伝送方法 |
JP2013254274A (ja) * | 2012-06-05 | 2013-12-19 | Fujitsu Ltd | データ伝送装置、およびデータ伝送方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5125430B2 (ja) | 2013-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI343007B (en) | Point-to-point link negotiation method and apparatus | |
US7444558B2 (en) | Programmable measurement mode for a serial point to point link | |
JP5125430B2 (ja) | 情報処理装置及び情報処理方法 | |
US7536490B2 (en) | Method for link bandwidth management | |
US7583600B1 (en) | Schedule prediction for data link layer packets | |
US9552269B2 (en) | Test logic for a serial interconnect | |
US10348616B2 (en) | Packet transmission method and apparatus, and interconnect interface | |
US7821919B2 (en) | Data processing apparatus and data processing method | |
US8122151B2 (en) | Storage system for optimally controlling a plurality of data transfer paths and method therefor | |
JP5277562B2 (ja) | 電子機器、電子カメラおよびデータ転送プログラム | |
CN115437978A (zh) | 高速外围组件互连接口装置及其操作方法 | |
US6937355B1 (en) | Data communications apparatus for resuming data transfer after interruption | |
CN111669220B (zh) | RapidIO通信阻塞修复方法及系统 | |
TW201512832A (zh) | 快照訊息技術 | |
WO2024037076A1 (zh) | 数据交互方法、装置、系统、电子设备和存储介质 | |
US8880957B2 (en) | Facilitating processing in a communications environment using stop signaling | |
US7542418B2 (en) | Method and apparatus for detecting and removing orphaned primitives in a fibre channel network | |
JP5715231B2 (ja) | インタフェース変換装置及びインタフェース変換方法 | |
JP2010183134A (ja) | シリアルデータ通信装置 | |
JP5183829B1 (ja) | 通信装置及び通信方法及びプログラム | |
TWI381174B (zh) | 新世代周邊連接介面的測試系統及其測試方法 | |
CN114564441B (zh) | 片上系统、数据处理方法及计算机设备 | |
JP2009037474A (ja) | データ転送制御装置及び電子機器 | |
WO2024092193A1 (en) | Bus transaction security in multi-chip module | |
WO2010061482A1 (ja) | 試験装置、シリアル伝送システム、プログラム、および、記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |