TW201512832A - 快照訊息技術 - Google Patents

快照訊息技術 Download PDF

Info

Publication number
TW201512832A
TW201512832A TW103123324A TW103123324A TW201512832A TW 201512832 A TW201512832 A TW 201512832A TW 103123324 A TW103123324 A TW 103123324A TW 103123324 A TW103123324 A TW 103123324A TW 201512832 A TW201512832 A TW 201512832A
Authority
TW
Taiwan
Prior art keywords
nodes
node
snapshot
link
snapshot message
Prior art date
Application number
TW103123324A
Other languages
English (en)
Inventor
Michael Kontz
Derek Alan Sherlock
Original Assignee
Hewlett Packard Development Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co filed Critical Hewlett Packard Development Co
Publication of TW201512832A publication Critical patent/TW201512832A/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06Management of faults, events, alarms or notifications
    • H04L41/0654Management of faults, events, alarms or notifications using network fault recovery
    • H04L41/0663Performing the actions predefined by failover planning, e.g. switching to standby network elements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/28Routing or path finding of packets in data switching networks using route fault recovery
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/11Identifying congestion
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/12Avoiding congestion; Recovering from congestion
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/29Flow control; Congestion control using a combination of thresholds
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/55Prevention, detection or correction of errors
    • H04L49/557Error correction, e.g. fault recovery or fault tolerance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Debugging And Monitoring (AREA)

Abstract

根據在一組織結構之多個節點的第一與第二節點間沿一第一鏈路一資料訊息傳輸之延遲及/或停止,檢測在該第一鏈路之一堵塞。應答於檢測得該堵塞,沿該等第一與第二節點間之至少一第二鏈路發送一快照訊息。在出現一校正動作之前,應答於接收該快照訊息,該第二鏈路可拍攝在該第二節點之一組織結構狀態。

Description

快照訊息技術
本發明係有關於快照訊息技術。
發明背景
電腦系統及網路具現許多型別之組織結構其提供互動組件間之通訊。於複雜的組織結構具現中,略為常見於矽晶圓測試之後例如死鎖及匱乏後遭遇堵塞問題。可挑戰系統架構以設計更有效的網路。
依據本發明之一實施例,係特地提出一種裝置包含:一檢測單元根據一資料訊息沿一組織結構之多個節點中之第一與第二節點間之一第一鏈路傳輸之一延遲及停止中之至少一者而檢測於該第一鏈路之一堵塞;及一快照單元應答於該堵塞之經檢測,沿至少該等第一與第二節點間之一第二鏈路發送一快照訊息,其中應答於接收該快照訊息,及在一校正動作出現之前,該第二節點係拍攝於該第二節點之一組織結構狀態。
100、200‧‧‧裝置
110、210‧‧‧檢測單元
120‧‧‧快照單元
130、130’‧‧‧快照訊息
212‧‧‧節點終點及流量控制逾時
214‧‧‧第一臨界時間
216‧‧‧第二臨界時間
220‧‧‧暫存器
230‧‧‧日誌
240‧‧‧除錯單元
250、250_1~n‧‧‧節點
260‧‧‧校正單元
270‧‧‧組織結構狀態
272‧‧‧流量控制及仲裁值
280‧‧‧組織結構
300‧‧‧計算裝置
310‧‧‧處理器
320‧‧‧機器可讀取儲存媒體
322‧‧‧發送指令
324‧‧‧延遲電腦可執行指令
400‧‧‧方法
410、420、430‧‧‧方塊
後文詳細說明部分參考附圖,附圖中: 圖1為檢測得堵塞時發送一快照訊息之一裝置之一實施例方塊圖;圖2為包括一裝置以當檢測得堵塞時發送一快照訊息之一裝置的一組織結構狀態之一實施例方塊圖;圖3為包括指令用以當檢測得堵塞時發送一快照訊息之一計算裝置之一實施例方塊圖;及圖4為檢測得堵塞時發送一快照訊息之一方法之一實施例流程圖。
較佳實施例之詳細說明
於後文詳細說明部分列舉特定細節以供徹底瞭解實施例。但須瞭解實施例可無此等特定細節而予實施。舉例言之,系統可以方塊圖顯示以免以不必要的細節遮掩實施例。於其它情況下,可無不必要的細節而顯示眾所周知之方法、結構及技術以防遮掩實施例。
電腦系統及網路具現遞增複雜的組織結構以輔助在互動組件間之快速可靠的通訊。該組織結構可小至在一晶片內部的子區塊間之通訊,或大至跨不同國家之多部電腦間之通訊。由於多重虛擬通道、服務品質特徵、自動錯誤處理等原故,許多近代組織結構之複雜度高。此種高複雜度使得在矽晶圓前期環境中完整地模型化及/或模擬實物大小系統困難。則在後矽晶圓環境中,於第一實物大小模型期間遭逢組織結構問題並非不常見。
一項常見問題為死鎖,於該處二或多個請求端在 前進之前各自等待另一者移動,使得任一者皆不移動。另一項常見組織結構問題為匱乏,於該處一或多個請求端的前進犧牲了一或多個其它請求端,使得此等其它請求端不曾移動或不必要地延遲。於後矽晶圓中,將此等問題除錯由於數個理由故具有挑戰性。例如,系統內部狀態的可見度有限,特別為晶片內部。
又,許多時候,問題可能並非只涉及一個組件,反而各組件間有總體互動,類似涉及多個組件的環狀相依性。又,硬體及/或軟體可具有錯誤處理,其將非蓄意地釋放該組織結構及讓其從堵塞狀態脫離。從該事實而來的除錯器將具有極少的或沒有有關問題起因的線索。
有些晶片可具有可規劃除錯邏輯,其可用以觸發事件及拍攝內部狀態。但除錯邏輯常限於極窄的視窗,因而無法並列地拍攝大量內部狀態。如此,也要求特殊程式規劃,否則當實際上首次出現時,諸如罕見發生的問題時,將無法武裝以對抗該組織結構問題。
例如當硬體及/或軟體錯誤處理干擾除錯時,可關閉此項處理以讓系統變成死鎖態。但如此仍然無法解決只出現夠長時間以造成逾時的問題,或錯誤處理乃造成堵塞所需刺激的一部分的問題,例如重新發送/重新安排路徑事件。
實施例可提供一機制在發生堵塞問題時拍攝組織結構的分布狀態。此項資訊許可即時地有效地將該問題除錯。一裝置實施例可包括一檢測單元及一快照單元。該 檢測單元根據一資料訊息沿一組織結構之多個節點中之第一與第二節點間之一第一鏈路傳輸之一延遲及停止中之至少一者而檢測於該第一鏈路之一堵塞。該快照單元應答於該堵塞之經檢測,沿至少該等第一與第二節點間之一第二鏈路發送一快照訊息。應答於接收該快照訊息,及在一校正動作出現之前,該第二節點係拍攝於該第二節點之一組織結構狀態。
因此,在系統對堵塞採取任何正常系統動作之前,實施例可拍一快照,藉此收集該堵塞事件的準確及內聚圖像。若無法收集有關後矽晶圓組織結構問題的足夠資訊,則該問題可能耗時數週、數月才能除錯、或甚至幾乎無法除錯。以快照訊息為基礎的組織結構狀態收集可顯著地減低遭逢組織結構堵塞問題,該問題在後晶圓中冗長或幾乎無法除錯。實施例提供跨具有不等大小的互動組件之複雜網路除錯的能力。又,實施例可使用已經存在於大部分組織結構具現的常見設計元件以低成本具現。
現在參考附圖,圖1為檢測得堵塞時發送一快照訊息之一裝置之一實施例方塊圖。該裝置100可介接或含括於一節點。一節點可為能夠透過一通訊通道發送、接收、或前傳資訊的任一型裝置。節點實施例可包括資料通訊設備(DCE)諸如數據機、閘道器、中樞器、橋接器或交換器,或資料終端設備(DTE)諸如數位電話手機、列印器或主機電腦例如路由器、工作站或伺服器。節點實施例可進一步包括無線LAN存取點及資料鏈路層裝置。
於圖1中,裝置100係顯示為包括一檢測單元110及一快照單元120。該檢測及快照單元110及120可包括例如可包括一硬體裝置包括用以具現後述功能的電子電路,諸如控制邏輯及/或記憶體。此外或另外,該檢測及快照單元110及120可具現為在一機器可讀取儲存媒體上編碼且可由一處理器執行的一串列指令。
該檢測單元110可根據沿一組織結構(圖中未顯示)的多個節點(圖中未顯示)之第一及第二節點間之一第一通道,一資料訊息(圖中未顯示)之傳輸延遲及/或停止而檢測在該第一通道的堵塞。若檢測得堵塞,則快照單元120可沿該等第一及第二節點間之一第二通道發送一快照訊息130。該快照訊息可為任一型網路封包或資料包,其包括資訊造成一節點拍攝其目前組織結構狀態,亦即拍一快照。
一通道諸如第一或第二通道可用以從一個或數個發送器(或發射器)傳遞一資訊信號例如一數位位元串流給一個或數個接收器。一通道具有某個傳輸資訊的容量,經常以其頻寬量測,以赫茲表示或以其資料速率量測,以位元/秒表示。將資料從一個位置通訊至另一位置要求某個形式的路徑或媒體。此等路徑可稱作通道。此等路徑可提供例如一電路或一網路之起始節點與結束節點間之連結。
一通道可稱作為一實體鏈路或一邏輯鏈路。一實體鏈路可為一實體傳輸媒體,諸如線纜(雙絞線、纜線、及光纖線纜)或廣播(微波、衛星、無線電、及紅外線)。一邏輯鏈路可為透過多工媒體,諸如透過一無線電通道分頻多 工或分時多工的一電氣分開。組織結構一詞可指一網路拓樸結構,於該處節點透過一或多個網路交換器諸如縱橫式交換器或光纖通道交換器彼此連結。
應答於檢測得堵塞,在一校正動作出現之前,第二節點可應答於接收該快照訊息130而拍攝於該第二節點之一組織結構狀態。該組織結構狀態及校正動作將於後文就圖2以進一步細節解釋。
圖2為一組織結構280之實施例之方塊圖,包括一裝置200以當檢測得堵塞時發送一快照訊息130。該裝置200可介接一節點或含括於一節點內。此處,該裝置200係顯示為含括於該組織結構280之一第一節點250_1內。但該裝置200之實施例也可在該第一節點250_1外部。後文就第一節點250_1或一第二節點250_2描述的任何硬體或功能可含括於多個節點250_1至250_n中之任一者,於該處n為自然數。
圖2之裝置200可包括至少圖1之裝置100之功能及/或硬體。舉例言之,含括於圖2之裝置200之一檢測單元210可分別地包括圖1之裝置100之該檢測單元110的功能。圖2之裝置200也包括一快照單元120、一暫存器220、一日誌230及一除錯單元240。一校正單元260係顯示為含括於組織結構280,但在多個節點250_1至250_n外部。然而,校正單元260之實施例也可含括於多個節點250_1至250_n中之任一者內。
除錯及校正單元240及260例如可包括一硬體裝置包括用以具現下述功能的電子電路,諸如控制邏輯及/或 記憶體。此外或另外,除錯及校正單元240及260可具現為在一機器可讀取儲存媒體上編碼且可藉一處理器執行的一串列指令。該暫存器220及日誌230可為任何電子、磁學、光學、或其它物理儲存裝置之一部分或含括於其中。
如前文解釋,組織結構280可跨從一裝置的子區塊諸如CPU及I/O或記憶體裝置,至網路鏈路中之任一處。此處,第一及第二通道顯示連結第一及第二節點250_1及250_2。該第二通道可為虛擬或實體路徑,其為冗餘且與第一通道分開。舉例言之,組織結構協定具有多個通道及/或進行邊帶通訊。邊帶匯流排實施例可包括一暫存器存取匯流排、除錯匯流排等。
根據一節點終點及流量控制逾時212中之至少一者,該檢測單元210可檢測在一通道諸如第一及第二通道的堵塞。流量控制一詞係有關於管理在二節點間之資料傳輸速率過程以防一快速發送器凌駕一慢速接收器。舉例言之,若節點終點及流量控制逾時超過一第一臨界時間214,則檢測單元210可指示堵塞給該快照單元120。該第一臨界時間214可根據一網路參數,諸如POP連結或HTTP連結協定。取決於組織結構280之性質及/或期望的具現,第一臨界時間214之實施例可包括任何時間標度,從微秒至分鐘。
如前記,若檢測單元210檢測得第一通道堵塞,則快照單元120可發送快照訊息130給該第二節點250_2。應答於接收快照訊息130,第二節點250_2可拍攝在第二節點250_2之組織結構狀態270。此外,第二節點250_2可前傳快 照訊息130給多個節點250_1至250_n之一第三節點250_3。應答於接收快照訊息130,第三節點250_3可拍攝在第三節點250_3的一組織結構狀態270。進一步,第二節點250_2也可將快照訊息130前傳至其它節點250。
如此,快照單元120可透過第二通道廣播快照訊息130給多個節點250_1至250_n。應答於接收快照訊息130,該等多個節點250_1至250_n轉而可拍攝在該等多個節點250_1至250_n之組織結構狀態270。雖然快照單元120並不顯示可發送快照訊息130給第一節點250_1本身,但快照單元120仍可使得第一節點250_1拍攝其組織結構狀態(圖中未顯示)。
舉例言之,當第二節點250_2拍攝組織結構狀態270時,第二節點250_2可針對該第二節點250_2之進入點及退出點中之至少一者拍攝流量控制及/或仲裁值272。該流量控制及/或仲裁值272可包括有關該組織結構280的貸記、佇列深度、匱乏、反壓、及任何其它資訊之相關資訊。
貸記可有關一個節點250提供給另一節點250以傳遞可接收多少資料之資訊。佇列深度可與等待輸入節點250或從節點250輸出的多個擱置訊息有關。匱乏可與一處理程序相關,於該處一佇列或一通道係連續地拒絕存取或資源。舉例言之,第二節點250_2之一排程演算法可不曾從第二通道切換,因而永久堵塞第一通道的訊息。當佇列反日誌累積直到一佇列已滿時,反壓可與發送反訊息有關。本項實務可迭代重複地出現至一路徑的接續節點250。
在任何校正動作或任何系統復原機制出現之前,全部該等多個節點250_1至250_n可至少接收快照訊息130。原因在於第一臨界時間214之後,檢測單元210可觸發在一第二臨界時間216的校正動作。第二臨界時間216例如可實驗性地或根據規格,決定在該快照訊息130已經傳播至全部該等多個節點250_1至250_n之後失效。舉例言之,在快照訊息130被發送後,該裝置200可開始計數時間,及然後,在計數時間等於或超過第二臨界時間216之後啟動一觸發扳機。如此,第二臨界時間216可大於或等於快照訊息130傳播給該等多個節點250_1至250_n之一時間。
應答於藉檢測單元210觸發扳機,校正單元260可採取校正動作。該校正動作可包括封鎖圍堵、故障切換及其類。封鎖圍堵可有關於拋棄任何堵塞的封包,諸如被堵塞在第一通道上的任何資料訊息140。故障切換一詞可指稱當先前作用態的應用程式、伺服器、系統、硬體組件或網路故障或異常結束時,切換至一冗餘或備用電腦伺服器、系統、硬體組件或網路。舉例言之,該校正動作可為從第一鏈路故障切換成第二鏈路。
該等多個節點250_1至250_n各自藉從在該等多個節點250_1至250_n各自內部的暫存器220中之一或多個讀取數值,諸如狀態或狀態暫存器,及將在此等暫存器220之數值寫至與暫存器220分開的日誌230而可拍攝該組織結構狀態270。原因在於在校正動作出現後,暫存器220之值可改變。如此,日誌230可在一實際堵塞時間保有該組織結 構狀態。除錯單元240可根據此等日誌230而除錯堵塞的起因。舉例言之,一管理器或除錯器可在稍後時間分析日誌230以拼湊出哪些節點250及/或通道涉及堵塞,諸如瞭解在組織結構280之一較大的圖像或一因果鏈中找出型樣。偶爾,此等問題只可能在堵塞後,但在校正動作之前諸如針對環狀相依性,藉知曉在一或多個節點250的組織結構狀態270予以解決。
圖3為包括指令用以當檢測得堵塞時發送一快照訊息之一計算裝置300之範例方塊圖。於圖3之實施例中,計算裝置300包括一處理器310及一機器可讀取儲存媒體320。機器可讀取儲存媒體320進一步包括用以當檢測得堵塞時發送一快照訊息(圖中未顯示)之指令322及324。
計算裝置300例如可為安全微處理器、筆記型電腦、桌上型電腦、全一體化系統、伺服器、網路裝置、控制器、無線裝置、或能夠執行指令322及324的任何其它型別之裝置。於某些實施例中,計算裝置300可包括或連結至額外組件諸如記憶體、控制器等。
處理器310可為至少一個中央處理單元(CPU)、至少一個以半導體為基礎之微處理器、至少一個圖形處理單元(GPU)、一微控制器、藉微碼控制之特用邏輯硬體、或適用以取回及執行儲存在機器可讀取儲存媒體320中之指令的其它硬體裝置,或其組合。藉檢測得堵塞時,處理器310可提取、解碼、及執行指令322及324以具現發送快照訊息。作為取回與執行指令之替代方案或此外,該處理器310可包 括至少一個積體電路(IC)、其它控制邏輯、其它電子電路、或其組合其包括用以執行指令322及324之功能的多個電子組件。
機器可讀取儲存媒體320可為含有或儲存可執行指令之任何電子、磁學、光學、或其它實體儲存裝置。如此,該機器可讀取儲存媒體320可為例如隨機存取記憶體(RAM)、可電氣抹除可規劃唯讀記憶體(EEPROM)、儲存裝置驅動程式、光碟-唯讀記憶體(CD-ROM)等。因此,該機器可讀取儲存媒體320可為非過渡。容後詳述,該機器可讀取儲存媒體320可以一串列可執行指令編碼用以當檢測得堵塞時發送該快照訊息。
此外,指令322及324當藉一處理器執行時(例如透過該處理器之一個處理元件或多個處理元件)可使得該處理器執行處理,諸如圖4之處理。舉例言之,若在該等第一與第二節點間之一第一通道(圖中未顯示)檢測得堵塞,該發送指令322可藉處理器310執行以透過該等多個節點之該等第一與第二節點間之一第二通道(圖中未顯示)而發送一快照訊息給多個節點(圖中未顯示)。
延遲指令324可藉該處理器310執行以延遲針對該第一通道的一校正動作直到該快照訊息到達該等多個節點。應答於接收該快照訊息,該等多個節點可拍攝該組織結構狀態。例如,當拍攝該組織結構狀態時,該等多個節點可拍攝流量控制及/或仲裁值。所拍攝的組織結構狀態可儲存於一日誌欲讀取出用於除錯。
圖4為若檢測得堵塞用以發送一快照訊息之一方法400之一實施例之流程圖。雖然方法400的執行係參考裝置200描述如後,但可利用其它合宜組件以執行方法400,諸如裝置100。此外,用以執行方法400之該等組件可散布於多個裝置間(例如與輸入及輸出裝置通訊之一處理裝置)。於某些情況下,協力動作的多個裝置可視為單一裝置以執行方法400。該方法400可以儲存在一機器可讀取儲存媒體諸如儲存媒體320上的可執行指令形式,及/或以電子電路形式具現。
於方塊410,裝置200檢測得一組織結構280之該等多個節點250_1至250_n之第一及第二節點250_1及250_2間之一第一通道堵塞。於方塊410,檢測得堵塞可包括檢測一節點終點及/或流量控制逾時212。
然後,於方塊420,若在該第一通道檢測得堵塞,則該裝置200透過第一及第二節點250_1及250_2間之一第二通道發送一快照訊息130給該等多個節點250_1至250n。應答於接收快照訊息130,該等多個節點250_1至250_n可拍攝一組織結構狀態270。該組織結構狀態270可包括流量控制及/或仲裁值272。
最後,於方塊430,在被發送的快照訊息130傳播至該等多個節點250_1至250_n後,裝置200針對被堵塞的第一通道觸發一校正動作。當拍攝該組織結構狀態270時,該等多個節點250_1至250_n可拍攝得自該等多個節點250_1至250n各自內部的一或多個暫存器220的資料。該等一或 多個暫存器220的資料可於觸發該校正動作之後改變。
120‧‧‧快照單元
130、130’‧‧‧快照訊息
140‧‧‧資料訊息
200‧‧‧裝置
210‧‧‧檢測單元
212‧‧‧節點終點及流量控制逾時
214‧‧‧第一臨界時間
216‧‧‧第二臨界時間
220‧‧‧暫存器
230‧‧‧日誌
240‧‧‧除錯單元
250、250_1~n‧‧‧節點
260‧‧‧校正單元
270‧‧‧組織結構狀態
272‧‧‧流量控制及仲裁值
280‧‧‧組織結構

Claims (15)

  1. 一種裝置,其包含:一檢測單元根據一資料訊息沿一組織結構之多個節點中之第一與第二節點間之一第一鏈路傳輸之一延遲及停止中之至少一者而檢測於該第一鏈路之一堵塞;及一快照單元應答於該堵塞之經檢測,沿至少該等第一與第二節點間之一第二鏈路發送一快照訊息,其中應答於接收該快照訊息,及在一校正動作出現之前,該第二節點係拍攝於該第二節點之一組織結構狀態。
  2. 如請求項1之裝置,其中當該第二節點拍攝該組織結構狀態時,針對該第二節點之進入點及退出點中之至少一者,該第二節點係拍攝流量控制及仲裁值中之至少一者。
  3. 如請求項2之裝置,其中該流量控制及仲裁值中之至少一者包括貸記、佇列深度、匱乏、及反壓中之至少一者的相關資訊。
  4. 如請求項1之裝置,其中,在採取該校正動作之前,該第二節點係前傳該快照訊息給該等多個節點中之一第三節點,及該第三節點係應答於接收該快照訊息而拍攝在該第三節點之該組織結構狀態。
  5. 如請求項1之裝置,其中,該快照單元係透過該第二鏈路廣播該快照訊息給該等多個節點,及在該校正動作出現之前,該等多個節點係應答於接收該快照訊息而拍攝在該等多個節點之該組織結構狀態。
  6. 如請求項5之裝置,其中,該檢測單元係根據一節點終點及流量控制逾時中之至少一者而檢測該堵塞,及若該節點終點及流量控制逾時中之至少一者超過一第一臨界時間,則該檢測單元係指示該堵塞給該快照單元。
  7. 如請求項6之裝置,其中,該檢測單元係在該第一臨界時間後之一第二臨界時間觸發該校正動作,該第二臨界時間係大於或等於該快照訊息傳播至該等多個節點之一時間。
  8. 如請求項7之裝置,其進一步包含:一校正單元應答於藉該檢測單元之該觸發而採取該校正動作,其中該校正動作包括除錯該堵塞、封阻圍堵及故障切換中之至少一者。
  9. 如請求項1之裝置,其進一步包含:一除錯單元以基於一日誌決定該堵塞之一起因,其 中該等多個節點各自係藉從該等多個節點各自內部之一或多個暫存器讀取數值及將該等數值寫至與該等暫存器分開之該等日誌而拍攝該組織結構狀態。
  10. 如請求項1之裝置,其中,該第二鏈路為一虛擬通道及一邊帶匯流排中之至少一者,該第二鏈路提供一冗餘路徑給該第一鏈路,及該組織結構包括在該裝置與一網路中之至少一者的組件間之一路徑。
  11. 一種方法,該方法包含:在一組織結構之多個節點中之第一與第二節點間之一第一鏈路檢測得一堵塞;透過在該等第一與第二節點間之一第二鏈路廣播一快照訊息給該等多個節點;及在該被廣播的快照訊息傳播給該等多個節點之後,針對被堵塞之第一鏈路觸發一校正動作,其中該等多個節點係應答於接收該快照訊息而拍攝一組織結構狀態。
  12. 如請求項11之方法,其中,該檢測得該堵塞包括檢測一節點終點及流量控制逾時中之至少一者,及該組織結構狀態包括流量控制及仲裁值中之至少一者。
  13. 如請求項12之方法,其中,該等多個節點拍攝得自該等多個節點各自內部之一或多個暫存器的資料,及在該校正動作觸發之後,該等一或多個暫存器之該資料改變。
  14. 一種儲存指令之非過渡電腦可讀取儲存媒體,該等指令若由一裝置之一處理器執行時,使得該處理器:若在多個節點之第一與第二節點間之一第一鏈路檢測得堵塞,則透過在該等第一與第二節點間之一第二鏈路廣播一快照訊息給該等多個節點;及針對該第一鏈路延遲一校正動作直到該快照訊息到達該等多個節點,其中該等多個節點係應答於接收該快照訊息而拍攝一組織結構狀態。
  15. 如請求項14之非過渡電腦可讀取儲存媒體,其中,當拍攝該組織結構狀態時,該等多個節點係拍攝流量控制及仲裁值中之至少一者,及該經拍攝的組織結構狀態係儲存於一日誌欲被讀取出用於除錯。
TW103123324A 2013-09-20 2014-07-07 快照訊息技術 TW201512832A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/060998 WO2015041686A1 (en) 2013-09-20 2013-09-20 Snapshot message

Publications (1)

Publication Number Publication Date
TW201512832A true TW201512832A (zh) 2015-04-01

Family

ID=52689221

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103123324A TW201512832A (zh) 2013-09-20 2014-07-07 快照訊息技術

Country Status (3)

Country Link
US (1) US9929899B2 (zh)
TW (1) TW201512832A (zh)
WO (1) WO2015041686A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014208855A1 (de) * 2014-05-12 2015-11-12 Robert Bosch Gmbh Verfahren zum Durchführen einer Kommunikation zwischen Steuergeräten
US10693753B2 (en) 2018-05-31 2020-06-23 Hewlett Packard Enterprise Development Lp Network device snapshots
US11323357B1 (en) * 2021-03-31 2022-05-03 Arista Networks, Inc. Accessing varying route attribute states during routing policy application on network devices
US11899601B1 (en) * 2022-07-28 2024-02-13 Beijing Tenafe Electronic Technology Co., Ltd. Credit synchronization by sending a value for a local credit in a message sender from a message receiver to the message sender in response to a synchronization trigger

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7545755B2 (en) * 2000-03-03 2009-06-09 Adtran Inc. Routing switch detecting change in session identifier before reconfiguring routing table
US6587995B1 (en) * 2000-04-19 2003-07-01 Koninklijke Philips Electronics N.V. Enhanced programmable core model with integrated graphical debugging functionality
US7154850B1 (en) * 2000-09-20 2006-12-26 Lucent Technologies Inc. Wireless data transmission using time out control
US20030031126A1 (en) * 2001-03-12 2003-02-13 Mayweather Derek T. Bandwidth reservation reuse in dynamically allocated ring protection and restoration technique
WO2004028098A1 (ja) 2002-09-06 2004-04-01 Fujitsu Limited 無線ネットワーク制御装置
US7324441B1 (en) * 2003-07-14 2008-01-29 Cisco Technology, Inc. Methods and apparatus for alleviating deadlock in a fibre channel network
US7023793B2 (en) * 2003-08-01 2006-04-04 Ciena Corporation Resiliency of control channels in a communications network
US20050108444A1 (en) 2003-11-19 2005-05-19 Flauaus Gary R. Method of detecting and monitoring fabric congestion
US7590053B2 (en) * 2005-06-21 2009-09-15 Alcatel Lucent Multiple endpoint protection using SPVCs
US8213294B2 (en) 2006-06-27 2012-07-03 International Business Machines Corporation Mechanism for detecting and clearing I/O fabric lockup conditions for error recovery
US7600056B2 (en) * 2007-08-30 2009-10-06 International Business Machines Corporation Method for generating a data logout in a computing environment
US8761605B2 (en) * 2009-09-24 2014-06-24 Nec Corporation Communication data transmission equipment, a communication data transmission system, a communication data transmission method and a communication data transmission program
CN102801754A (zh) * 2011-05-24 2012-11-28 英业达集团(天津)电子技术有限公司 一种断点续传的方法及系统
TW201308946A (zh) 2011-08-10 2013-02-16 Inventec Corp 一種斷點續傳的方法
US20130054852A1 (en) 2011-08-24 2013-02-28 Charles Fuoco Deadlock Avoidance in a Multi-Node System

Also Published As

Publication number Publication date
US20160191303A1 (en) 2016-06-30
WO2015041686A1 (en) 2015-03-26
US9929899B2 (en) 2018-03-27

Similar Documents

Publication Publication Date Title
US7010639B2 (en) Inter integrated circuit bus router for preventing communication to an unauthorized port
US7240130B2 (en) Method of transmitting data through an 12C router
Li et al. {DETER}: Deterministic {TCP} replay for performance diagnosis
US7082488B2 (en) System and method for presence detect and reset of a device coupled to an inter-integrated circuit router
US7630304B2 (en) Method of overflow recovery of I2C packets on an I2C router
US20110179315A1 (en) Serdes link error management
CN103929334A (zh) 网络异常通知方法和装置
TW201512832A (zh) 快照訊息技術
US7398345B2 (en) Inter-integrated circuit bus router for providing increased security
US20040255070A1 (en) Inter-integrated circuit router for supporting independent transmission rates
US10459791B2 (en) Storage device having error communication logical ports
JP5125430B2 (ja) 情報処理装置及び情報処理方法
US8880957B2 (en) Facilitating processing in a communications environment using stop signaling
US9619347B2 (en) Systems and methods of fault management in electronic communications
GB2403039A (en) Error management system for a I2C router
US11646971B2 (en) Limiting backpressure with bad actors
US10715445B2 (en) Communication device and control method for frame transfer
US20040255195A1 (en) System and method for analysis of inter-integrated circuit router
CN112367280B (zh) 一种rcpu代理板健康检测方法及rcpu代理板
US11637739B2 (en) Direct memory access (DMA) engine for diagnostic data
JP2011101113A (ja) Mac回路
CN116418750A (zh) 一种pfc风暴的检测方法以及相关设备
Ahmed TCP Congestion Control Identification
JP2010068383A (ja) フレーム監視装置、ネットワークインタフェースカード、計算機及びフレーム監視方法
JP2010004449A (ja) 通信システム及びクライアント装置及びサーバ装置