JP2011164682A - データ通信装置及び画像処理装置 - Google Patents

Abstract

【課題】PCI-Expressを使用するデータ通信において、所望のリンク構成がなされなかった場合でも、異常なくデータの転送を可能とするデータ通信装置及び画像処理装置を提供する。
【解決手段】本発明のデータ通信装置は、PCI-Expressを用いてデータ通信を行うデータ通信装置であって、データの転送中に、PCI-Expressにおいて実際に構成されたリンク構成と、データの転送に要求されるリンク構成とを比較し、当該比較結果を基に、実際に構成されたリンク構成が要求されるリンク構成に対してどの位の割合かを示すリンク構成割合を計算する比較計算手段と、リンク構成割合、データの主走査幅及びＥＯＬ（End Of Line）に基づいて、データを実際に構成されたリンク構成に合わせたデータ量にするリカバリ処理を行うリカバリ手段と、を有する。
【選択図】図１

Description

本発明は、データ通信を行うための接続インターフェースとしてPCI-Express用いたデータ通信装置及び画像処理装置に関する。

例えば特許文献１や２に開示されているように、データ通信（データ転送）の接続インターフェース（I/F）としてPCI-Express（登録商標）を用いている装置、機器がある。特許文献１には、情報処理装置において、レーン数の縮退を監視し、縮退を検知した場合にはユーザにその旨を通知し、また、実行要求された機能が実行不可能な場合は、実行不可能である旨を通知するとともに、実行を中止する制御が開示されている。また、特許文献２には、ＭＦＰ（Multi Function Peripheral）において、再送におけるデータ転送性能の向上を目的で、あるパケットに対して、Nakにエラーが発生した場合にReplay Timer値経過後に再送開始されることを防止するために、そのパケットに対応したダミーパケットを送信し、再度Nak応答をさせることで、再送を開始させるという制御が開示されている。

ＭＦＰを例に説明すると、PCI-Express（PCIE、PCIe）は、ＭＦＰが備えるデバイス間、例えばＡＳＩＣ（Application Specific Integrated Circuit）とＡＳＩＣの間やＡＳＩＣとＣＰＵ（Central Processing Unit）との間の接続インターフェースとして用いられる。よって、PCI-Expressは、例えばスキャナデータ（スキャナで読み取られた画像データ）の入力パスとなる。このようなＭＦＰでは、PCI-Expressにおけるリンク構成が所望の（ＭＦＰにとって必要な）値であるかを確認するリンクアップ確認が実行される。リンク構成とは、レーン数及びスピードのことであり、帯域幅と言い換えることもできる。そのリンクアップ確認の結果、実際に構成されたリンク構成が所望の値であればそれ以降のコンフィグが実施され、そうでなければシステムエラーとしてユーザに通知された上でＭＦＰ自体の動作が停止させられる。従って、例えばリンク構成（帯域幅）の縮退（例えばレーンの縮退）により所望のリンク構成がなされず、所望のリンク構成での画像データの転送が不可能となった場合、ユーザはその原因が判明及び修理されるまでＭＦＰを使用できなくなり、ダウンタイムが生じてしまう。

一方で、例えば、最大のリンク構成を必要とする画像データの転送要求があったときにリンク構成の縮退等により所望のリンク構成が構成されない場合において、上記のようなシステムエラーとせずにＭＦＰを使用するとなれば、例えばスキャナ等から正常な画像データの転送が行われず、異常画像となるおそれがある。

本発明は、上記事情に鑑みてなされたものであり、PCI-Expressを使用するデータ通信において、所望のリンク構成がなされなかった場合でも、異常なくデータの転送を可能とするデータ通信装置及び画像処理装置を提供することを目的とする。

かかる目的を達成するために、本発明のデータ通信装置は、PCI-Expressを用いてデータ通信を行うデータ通信装置であって、データの転送中に、PCI-Expressにおいて実際に構成されたリンク構成と、データの転送に要求されるリンク構成とを比較し、当該比較結果を基に、実際に構成されたリンク構成が要求されるリンク構成に対してどの位の割合かを示すリンク構成割合を計算する比較計算手段と、リンク構成割合、データの主走査幅及びＥＯＬ（End Of Line）に基づいて、データを実際に構成されたリンク構成に合わせたデータ量にするリカバリ処理を行うリカバリ手段と、を有することを特徴とする。

また、本発明のデータ通信装置において、比較計算手段は、実際に構成されたリンク構成のうちのレーン数と、要求されるリンク構成のうちのレーン数とを比較するレーン数比較部と、実際に構成されたリンク構成のうちのスピードと、要求されるリンク構成のうちのスピードとを比較するスピード比較部と、レーン数比較部とスピード比較部の比較結果に基づいてリンク割合構成を計算し、リカバリ手段に通知するリンク構成割合計算部と、を有することを特徴とする。

また、本発明のデータ通信装置において、リカバリ手段は、リンク構成割合、データの主走査幅及びＥＯＬに基づいて間引きイネーブル信号を生成する間引きイネーブル信号制御部と、リカバリ処理として、間引きイネーブル信号に応じてデータに対する間引き処理を行うライン間引き処理部と、リカバリ処理時のデータ転送先のメモリアドレスを、間引き処理に応じて隙間無くメモリに転送可能なようにアドレスを生成するアドレス制御部と、を有することを特徴とする。

また、本発明のデータ通信装置において、ライン間引き処理部は、間引きイネーブル信号制御部から間引きイネーブル信号が入力されている期間に間引き処理を行うことを特徴とする。

本発明の画像処理装置は、上記本発明のデータ通信装置を備えることを特徴とする。

本発明によれば、PCI-Expressを使用するデータ通信において、所望のリンク構成がなされなかった場合でも、異常なくデータの転送が可能となる。

本発明の一実施形態に係るＭＦＰの構成例を示す図である。 本発明の一実施形態に係るＡＳＩＣの構成例を示す図である。 本発明の一実施形態に係るレーン数・スピード比較部の構成例を示す図である。 本発明の一実施形態に係るリカバリ処理部の構成例を示す図である。 本発明の一実施形態に係るＡＳＩＣにおいて最初に2.5GT/sでリンクが構成されたときを示すタイミングチャートである。 本発明の一実施形態に係るＡＳＩＣにおいて最初に5.0GT/sでリンクが構成されたときを示すタイミングチャートである。 本発明の一実施形態に係るＡＳＩＣにおいて2.5GT/s又は5.0GT/sのいずれかでリンクが構成されていて、かつ、データ転送中にリンク構成の縮退が発生したときを示すタイミングチャートである。

以下、本発明を実施するための形態（実施形態）について添付図面を参照して詳細に説明する。

まず、図１を参照して、本発明の一実施形態であるＭＦＰ（本発明の画像処理装置の一例）の構成について説明する。本実施形態のＭＦＰは、ＡＳＩＣ１〜３、ＣＰＵ４、ＨＤＤ（Hard Disc Drive）５、メモリ６、スキャナ７、プロッタ８、PCI-Express９〜１１を有する。

スキャナ７は、原稿から画像データを読み取る。スキャナ７で読み取られた画像データ（スキャナデータ）はＡＳＩＣ１へ送られる。

ＡＳＩＣ１は、スキャナ７で読み取られた画像データに対して、スキャナ用の画像処理を行う。ここでの画像処理は、従来一般的に行われているものであるので説明は省略する。ＡＳＩＣ１で処理された画像データは、PCI-Express９を介してＡＳＩＣ２へ送られる。

ＡＳＩＣ２は、ＡＳＩＣ１で処理された画像データに対し、画像圧縮及びプロッタ用の画像処理を行う。ここでの画像圧縮及び画像処理は、従来一般的に行われているものであるので説明は省略する。ＡＳＩＣ２で処理された画像データは、ＨＤＤ５へ送られる、又は、PCI-Express１０を介してＣＰＵ４へ送られる。

ＨＤＤ５は、ＡＳＩＣ２で処理された画像データを格納する。

ＣＰＵ４は、図示しない操作部から受け付けたユーザの指示に応じて各部（スキャナ７やプロッタ８等）へ命令を出し、ＭＦＰ全体を制御する。ＡＳＩＣ２で処理された画像データは、ＣＰＵ４及びPCI-Express１１を介してＡＳＩＣ３へ送られる。

メモリ６は、各種データ加工用の作業メモリである。例えばＲＡＭ（Random Access Memory）等が挙げられる。メモリ６は、ＣＰＵ４がＭＦＰ全体を制御するために各種演算処理を行うときに使用される。

ＡＳＩＣ３は、ＡＳＩＣ２で処理された画像データに対し、プロッタデータ圧縮・伸長、解像度変換、階調処理などを行う。ここでの各処理は、従来一般的に行われているものであるので説明は省略する。ＡＳＩＣ３で処理された画像データは、プロッタ８へ送られる。

プロッタ８は、ＡＳＩＣ３で処理された画像データを所定の媒体に印刷する。

PCI-Express９〜１１は、2.5GT/s接続又は5.0GT/s接続が可能である。

次に、図２を参照して、本発明の一実施形態であるＡＳＩＣ（本発明のデータ通信装置の一例）について説明する。図２に示すＡＳＩＣは、図１のＡＳＩＣ１を例としている。本実施形態のＡＳＩＣは、スキャナ画像処理部１２、ＤＭＡＣ（Direct Memory Access Controller）１３、ＰＣＩＥ（ＥＮＤＰ:END Point）制御部１４、割り込み制御部１５を有する。

スキャナ画像処理部１２は、スキャナ７で読み取られた画像データ（転送対象のデータの一例）が入力されると、その画像データに所定の画像処理を施してＤＭＡＣ１３へ出力する。

ＤＭＡＣ１３は、画像処理が施された画像データが入力されると、その画像データとともに、主走査幅及びＥＯＬ（End Of Line）をＰＣＩＥ（ＥＮＤＰ）制御部１４へ出力する。

割り込み制御部１５は、ＰＣＩＥ（ＥＮＤＰ）制御部１４からの通知に従い、割り込み処理を発生させる。

ＰＣＩＥ（ＥＮＤＰ）制御部１４は、PCI-Expressの論理層及び物理層にて、ＥＮＤＰとしての制御を行う。ＰＣＩＥ（ＥＮＤＰ）制御部１４は、リカバリ処理部１６、論理層１７、レーン数・スピード比較部１８、レジスタ制御部１９、ＰＨＹ２０、PIPE I/F２１を有する。

レジスタ制御部１９は、各種レジスタを有し、設定されたパラメータを各制御部へ出力する。ここでは、レジスタ制御部１９は、パラメータの例として、要求Link Width情報（所望のLink Width）及び要求Link Speed情報（所望のLink Speed）を、レーン数・スピード比較部１８へ出力する。要求Link Width情報は、ＭＦＰ（ＡＳＩＣ）が転送対象データを転送するために要求されるレーン数の値、言い換えれば、ＭＦＰ（ＡＳＩＣ）が転送対象データを転送するときに必要なレーン数の値である。同様に、要求Link Speed情報は、ＭＦＰ（ＡＳＩＣ）が転送対象データを転送するために要求されるスピードの値、言い換えれば、ＭＦＰ（ＡＳＩＣ）が転送対象データを転送するときに必要なスピードの値である。よって、要求Link Width情報と要求Link Speed情報を併せると、ＭＦＰ（ＡＳＩＣ）が転送対象データを転送するために要求されるリンク構成（要求リンク構成）の値を示す要求リンク構成情報と言うことができる。なお、本明細書において、リンク構成は、帯域幅又は帯域と置き換えてもよい。

レーン数・スピード比較部（比較計算手段）１８は、論理層１７からLTSSM（PCIEステート）、Link Width情報（実際に構成されたLink Widthの値）、Link Speed情報（実際に構成されたLink Speedの値）を入力し、また、レジスタ制御部１９から要求Link Width情報及び要求Link Speed情報を入力し、それらを比較する。比較した結果、Link Width及びLink Speedの少なくとも一方が要求以下である場合、レーン数・スピード比較部１８は、割り込み制御部１５に対し、リンク構成変化割り込み（帯域変化割り込み）を通知し、割り込みを発生させる。また、レーン数・スピード比較部１８は、実際に構成されたリンク構成が、要求リンク構成（要求帯域）の何％になっているかを示すリンク構成割合（帯域割合）を算出し、リカバリ処理部１６に通知する。なお、上記比較を行うタイミングは、LTSSM=“L0”ステートに遷移したときである。要求Link Speedが5.0GT/sの場合は、2回目のL0遷移にて、比較を行う。

リカバリ処理部（リカバリ手段）１６は、レーン数・スピード比較部１８からリンク構成割合が通知されると、リンク構成の縮退を検知する。リンク構成の縮退を検知した場合、ライン間引き処理を行う。その際、リカバリ処理部１６は、ＤＭＡＣ１３から主走査幅及びＥＯＬ（End Of Line）を入力し、主走査幅、ＥＯＬ及びリンク構成割合に基づいて、転送対象の画像データを、実際に構成されたリンク構成に合わせたデータ量にする。これをリカバリ処理という。

次に、図３を参照して、上記レーン数・スピード比較部１８について説明する。レーン数・スピード比較部１８は、レーン数比較部２２、スピード比較部２３、割合計算部２４を有する。

レーン数比較部２２は、論理層１７からLTSSM及びLink Width情報を入力し、レジスタ制御部１９から要求Link Width情報を入力し、それらの比較を行う。比較結果は、割合計算部２４に出力される。

スピード比較部２３は、論理層１７からLTSSM及びLink Speed情報を入力し、レジスタ制御部１９から要求Link Speed情報を入力し、それらの比較を行う（2.5GT/s or 5.0GT/s）。比較結果は、割合計算部２４に出力される。

割合計算部２４は、実際に構成されたリンク構成が、要求リンク構成に対して何％であるか（リンク構成割合）を計算する。例えば、要求レーン数（要求Link Width）x4、要求スピード要求（要求Link Speed）5.0GT/sであり、実際に構成されたリンク構成がレーン数x2、スピード2.5GT/sである場合、要求に対して実際はレーン数で1/2、スピードで1/2となるので、合計すると、実際に構成されたリンク構成は、要求リンク構成に対して1/4（２５％）のリンクとなる。この計算の後、帯域変化割り込みが割り込み制御部１５へ出力され、リンク構成割合がリカバリ処理部１６へ出力される。リンク構成割合[1:0]のデコード例を以下に示す。
3’h0：1/1（default）、3’h1：1/2、3’h2：1/4、3’h3：1/8、3’h4：1/16

次に、図４を参照して、上記リカバリ処理部１６について説明する。リカバリ処理部１６は、ライン間引き処理部２５、間引きイネーブル信号制御部２６、アドレス制御部２７を有する。

ライン間引き処理部２５は、画像データのライン間引き処理を行う。この間引き処理は、後述する間引きイネーブル信号が通知（入力）されている期間のみ行われる。ライン間引き処理部２５は、間引きイネーブル信号のアサートを受けて、後段に出力するReq信号をマスクすることで、間引き処理（リカバリ処理）を行う。

間引きイネーブル信号制御部２６は、まず、ＤＭＡＣ１３から主走査幅及びＥＯＬを入力して転送ライン数をカウントし、次に、カウントした転送ライン数及び割合計算部２４から入力したリンク構成割合を基に間引きイネーブル信号を生成し、ライン間引き処理部２５に出力する。これにより、間引き処理が必要なラインのデータが転送されてきたことが、ライン間引き処理部２５へ通知される。なお、間引きイネーブル信号は、アドレス制御部２７にも出力される。

アドレス制御部２７は、リカバリ処理時のメモリアドレスを制御する。アドレス制御部２７は、ＤＭＡＣ１３から転送されてくる画像データを隙間無くメモリに置くために、アドレスを制御する。アドレス制御部２７は、間引くラインの開始アドレスを保持しておき（アドレス１）、次に転送するべきラインデータの開始アドレスをアドレス１に置き換える。その後は、アドレス制御部２７は、そのラインデータ転送し終わるまで、アドレス１基準でインクリメントされたアドレスを後段に転送する。さらに、アドレス制御部２７は、次に後段に転送する際は、アドレス１と主走査幅情報より転送アドレスを生成する。

なお、リカバリ処理部１６によって実際に構成されたリンク構成に合わせられたデータ（間引かれたデータ）は、その後の処理で拡大変倍されることで、ほぼ正常な画像として出力可能となる（特にオフィス文書）。

次に、本実施形態のＡＳＩＣにおける動作について、図５〜図７を参照して以下に説明する。本実施形態のＡＳＩＣに用いられるPCI-Expressでは、2.5GT/sと5.0GT/sの２つの接続モードがある。図１において例えば、ＡＳＩＣ１が5.0GT/sに対応している場合、対向デバイスであるＡＳＩＣ２が5.0GT/sに対応していれば、5.0GT/sでリンク構成がなされ、5.0GT/sに非対応であれば、2.5GT/sでリンク構成がなされる。図５、図６は、ＭＦＰに電源が投入された後、最初にリンク構成がなされるときのタイミングチャートであり、図５は2.5GT/sの接続モードの場合、図６は5.0GT/sの接続モードの場合を説明した図である。図７は、2.5GT/s又は5.0GT/sのいずれかでリンク構成がなされていて、かつ、データ転送中にリンク構成の縮退が発生したときのタイミングチャートである。

図５を用いて、2.5GT/sでリンク構成が要求された場合におけるレーン数・スピード比較部１８のシーケンス例について説明する。

Ｔ１において、リンクアップ後、LTSSMが“L0”（4’h4）に遷移する。そのタイミングで、レーン数比較部２２は、要求Link Widthと、実際に構成されたLink Widthとを比較し、かつ、スピード比較部２３は、要求Link Speedと、実際に構成されたLink Speedとを比較する。

図５では、比較結果の例として、Link Speedは2'h1で一致するが、Link Widthは4'h3と4'h2とで不一致である場合を示している。このような場合、Ｔ２において、割合計算部２４は、割り込み制御部１５に対してリンク構成変化割り込みを発行（通知）するとともに、レーン数比較部２２とスピード比較部２３の比較結果に基づいてリンク構成割合を計算し、計算したリンク構成割合をリカバリ処理部１６へ出力する。

図６を用いて、5.0GT/sでリンク構成が要求されたときにおけるレーン数・スピード比較部１８のシーケンス例について説明する。

Ｔ１において、要求Link Speedが2’h2（5GT/s）のとき、Link Speedの比較はこのタイミング（Ｔ１）では実施されない。Ｔ２において、Speed Change要求からの“L0”遷移で、レーン数比較部２２は、要求Link Widthと、実際に構成されたLink Widthとを比較し、かつ、スピード比較部２３は、要求Link Speedと、実際に構成されたLink Speedとを比較する。

図６では、比較結果の例として、Link Widthは4'h3で一致するが、Link Speedは2'h2と2'h1で不一致である場合を示している。このような場合、Ｔ３において、割合計算部２４は、割り込み制御部１５に対してリンク構成変化割り込みを発行（通知）するとともに、レーン数比較部２２とスピード比較部２３の比較結果に基づいたリンク構成割合を計算し、計算したリンク構成割合をリカバリ処理部１６へ出力する。

図７を用いて、データ転送中にリンク構成の縮退（例えばレーン縮退）が発生した場合におけるリカバリ処理部１６のシーケンスについて説明する。

Ｔ１において、アドレス制御部２７は、主走査先端アドレスを保持しておく。

Ｔ２において、間引きイネーブル信号制御部２６は、ラインデータ（DATA１）の転送途中で、割合計算部２４からのリンク構成割合の通知によりリンク構成の縮退を検知すると、上述したように間引きイネーブル信号を生成する。そして、間引きイネーブル信号制御部２６は、生成した間引きイネーブル信号をアドレス制御部２７及びライン間引き処理部２５へアサートし、ラインデータの転送を止める。

Ｔ３において、アドレス制御部２７は、転送を中止したラインデータのＥＯＬを間引きイネーブル信号制御部２６が受信した際に、受信主走査先端アドレスから送信主走査先端アドレスに値を移す。

Ｔ４において、次のラインデータ（DATA２）の転送が後段に開始される。その際、アドレス制御部２７は、送信主走査先端アドレスをスタートアドレスとし、その後はバースト量に応じてインクリメントしていく。

Ｔ５において、ラインデータ（DATA３）がＤＭＡＣ１３よりライン間引き処理部２５へ転送されてくるが、間引きイネーブル信号制御部２６により間引きイネーブル信号がアサートされるため、このDATA３は転送されない。このとき、後段にはDATA２を転送中の状態となる。

Ｔ６において、アドレス制御部２７は、DATA２のＥＯＬにて、送信主走査先端アドレスを主走査幅情報及びその前の先端アドレスを基に演算（生成）する。

Ｔ７において、ライン間引き処理部２５へラインデータ（DATA４）が転送されてきたら、アドレス制御部２７は、送信主走査先端アドレスの値をスタートアドレスとする。これによりDATA４が転送される。

以上説明したように、本実施形態のＭＦＰ及びＡＳＩＣによれば、PCI-Expressを使用するデータ通信（データ転送）において、所望のレーン数及びスピードでリンク構成がなされていない場合でも、異常画像にすることなく画像データを転送することができ、また、ＭＦＰを完全に停止させないので、ユーザのダウンタイムを減少させることができる。

以上、本発明の実施形態について説明したが、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変形が可能である。

例えば、上述した実施形態における動作は、ハードウェア、または、ソフトウェア、あるいは、両者の複合構成によって実行することも可能である。

ソフトウェアによる処理を実行する場合には、処理シーケンスを記録したプログラムを、専用のハードウェアに組み込まれているコンピュータ内のメモリにインストールして実行させてもよい。あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させてもよい。

例えば、プログラムは、記録媒体としてのハードディスクやＲＯＭ（Read Only Memory）に予め記録しておくことが可能である。あるいは、プログラムは、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory），ＭＯ（Magneto optical）ディスク，ＤＶＤ（Digital Versatile Disc）、磁気ディスク、半導体メモリなどのリムーバブル記録媒体に、一時的、あるいは、永続的に格納（記録）しておくことが可能である。このようなリムーバブル記録媒体は、いわゆるパッケージソフトウエアとして提供することが可能である。

なお、プログラムは、上述したようなリムーバブル記録媒体からコンピュータにインストールする他、ダウンロードサイトから、コンピュータに無線転送してもよい。または、ＬＡＮ（Local Area Network）、インターネットといったネットワークを介して、コンピュータに有線で転送してもよい。コンピュータでは、転送されてきたプログラムを受信し、内蔵するハードディスク等の記録媒体にインストールすることが可能である。

また、上記実施形態で説明した処理動作に従って時系列的に実行されるのみならず、処理を実行する装置の処理能力、あるいは、必要に応じて並列的にあるいは個別に実行するように構築することも可能である。

１、２、３ ＡＳＩＣ
４ ＣＰＵ
５ ＨＤＤ
６ メモリ
７ スキャナ
８ プロッタ
９、１０、１１ PCI-Express
１２ スキャナ画像処理部
１３ ＤＭＡＣ
１４ ＰＣＩＥ（ＥＮＤＰ）制御部
１５ 割り込み制御部
１６ リカバリ処理部
１７ 論理層
１８ レーン数・スピード比較部
１９ レジスタ制御部
２２ レーン数比較部
２３ スピード比較部
２４ 割合計算部
２５ ライン間引き処理部
２６ 間引きイネーブル信号制御部
２７ アドレス制御部

特開２００９−１１６７３２号公報 特開２００８−２０４２４５号公報

Claims (5)

1. PCI-Expressを用いてデータ通信を行うデータ通信装置であって、
   データの転送中に、前記PCI-Expressにおいて実際に構成されたリンク構成と、前記データの転送に要求されるリンク構成とを比較し、当該比較結果を基に、前記実際に構成されたリンク構成が前記要求されるリンク構成に対してどの位の割合かを示すリンク構成割合を計算する比較計算手段と、
   前記リンク構成割合、前記データの主走査幅及びＥＯＬ（End Of Line）に基づいて、前記データを前記実際に構成されたリンク構成に合わせたデータ量にするリカバリ処理を行うリカバリ手段と、
   を有することを特徴とするデータ通信装置。
2. 前記比較計算手段は、
   前記実際に構成されたリンク構成のうちのレーン数と、前記要求されるリンク構成のうちのレーン数とを比較するレーン数比較部と、
   前記実際に構成されたリンク構成のうちのスピードと、前記要求されるリンク構成のうちのスピードとを比較するスピード比較部と、
   前記レーン数比較部と前記スピード比較部の比較結果に基づいて前記リンク割合構成を計算し、前記リカバリ手段に通知するリンク構成割合計算部と、
   を有することを特徴とする請求項１記載のデータ通信装置。
3. 前記リカバリ手段は、
   前記リンク構成割合、前記データの主走査幅及びＥＯＬに基づいて間引きイネーブル信号を生成する間引きイネーブル信号制御部と、
   前記リカバリ処理として、前記間引きイネーブル信号に応じて前記データに対する間引き処理を行うライン間引き処理部と、
   前記リカバリ処理時のデータ転送先のメモリアドレスを、前記間引き処理に応じて隙間無くメモリに転送可能なようにアドレスを生成するアドレス制御部と、
   を有することを特徴とする請求項１又は２記載のデータ通信装置。
4. 前記ライン間引き処理部は、
   前記間引きイネーブル信号制御部から前記間引きイネーブル信号が入力されている期間に前記間引き処理を行うことを特徴とする請求項３記載のデータ通信装置。
5. 請求項１から４のいずれか１項に記載のデータ通信装置を備えることを特徴とする画像処理装置。

Images