JP2007188434A - 画像処理装置 - Google Patents

Abstract

【課題】 画像処理についての多くの画像処理パラメータ用ディスクリプタ情報を設定しているＣＰＵの負荷を軽減することができ、ＣＰＵの制御から画像処理が終了するまでに必要な処理時間を短縮することができるようにする。
【解決手段】 画像処理モジュール２の画像処理パラメータＤＭＡＣ５の画像処理パラメータ用のディスクリプタ情報を設定する内部レジスタに、そのディスクリプタ情報を制御部１が直接レジスタ設定するのではなく、一旦メモリ３に置いてからＤＭＡ処理によって画像処理モジュール２が読み込むようにしているので、制御部１のＣＰＵ負荷の低減と画像処理に要する処理速度の向上が可能になる。
【選択図】 図１

Description

この発明は、ファクシミリ装置、複写機、プリンタを含む画像形成装置と、パーソナルコンピュータを含む画像処理を行う画像処理装置に関する。

例えば、ファクシミリ装置、複写機、プリンタを含む画像形成装置では、画像データを高速で転送するためにＤＭＡコントローラが使用されている。
ＤＭＡコントローラを使用してデータを転送するとき、ＣＰＵは最初にＤＭＡコントローラにコマンドとメモリの転送開始アドレスや転送するデータ数などの入出力制御情報を与えるだけでデータ転送には介在しないで済む。
従来、１回のＤＭＡ転送要求で１ブロック分の転送バイト数を計数し、計数値が所定値になるとＤＭＡ転送を中断して、１回のＤＭＡ転送要求で１ブロック単位でデータを転送する画像処理装置（例えば、特許文献１参照）があった。
特開平７−２１１１７号公報

しかしながら、従来の画像処理装置では、ＣＰＵは１ブロックの転送毎にＤＭＡコントローラにコマンドを発行するので、全体のデータ量が非常に多く、１ブロックのサイズが小さい場合、ＣＰＵが関与する回数も増え、ＣＰＵの負担がかなり多くなるという問題があった。
この発明は上記の点に鑑みてなされたものであり、画像処理についての多くの画像処理パラメータ用ディスクリプタ情報を設定しているＣＰＵの負荷を軽減すると共に、ＣＰＵの制御から画像処理が終了するまでに必要な処理時間を短縮できるようにすることを目的とする。

この発明は上記の目的を達成するため、次の画像処理装置を提供する。
（１）画像処理パラメータＤＭＡＣとリードＤＭＡＣとライトＤＭＡＣのそれぞれが連動して画像処理をするようにした画像処理装置。
（２）上記（１）の画像処理装置において、上記画像処理パラメータＤＭＡＣと上記リードＤＭＡＣと上記ライトＤＭＡＣがメモリに設定されたそれぞれのディスクリプタ情報を同時に読み込んで取得する画像処理装置。

（３）上記（１）の画像処理装置において、上記画像処理パラメータＤＭＡＣがメモリに設定されたディスクリプタ情報を最初に読み込み、その読み込みが終了したら、上記リードＤＭＡＣと上記ライトＤＭＡＣが上記メモリに設定されたそれぞれのディスクリプタ情報を同時に読み込んで取得する画像処理装置。
（４）上記（１）の画像処理装置において、上記画像処理パラメータＤＭＡＣと上記リードＤＭＡＣと上記ライトＤＭＡＣの全てを制御する制御モジュールを設けた画像処理装置。

この発明による画像処理装置は、画像処理についての多くの画像処理パラメータ用ディスクリプタ情報を設定しているＣＰＵの負荷を軽減することができ、ＣＰＵの制御から画像処理が終了するまでに必要な処理時間を短縮することができる。

以下、この発明を実施するための最良の形態を図面に基づいて具体的に説明する。
〔実施例１〕
図２は、この発明の実施例１の画像処理装置の機能構成を示すブロック図である。
この画像処理装置は、ファクシミリ装置、複写機、プリンタを含む各種の画像形成装置に備わる装置であり、ＣＰＵ，ＲＯＭ及びＲＡＭを含むマイクロコンピュータによって実現される制御部１と画像処理モジュール２と、メモリ３とからなる。
上記画像処理モジュール２は、例えば、特定用途向け集積回路（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＡＳＩＣ）によって実現され、レジスタ４と、いずれもＣＰＵを介すことなく直接データ転送を行うダイレクトメモリアクセス（ＤＭＡ）転送の画像処理パラメータＤＭＡＣ５と、リード（Ｒｅａｄ）ＤＭＡＣ６と、ライト（Ｗｒｉｔｅ）ＤＭＡＣ７とからなり、画像処理パラメータＤＭＡＣ５とリードＤＭＡＣ６とライトＤＭＡＣ７のそれぞれが連動して画像処理をする。

図１は、図２に示す画像処理装置における制御処理を示すフローチャート図である。
ステップ（図中「Ｓ」で示す）１〜３で、制御部１がメモリ３に対してリードＤＭＡＣ６とライトＤＭＡＣ７の各ＤＭＡＣ用のディスクリプタ情報と、画像処理パラメータＤＭＡＣ５の画像処理パラメータ用のディスクリプタ情報とを書き込む。
ステップ４で、制御部１が画像処理モジュール２に対してレジスタ情報を書き込んで必要なレジスタを設定する。画像処理モジュール２は制御部１からのレジスタ情報の書き込みによりレジスタを設定する。
ステップ５で、制御部１が画像処理モジュール２に対して起動レジスタを使って起動させる。画像処理モジュール２が、制御部１によって起動されたら、レジスタ４から画像処理パラメータＤＭＡＣ５、リードＤＭＡＣ６、ライトＤＭＡＣ７に対してそれぞれ起動信号ＥＸＥＣを同時に送る。したがって、画像処理パラメータＤＭＡＣ５、リードＤＭＡＣ６、ライトＤＭＡＣ７は同時に起動する。

ステップ６で、レジスタ４から起動信号ＥＸＥＣを受けたリードＤＭＡＣ６が、メモリ３からリードＤＭＡＣ用のディスクリプタ情報を読み込んで取得し、内部レジスタへ設定する。
ステップ７で、レジスタ４から起動信号ＥＸＥＣを受けた画像処理パラメータＤＭＡＣ５が、レジスタ設定で指定されたメモリ３のメモリアドレスから画像処理パラメータ用のディスクリプタ情報を読み込んで取得し、各画像処理パラメータ用のディスクリプタ情報を内部レジスタへ設定する。
ステップ８で、レジスタ４から起動信号ＥＸＥＣを受けたライトＤＭＡＣ７が、メモリ３からライトＤＭＡＣ用のディスクリプタ情報を読み込んで取得し、内部レジスタへ設定する。
上記ステップ６〜８の処理は同時に行われ、それにより、画像処理パラメータＤＭＡＣ５とリードＤＭＡＣ６とライトＤＭＡＣ７がメモリ３に設定されたそれぞれのディスクリプタ情報を同時に読み込んで取得する。

ステップ９で、画像処理パラメータＤＭＡＣ５が、リードＤＭＡＣ６に対して画像処理パラメータ用のディスクリプタ情報を内部レジスタへ設定して終了したことを示す終了通知を送る。この終了通知は、画像処理パラメータＤＭＡＣ５が画像処理パラメータ用のディスクリプタ情報を内部レジスタに完全に設定する前に、リードＤＭＡＣ６がメモリ３から画像データを読み込んで画像処理を行うと異常画像になる不具合が発生する為、その不具合の発生を防止するのに必要な通知である。
ステップ１０で、リードＤＭＡＣ６が、上記終了通知に基づいて画像処理パラメータＤＭＡＣ５の内部レジスタに画像処理パラメータ用のディスクリプタ情報が設定されたことを確認し、ステップ５で取得したディスクリプタ情報に基づいてメモリ３から画像データを読み込み、画像処理モジュール２はその画像データに画像処理を行う。

ステップ１１で、ライトＤＭＡＣ７が、ステップ８で取得したディスクリプタ情報に基づいて画像処理モジュール２による画像処理後の画像データを順次メモリ３に書き込む。
ステップ１２で、リードＤＭＡＣ６が、ライトＤＭＡＣ７に対して画像データを全て読み込んだことを示す終了通知を送る。
ステップ１３で、ライトＤＭＡＣ７が、メモリ３に全ての画像処理後の画像データを書き込み、且つリードＤＭＡＣ６から終了通知が来たことを確認後、制御部１に対して画像処理終了を示す終了通知を送り、制御部１はその終了通知に基づいて終了の割込み処理を行う。

このようにして、画像処理モジュール２の画像処理パラメータＤＭＡＣ５の画像処理パラメータ用のディスクリプタ情報を設定する内部レジスタに、そのディスクリプタ情報を制御部１が直接レジスタ設定するのではなく、一旦メモリ３に置いてからＤＭＡ処理によって画像処理モジュール２が読み込むようにしているので、制御部１のＣＰＵ負荷の低減と画像処理に要する処理速度の向上が可能になる。

〔実施例２〕
図４は、この発明の実施例２の画像処理装置の機能構成を示すブロック図である。
この画像処理装置は、実施例１と同じく、ファクシミリ装置、複写機、プリンタを含む各種の画像形成装置に備わる装置であり、ＣＰＵ，ＲＯＭ及びＲＡＭを含むマイクロコンピュータによって実現される制御部１１と画像処理モジュール１２と、メモリ１３とからなる。
上記画像処理モジュール１２は、例えば、ＡＳＩＣによって実現され、レジスタ１４と、いずれもＣＰＵを介すことなくデータ転送を行うＤＭＡ転送の画像処理パラメータＤＭＡＣ１５と、リードＤＭＡＣ１６と、ライトＤＭＡＣ１７とからなり、画像処理パラメータＤＭＡＣ１５とリードＤＭＡＣ１６とライトＤＭＡＣ１７のそれぞれが連動して画像処理をする。

図３は、図４に示す画像処理装置における制御処理を示すフローチャート図である。
ステップ（図中「Ｓ」で示す）２１〜２３で、制御部１１がメモリ１３に対してリードＤＭＡＣ１６とライトＤＭＡＣ１７の各ＤＭＡＣ用のディスクリプタ情報と、画像処理パラメータＤＭＡＣ１５の画像処理パラメータ用のディスクリプタ情報とを書き込む。
ステップ２４で、制御部１１が画像処理モジュール１２に対してレジスタ情報を書き込んで必要なレジスタを設定する。画像処理モジュール１２は制御部１１からのレジスタ情報の書き込みによりレジスタを設定する。

ステップ２５で、制御部１１が画像処理モジュール１２に対して起動レジスタを使って起動させる。画像処理モジュール１２は、制御部１１によって起動されたら、レジスタ１４から画像処理パラメータＤＭＡＣ１５に対してのみ起動信号ＥＸＥＣを送る。
ステップ２６で、レジスタ１４から起動信号ＥＸＥＣを受けた画像処理パラメータＤＭＡＣ１５が、レジスタ設定で指定されたメモリ１３のメモリアドレスから画像処理パラメータ用のディスクリプタ情報を読み込んで取得し、各画像処理パラメータ用のディスクリプタ情報を内部レジスタへ設定する。
ステップ２７で、画像処理パラメータＤＭＡＣ１５が、画像処理パラメータ用のディスクリプタ情報を全て取得したら、リードＤＭＡＣ１６に対して起動信号ＥＸＥＣを送る。

ステップ２８で、画像処理パラメータＤＭＡＣ１５から起動信号ＥＸＥＣを受けたリードＤＭＡＣ１６が、メモリ１３からリードＤＭＡＣ用のディスクリプタ情報を読み込んで取得し、内部レジスタへ設定する。
ステップ２９で、リードＤＭＡＣ１６が、ステップ２８の動作と同時に、ライトＤＭＡＣ１７に対して起動信号ＥＸＥＣを送る。
ステップ３０で、リードＤＭＡＣ１６から起動信号ＥＸＥＣを受けたライトＤＭＡＣ１７が、メモリ１３からライトＤＭＡＣ用のディスクリプタ情報を読み込んで取得し、内部レジスタへ設定する。
上記ステップ２６の処理後、上記ステップ２８と上記ステップ３０の各処理を同時に行うことにより、画像処理パラメータＤＭＡＣ１５がメモリ１３に設定されたディスクリプタ情報を最初に読み込み、その読み込みが終了したら、リードＤＭＡＣ１６とライトＤＭＡＣ１７がメモリ１３に設定されたそれぞれのディスクリプタ情報を同時に読み込んで取得する。

ステップ３１で、リードＤＭＡＣ１６が、ステップ３０で取得したディスクリプタ情報に基づいてメモリ１３から画像データを読み込み、画像処理モジュール１２はその画像データに画像処理を行う。
ステップ３２で、リードＤＭＡＣ１６が全ての画像データを読み込んだら、ライトＤＭＡＣ１７に対して画像データを全て読み込んだことを示す終了通知を送る。
ステップ３３で、ライトＤＭＡＣ１７が、ステップ３０で取得したディスクリプタ情報に基づいて画像処理モジュール１２による画像処理後の画像データをメモリ１３に書き込む。
ステップ３４で、ライトＤＭＡＣ１７が、メモリ１３に全ての画像処理後の画像データを書き込み、且つリードＤＭＡＣ１６から終了通知が来たことを確認後、制御部１１に対して画像処理終了を示す終了通知を送り、制御部１１はその終了通知に基づいて割込み処理を行う。

例えば、画像データの読み込み時には、一枚分の画像データをメモリに展開せずに、画像データを分割して読み込むこともある。その際には、分割データ単位毎にディスクリプタ情報の読み込みを行う必要がある。
また、画像処理パラメータ用のディスクリプタ情報は、画像データ１枚全てに同じパラメータなので、最初の一回の読み込みで良い。
従って、画像処理パラメータ用のディスクリプタ情報の読み込みと画像データ用のディスクリプタ情報を同時に読み込むと２回目以降のリードＤＭＡＣの動作を変える必要があり、ゲート規模や回路の難易度が上がってしまう。

そこで、実施例２の画像処理装置のようにして、画像処理パラメータ用のディスクリプタ情報を読み込んだ後で画像データ用のディスクリプタ情報であるリードＤＭＡＣ１６とライトＤＭＡＣ１７の各ディスクリプタ情報の読み込みをして、画像データの読み込みを行うことにより、画像データを分割して処理する場合の２回目以降のリードＤＭＡＣ１６のする処理は１回目同様の動作をすれば良く、回路を作成する際の難易度を下げることができる。

〔実施例３〕
図６は、この発明の実施例３の画像処理装置の機能構成を示すブロック図である。
この画像処理装置は、実施例１，２と同じく、ファクシミリ装置、複写機、プリンタを含む各種の画像形成装置に備わる装置であり、ＣＰＵ，ＲＯＭ及びＲＡＭを含むマイクロコンピュータによって実現される制御部２１と画像処理モジュール２２と、メモリ２３とからなる。
上記画像処理モジュール２２は、例えば、ＡＳＩＣによって実現され、レジスタを含む制御モジュール２４と、いずれもＣＰＵを介すことなくデータ転送を行うＤＭＡ転送の画像処理パラメータＤＭＡＣ２５と、リードＤＭＡＣ２６と、ライトＤＭＡＣ２７とからなり、制御モジュール２４の制御によって画像処理パラメータＤＭＡＣ２５とリードＤＭＡＣ２６とライトＤＭＡＣ２７のそれぞれが連動して画像処理をする。

図５は、図６に示す画像処理装置における制御処理を示すフローチャート図である。
ステップ（図中「Ｓ」で示す）４１〜４３で、制御部２１がメモリ２３に対してリードＤＭＡＣ２６とライトＤＭＡＣ２７の各ＤＭＡＣ用のディスクリプタ情報と、画像処理パラメータＤＭＡＣ２５の画像処理パラメータ用のディスクリプタ情報とを書き込む。
ステップ４４で、制御部２１が制御モジュール２４に対して必要なレジスタ情報を書き込んで必要なレジスタを設定する。制御モジュール２４は制御部２１からのレジスタ情報の書き込みによりレジスタを設定する。
ステップ４５で、制御部２１が制御モジュール２４に対して起動レジスタを使って起動させる。

ステップ４６で、制御モジュール２４が、内部のレジスタから画像処理パラメータＤＭＡＣ２５、リードＤＭＡＣ２６、ライトＤＭＡＣ２７に対してそれぞれ起動信号ＥＸＥＣを同時に送る。したがって、画像処理パラメータＤＭＡＣ２５、リードＤＭＡＣ２６、ライトＤＭＡＣ２７は同時に起動する。
ステップ４７で、制御モジュール２４から起動信号ＥＸＥＣを受けたリードＤＭＡＣ２６が、メモリ２３からリードＤＭＡＣ用のディスクリプタ情報を読み込んで取得し、内部レジスタへ設定する。
ステップ４８で、リードＤＭＡＣ２６が、リードＤＭＡＣ用のディスクリプタ情報の読み込を終了すると、制御モジュール２４に対して終了通知を送る。
ステップ４９で、制御モジュール２４から起動信号ＥＸＥＣを受けたライトＤＭＡＣ２７が、メモリ２３からライトＤＭＡＣ用のディスクリプタ情報を読み込んで取得し、内部レジスタへ設定する。

ステップ５０で、ライトＤＭＡＣ２７が、ライトＤＭＡＣ用のディスクリプタ情報の読み込を終了すると、制御モジュール２４に対して終了通知を送る。
ステップ５１で、制御モジュール２４から起動信号ＥＸＥＣを受けた画像処理パラメータＤＭＡＣ２５が、レジスタ設定で指定されたメモリ２３のメモリアドレスから画像処理パラメータ用のディスクリプタ情報を読み込んで取得し、各画像処理パラメータ用のディスクリプタ情報を内部レジスタへ設定する。
ステップ５２で、画像処理パラメータＤＭＡＣ２５が、全ての画像処理パラメータ用のディスクリプタ情報を取得すると、制御モジュール２４に対して終了通知を送る。
上記ステップ４７，４９，５１の処理は同時に行われ、それにより、画像処理パラメータＤＭＡＣ２５とリードＤＭＡＣ２６とライトＤＭＡＣ２７がメモリ２３に設定されたそれぞれのディスクリプタ情報を同時に読み込んで取得する。

ステップ５３で、制御モジュール２４が、画像処理パラメータＤＭＡＣ２５とリードＤＭＡＣ２６とライトＤＭＡＣ２７の全ての終了通知を受け取ったら、リードＤＭＡＣ２６とライトＤＭＡＣ２７に対してそれぞれ同時に起動信号ＥＸＥＣを送る。したがって、リードＤＭＡＣ６、ライトＤＭＡＣ７は再び同時に起動する。
ステップ５４で、リードＤＭＡＣ２６が、ステップ４７で取得したディスクリプタ情報に基づいてメモリ２３から画像データを読み込み、画像処理モジュール２２はその画像データに画像処理を行う。
ステップ５５で、リードＤＭＡＣ２６が、全ての画像データの読み込みを終了したら、制御モジュール２４に対して画像データを全て読み込んだことを示す終了通知を送る。
ステップ５６で、ライトＤＭＡＣ２７が、ステップ４９で取得したディスクリプタ情報に基づいて画像処理モジュール２２による画像処理後の画像データを順次メモリ２３に書き込む。

ステップ５７で、ライトＤＭＡＣ２７が、メモリ２３に全ての画像処理後の画像データの書き込みを終了したら、制御モジュール２４に対して画像処理後の画像データを全て書き込んだことを示す終了通知を送る。
ステップ５８で、制御モジュール２４は、リードＤＭＡＣ２６とライトＤＭＡＣ２７の両方から終了通知を受け取ったことを確認後、制御部２１に対して画像処理終了を示す終了通知を送り、制御部２１はその終了通知に基づいて終了の割込み処理を行う。

このようにして、制御モジュール２４が画像処理パラメータＤＭＡＣ２５とリードＤＭＡＣ２６とライトＤＭＡＣ２７の全てのＤＭＡＣの制御を管理しているので、画像処理パラメータＤＭＡＣ２５からリードＤＭＡＣ２６に対して直接信号を入れずに済み、リードＤＭＡＣ２６の数だけ終了通知を送る必要がなくなる。また、ＤＭＡＣの作りは全て共通化することができる。
したがって、画像処理モジュールの回路の独立性が高くなり流用性を上げることができる。

この発明による画像処理装置は、デスクトップパソコン，ノートブックパソコン等のパーソナルコンピュータにおいても適用することができる。

図２に示す画像処理装置における制御処理を示すフローチャート図である。 この発明の実施例１の画像処理装置の機能構成を示すブロック図である。 図４に示す画像処理装置における制御処理を示すフローチャート図である。

この発明の実施例２の画像処理装置の機能構成を示すブロック図である。 図６に示す画像処理装置における制御処理を示すフローチャート図である。 この発明の実施例３の画像処理装置の機能構成を示すブロック図である。

符号の説明

１，１１，２１：制御部 ２，１２，２２：画像処理モジュール ３，１３，２３：メモリ ４，１４：レジスタ ５，１５，２５：画像処理パラメータＤＭＡＣ ６，１６，２６：リードＤＭＡＣ ７，１７，２７：ライトＤＭＡＣ ２４：制御モジュール

Claims (4)

1. 画像処理パラメータＤＭＡＣとリードＤＭＡＣとライトＤＭＡＣのそれぞれが連動して画像処理をするようにしたことを特徴とする画像処理装置。
2. 請求項１記載の画像処理装置において、前記画像処理パラメータＤＭＡＣと前記リードＤＭＡＣと前記ライトＤＭＡＣがメモリに設定されたそれぞれのディスクリプタ情報を同時に読み込んで取得することを特徴とする画像処理装置。
3. 請求項１記載の画像処理装置において、前記画像処理パラメータＤＭＡＣがメモリに設定されたディスクリプタ情報を最初に読み込み、その読み込みが終了したら、前記リードＤＭＡＣと前記ライトＤＭＡＣが前記メモリに設定されたそれぞれのディスクリプタ情報を同時に読み込んで取得することを特徴とする画像処理装置。
4. 請求項１記載の画像処理装置において、前記画像処理パラメータＤＭＡＣと前記リードＤＭＡＣと前記ライトＤＭＡＣの全てを制御する制御モジュールを設けたことを特徴とする画像処理装置。
   

Images