JP5392037B2 - 情報処理装置 - Google Patents

情報処理装置 Download PDF

Info

Publication number
JP5392037B2
JP5392037B2 JP2009275496A JP2009275496A JP5392037B2 JP 5392037 B2 JP5392037 B2 JP 5392037B2 JP 2009275496 A JP2009275496 A JP 2009275496A JP 2009275496 A JP2009275496 A JP 2009275496A JP 5392037 B2 JP5392037 B2 JP 5392037B2
Authority
JP
Japan
Prior art keywords
data
arbitration
transfer
encryption
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009275496A
Other languages
English (en)
Other versions
JP2011118666A (ja
Inventor
直樹 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2009275496A priority Critical patent/JP5392037B2/ja
Publication of JP2011118666A publication Critical patent/JP2011118666A/ja
Application granted granted Critical
Publication of JP5392037B2 publication Critical patent/JP5392037B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bus Control (AREA)
  • Memory System (AREA)

Description

本発明は、複数の処理を並列で行う情報処理装置に関する。
近年、機密情報の漏洩などを防ぐことを目的として、MFP(Multi Function Products:デジタル複合機)などでもセキュリティー機能を搭載することが必須となってきている。セキュリティー機能の1つとして、MFPで扱うデータを暗号化する方法がある。この暗号化をハードウェアにより実現する方法としては、ASIC内に暗号化回路を備える方法が既に知られている。
しかしながら、今までの、データを暗号化する機能を有するMFPでは、多種多様なアプリケーションが並列で実行される場合に、各アプリケーションが扱うデータの暗号化を並列で処理するためには複数の暗号化回路をASIC内に備えるようにしなければならなかった。暗号化回路は一般的に複雑で回路規模が大きい。このため、複数の暗号化回路を備えるようにすると回路規模が大きくなってしまうという問題があった。
複数の暗号化回路を備えずに、複数のアプリケーションが扱うデータの暗号化を並列で処理を行うためには、それぞれのアプリケーションが扱うデータのデータパスを制御する必要がある。例えば、特許文献1では、転送するデータがバンドごとに異なるデータ種であっても、1回の画像データ転送により高速に正しくデータ転送できるようにするために、バンドごとにどのようなデータ種であるかをディスクリプタ領域にあらかじめ記述しておき、このディスクリプタ領域の情報に基づき、バンドごとにデータパスを切り替える方法が開示されている。
しかしながら、特許文献1において開示された方法では、データ処理を並列で行うためにはその処理を行う回路を複数備える必要がある。
そこで本発明は、上記問題点に鑑みてなされたもので、最小限の回路規模により複数の暗号化処理を並列に行う情報処理装置を提供することを目的とする。
上記課題を解決するため、本発明における情報処理装置は、メモリ上のデータを転送する複数の転送手段と、前記複数の転送手段により転送されたデータに処理を施すデータ処理手段と、前記複数の転送手段からの複数のデータ転送要求をアビトレーションするアビトレーション手段と、前記データ処理手段における処理に関するパラメータを前記複数の転送手段ごとに保持するパラメータ保持手段と、前記アビトレーション手段によるアビトレーションの結果に基づき、前記パラメータ保持手段により保持されているパラメータを前記データ処理手段に出力するパラメータ出力手段と、前記データ処理手段により処理されたデータの出力先を選択する出力先選択手段と、を有し、前記データ処理手段は、前記パラメータ出力手段により出力されたパラメータに基づき処理を行い、動作状況を示す動作中判別信号を前記アビトレーション手段に送信し、前記アビトレーション手段は、前記複数のデータ転送要求それぞれの優先度が記述されたアビトレーションポリシーを保持しており、当該アビトレーションポリシーと前記動作中判別信号とに基づき、前記複数のデータ転送要求をアビトレーションし、前記出力先選択手段は、前記アビトレーション手段によるアビトレーションの結果と前記動作中判別信号に基づき、前記データ処理手段により処理されたデータの出力先を選択することを特徴とする。
本発明により、最小限の回路規模により複数の暗号化処理を並列に行うことができる。
本発明の実施形態に係る情報処理装置を備えたMFPの構成を示す図である。 本発明の実施形態に係る情報処理装置を備えたMFPの外部インターフェイス制御ASICの内部構造を示す図である。 メインメモリ上に配置された画像データとDMACの動作単位について説明する図である。 本発明の実施形態に係る情報処理装置を備えたMFPのセキュリティー暗号化制御回路を説明する図である。 本発明の実施形態に係る情報処理装置を備えたMFPにおけるセキュリティー暗号化制御回路の並列処理時の処理動作を説明する図である。
本発明の実施の形態を説明する。本発明は、MFPなどで複数のアプリケーションが暗号化の並列処理に際して、以下の特徴を有する。要するに、複数のアプリケーションごとの暗号化動作のパラメータを保持し、暗号化処理要求ごとに暗号化動作パラメータおよび、入出力データパスを切り替えることが特徴になっている。上記記載の本発明の特徴について、以下の図面を用いて詳細に解説する。
図1は本発明の実施形態に係る情報処理装置を備えたMFPの構成を示す図である。MFPは、CPU1と、メインメモリ2と、システムバス3と、スキャナ装置4と、スキャナ制御ASIC5と、プロッタ装置6と、プロッタ制御ASIC7と、外部インターフェイス制御ASIC8と、を有して構成される。
CPU1は、本MFPを制御するためのものである。メインメモリ2は、CPU1が本MFPを制御するためのプログラムが展開され、そのワーク領域として使用されたり、本MFPが扱う画像データなどを一時保管したりする。システムバス3は、CPU1と各制御ASICとを接続するためのバスであり、PCIエクスプレスなどの高速バスが用いられたりする。
スキャナ装置4は、コピーする画像データや外部インターフェイスへ出力するための画像データを読み取る機能を有している。スキャナ制御ASIC5は、スキャナ装置4により読み取られた画像データに対して画像処理を行い、システムバス3を介してメインメモリ2に画像データを蓄積する。
プロッタ装置6は、メインメモリ2に置かれた画像データを印刷するための機能を有している。
プロッタ制御ASIC7は、メインメモリ2に置かれた画像データをプロッタ装置6により印刷できるように画像処理したり、プロッタ装置6の印刷タイミングにあわせて画像データを送ったりする。
外部インターフェイス制御ASIC8は、MFPに付加機能を与えるための外部インターフェイス、例えば、ネットワークインターフェイス、USB、SDカードなどのインターフェイスや画像処理を高速化するためのハードウェアアクセラレータ、暗号化処理回路などを備えている。
図2は、本発明の実施形態に係る情報処理装置を備えたMFPの外部インターフェイス制御ASIC8の内部構造を示す図である。外部インターフェイス制御ASIC8は、ネットワークインターフェイス回路21と、セキュリティー暗号化回路22と、を備えており、ホストインターフェイス制御回路23と、アービタ24と、各DMAC(Direct Memory Access Controller)25〜28と、ネットワークインターフェイス制御回路29と、セキュリティー暗号化制御回路30と、を備えている。
ホストインターフェイス制御回路23は、システムバス3との接続制御を行い、CPU1からネットワークインターフェイス制御回路21やセキュリティー暗号化制御回路22、および各DMAC25〜28に対するレジスタ設定や、メインメモリ2上のデータをReadDMAC25、27により読み込んだり、処理後のデータをWriteDMAC26、28により書き込んだりするデータパスの制御を行う。システムバス3がPCIエクスプレスの場合、ホストインターフェイス制御回路23は、PCIエクスプレスのエンドポイント回路などに相当する。
アービタ24は、各DMAC25〜28からのシステムバス3越しのメインメモリ2へのアクセスを調停する。
例えば、メインメモリ2上の画像データを暗号化処理する場合(図2の(1)のデータフロー)の動作概要を説明する。メインメモリ2上に置かれた画像データをReadDMAC27により読み込み、セキュリティー暗号化制御回路30に転送する。画像データは、さらにセキュリティー暗号化制御回路30からセキュリティー暗号化回路22に転送されて暗号化される。暗号化されたデータは、再びセキュリティー暗号化制御回路30を介して、WriteDMAC28によりメインメモリ2上に書き戻される。つまり、メインメモリ2に書き込まれる。
また、メインメモリ2上の画像データを暗号化してネットワークインターフェイスに送信する場合(図2の(2)のデータフロー)の動作概要を説明する。メインメモリ2上に置かれた画像データをReadDMAC27により読み込み、暗号化する場合はセキュリティー暗号化制御回路30に転送する。画像データは、さらにセキュリティー暗号化制御回路30からセキュリティー暗号化回路22に転送され暗号化される。暗号化されたデータは、ネットワークインターフェイス制御回路21に転送され、さらにネットワークインターファイス回路21を通して外部のネットワークインターフェイスへ送信される。
図3は、メインメモリ2上に配置された画像データとDMAC25〜28の動作単位について説明する図である。メインメモリ2上に置かれた画像データは、複数に分割され、バンドと呼ばれる単位で扱われる。暗号化処理はこのバンド単位で行われ、各バンドのデータ転送開始を暗号化処理要求として扱う。DMACは、バンドごとに用意されたメインメモリ2上のディスクリプタを読み込んでその内容を参照しながらデータ転送を行う。
NextDescripterPointerは、次のバンドのディスクリプタがメインメモリ2上のどこのアドレスにあるかを示し、StartAddressは、そのバンドで転送すべき画像データの先頭アドレスを示す。Sizeは、そのバンドで転送すべき画像データの転送量を示し、ModeはDMACが特殊動作を行う場合のフラグなどが示されている。
例えば、DMACはバンド1の処理が完了したら、NextDescripterPointerに示すアドレスからバンド2のディスクリプタを読み込み、StartAddress、Size、Modeに従い、転送動作を開始する。バンド単位の動作が完了したときにNextDescripterPointerが「0」であった場合はそのバンドでDMAC全体の動作が完了することになる。
図4は、本発明の実施形態に係る情報処理装置を備えたMFPのセキュリティー暗号化制御回路を説明する図である。図5は、本発明の実施形態に係る情報処理装置を備えたMFPにおけるセキュリティー暗号化制御回路の並列処理時の処理動作を説明する図である。メインメモリ2上の画像データをセキュリティー暗号化回路22で暗号化してメインメモリ2に書き戻すアプリケーションAと、メインメモリ2上の画像データをセキュリティー暗号化回路22で暗号化してネットワークインターフェイスに送信するアプリケーションBと、が並列に動作した場合のMFPにおける処理動作を、図4と図5を参照しながら説明する。
CPU1によりアプリケーションAに関する暗号化動作パラメータ(暗号化モードや暗号化に関するテーブルや暗号鍵などのパラメータ)とアプリケーションBに関する暗号化動作パラメータがセキュリティー暗号化制御回路22内のパラメータレジスタ31に設定される(S101、S102)。このパラメータレジスタ31は、並列動作するアプリケーションの数だけレジスタセット群があるものとする。
次に、各アプリケーションはDMACを起動させてデータ転送を開始する。各アプリケーションが転送を行うデータの1バンド目のデータ転送開始信号よりセキュリティー暗号化制御回路30は暗号化処理要求を受け付けて(S103)、アービタ回路32によりアビトレーション(調停)処理を行う(S104)。つまり、各アプリケーションとセキュリティー暗号化回路30との間でのデータの入出力の調停を行う。
ここでは、アプリケーションBの優先順位が高いアビトレーションポリシーだったとする。つまり、アプリケーションBのデータの暗号化をアプリケーションAのデータの暗号化に優先して行うアビトレーションポリシーであったとする。アービタ回路32のアビトレーションポリシーは、各アプリケーションのリアルタイム性などに応じてレジスタ設定などで変更できるものとする。
セキュリティー暗号化制御回路30はこのアビトレーション結果に応じて動作パラメータ設定レジスタに保持されたアプリケーションA用の暗号化動作パラメータまたはアプリケーションB用の暗号化動作パラメータを選択し、セキュリティー暗号化回路22に出力する。ここでは、まず、アプリケーションBの暗号化動作パラメータを出力する(S105)。
次に、セキュリティー暗号化制御回路30は、暗号化すべきデータをセキュリティー暗号化回路22に転送する(S106)。
セキュリティー暗号化回路22は、入力されたデータを暗号化動作パラメータに従い、暗号化を開始する(S107)。
セキュリティー暗号化回路22は、最初のデータの暗号化(暗号化回路の特性によりライン単位だったり特定データ量単位だったりする)が完了し、暗号化データを出力する前にセキュリティー暗号化制御回路30に対して暗号化データの出力開始信号を出力する(S108)。
セキュリティー暗号化制御回路30は、この暗号化データ出力開始信号とアービタ回路32からのアビトレーション結果を示す信号により出力すべきデータパスを決定して切り替える(S109)。ここでは、アプリケーションBのデータパスを選択する。
暗号化されたデータは、処理要求元の回路に転送され(S110)、1バンド分のデータの暗号化処理が完了したときに、セキュリティー暗号化回路22はセキュリティー暗号化制御回路33に対して暗号化データの出力終了信号を出力する(S111)。
アービタ回路32は、この暗号化データの出力終了信号により新たなアビトレーション処理が行われる(S112)。
ここでは、アプリケーションAの暗号化処理要求がwaitされているので、これを受け付けて上述の同様にアプリケーションAの1バンド目の暗号化処理が行われる(S113〜S119)。
以降、アプリケーションAとアプリケーションBのバンド単位ごとに暗号化処理が並列処理される動作となる。
つまり、本発明の実施形態に係る情報処理装置における処理動作では、上記のように、セキュリティー暗号化回路22は、動作状況を示す動作中判別信号として、暗号化データを出力する前には出力開始信号を、暗号化処理が完了したときは出力終了信号を、セキュリティー制御回路33に出力する。セキュリティー制御回路30のアービタ回路32は、この動作中判別信号とアビトレーションポリシーとに基づいて、上記のように、データの流れの調停を行う。
なお、上記の処理動作において、各アプリケーションからの暗号化処理要求、つまり、転送開始信号は、ページ単位で出力されるようにしても良いし、ライン単位で出力されるようにしても良い。
このように複数のアプリケーションごとの暗号化動作のパラメータを保持し、暗号化処理要求ごとに暗号化動作パラメータおよび入出力データパスを切り替えることにより、最小限の回路規模により複数の暗号化の並列処理をすることができるようになる。また、回路規模を小さくできるため、消費電力を低減することも可能になる。また、回路規模を小さくできるため、ASICのコストを低減することも可能になる。
なお、上記では、データに施される処理として暗号化処理について記載したが、暗号化処理に限るものではない。例えば、セキュリティー暗号化回路30の代わりに、データの圧縮伸張を行う圧縮伸張回路を備えるようにすれば、上記と同様に、最低限の回路規模により複数の圧縮伸張処理を並列に行うことができるようになる。
上述した実施形態における処理動作は、ハードウェア、または、ソフトウェア、あるいは、両者の複合構成によって実行することも可能である。
なお、ソフトウェアによる処理を実行する場合には、処理シーケンスを記録したプログラムが格納されているROM(Read Only Memory)から、専用のハードウェアに組み込まれているコンピュータ内のメモリ(RAM)にプログラムを読み込んで実行させるか、あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させることが可能である。
例えば、プログラムは、記録媒体としてのハードディスクやROMに予め記録しておくことが可能である。あるいは、プログラムは、フロッピー(登録商標)ディスク等の磁気ディスク、CD(Compact Disc)、DVD(Digital Versatile Disc)等の光ディスク、MO(Magneto Optical)ディスク等の光磁気ディスクなどのリムーバブル記録媒体に、一時的、あるいは、永続的に格納(記録)しておくことが可能である。
このようなリムーバブル記録媒体は、いわゆるパッケージソフトウェアとして提供することが可能である。
なお、プログラムは、上述したようなリムーバブル記録媒体からコンピュータにインストールする他、ダウンロードサイトから、コンピュータに無線転送したり、LAN(Local Area Network)、インターネットといったネットワークを介して、コンピュータに有線で転送したりし、コンピュータでは、転送されてきたプログラムを受信し、内蔵するハードディスク等の記録媒体にインストールすることが可能である。
また、上記実施形態で説明した処理動作に従って時系列的に実行されるのみならず、処理を実行する装置の処理能力、あるいは、必要に応じて並列的にあるいは個別に実行するように構築することも可能である。
また、上記実施形態で説明したシステムは、複数の装置の論理的集合構成にしたり、各装置の機能を混在させたりするように構築することも可能である。
以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範囲な趣旨および範囲から逸脱することなく、これら具体例に様々な修正および変更が可能である。
また、本発明における情報処理装置は、前記データ処理手段により施される処理が暗号化処理であるようにしても良い。
また、本発明における情報処理装置は、前記データ処理手段により施される処理が圧縮伸張処理であるようにしても良い。
また、本発明における情報処理装置は、前記アビトレーションポリシーを設定する設定手段を有するようにしても良い。
また、本発明における情報処理装置は、前記複数の転送手段は、前記データ転送要求をページ単位で行うようにしても良い。
また、本発明における情報処理装置は、前記データ処理手段における処理に関するデータを保持するデータ保持手段を有し、前記複数の転送手段は、前記データ転送要求をライン単位で行い、前記データ保持手段は、前記データ処理手段により処理の完了したバンドの最終ラインのデータを保持しているようにしても良い。
1 CPU
2 メインメモリ
8 外部インターフェイス制御ASIC
21 ネットワークインターフェイス回路
22 セキュリティー暗号化回路
23 ホストインターファイス制御回路
24 アービタ
25 ReadDMAC
26 WriteDMAC
27 ReadDMAC
28 WriteDMAC
29 ネットワークインターフェイス制御回路
30 セキュリティー暗号化制御回路
31 パラメータレジスタ
32 アービタ回路
特開2001−113759号公報

Claims (6)

  1. メモリ上のデータを転送する複数の転送手段と、
    前記複数の転送手段により転送されたデータに処理を施すデータ処理手段と、
    前記複数の転送手段からの複数のデータ転送要求をアビトレーションするアビトレーション手段と、
    前記データ処理手段における処理に関するパラメータを前記複数の転送手段ごとに保持するパラメータ保持手段と、
    前記アビトレーション手段によるアビトレーションの結果に基づき、前記パラメータ保持手段により保持されているパラメータを前記データ処理手段に出力するパラメータ出力手段と、
    前記データ処理手段により処理されたデータの出力先を選択する出力先選択手段と、を有し、
    前記データ処理手段は、前記パラメータ出力手段により出力されたパラメータに基づき処理を行い、動作状況を示す動作中判別信号を前記アビトレーション手段に送信し、
    前記アビトレーション手段は、前記複数のデータ転送要求それぞれの優先度が記述されたアビトレーションポリシーを保持しており、当該アビトレーションポリシーと前記動作中判別信号とに基づき、前記複数のデータ転送要求をアビトレーションし、
    前記出力先選択手段は、前記アビトレーション手段によるアビトレーションの結果と前記動作中判別信号に基づき、前記データ処理手段により処理されたデータの出力先を選択することを特徴とする情報処理装置。
  2. 前記データ処理手段により施される処理が暗号化処理であることを特徴とする請求項1に記載の情報処理装置。
  3. 前記データ処理手段により施される処理が圧縮伸張処理であることを特徴とする請求項1に記載の情報処理装置。
  4. 前記アビトレーションポリシーを設定する設定手段を有することを特徴とする請求項1から3のいずれか1項に記載の情報処理装置。
  5. 前記複数の転送手段は、前記データ転送要求をページ単位で行うことを特徴とする請求項1から4のいずれか1項に記載の情報処理装置。
  6. 前記データ処理手段における処理に関するデータを保持するデータ保持手段を有し、
    前記複数の転送手段は、前記データ転送要求をライン単位で行い、
    前記データ保持手段は、前記データ処理手段により処理の完了したバンドの最終ラインのデータを保持していることを特徴とする請求項1から4のいずれか1項に記載の情報処理装置。
JP2009275496A 2009-12-03 2009-12-03 情報処理装置 Expired - Fee Related JP5392037B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009275496A JP5392037B2 (ja) 2009-12-03 2009-12-03 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009275496A JP5392037B2 (ja) 2009-12-03 2009-12-03 情報処理装置

Publications (2)

Publication Number Publication Date
JP2011118666A JP2011118666A (ja) 2011-06-16
JP5392037B2 true JP5392037B2 (ja) 2014-01-22

Family

ID=44283912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009275496A Expired - Fee Related JP5392037B2 (ja) 2009-12-03 2009-12-03 情報処理装置

Country Status (1)

Country Link
JP (1) JP5392037B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3359977B2 (ja) * 1994-03-31 2002-12-24 株式会社東芝 画像形成装置
JP2001111559A (ja) * 1999-10-05 2001-04-20 Denso Corp 通信調停システム
JP3959407B2 (ja) * 2004-05-24 2007-08-15 株式会社日立製作所 画像処理装置及び画像処理システム
JP2006292921A (ja) * 2005-04-08 2006-10-26 Canon Inc 暗号処理装置
JP2007026184A (ja) * 2005-07-19 2007-02-01 Canon Inc 機能処理電子回路およびその制御手法

Also Published As

Publication number Publication date
JP2011118666A (ja) 2011-06-16

Similar Documents

Publication Publication Date Title
EP2365444B1 (en) Dma engine capable of concurrent data manipulation
EP2803012B1 (en) Using storage controller bus interfaces to secure data transfer between storage devices and hosts
US8065448B2 (en) DMA control system, printing apparatus, transfer instruction method and computer readable medium
US9419972B2 (en) Two dimensional direct memory access scheme for enhanced network protocol processing performance
JP2010152926A (ja) データ処理装置、データ入出力装置およびデータ入出力方法
JP6476655B2 (ja) データ転送制御装置
JP2006293927A (ja) ダイレクトメモリアクセス制御装置及びダイレクトメモリアクセス制御装置を含むシステムlsi
JP4408840B2 (ja) Hddコントローラ及びそれを搭載したシステム
JP6843508B2 (ja) 情報処理装置及び情報処理装置の制御方法
JP5392037B2 (ja) 情報処理装置
JP2007109053A (ja) バスアクセス制御装置
CN112470136A (zh) 直接存储器存取控制器
JPH10334037A (ja) 通信dma装置
JP5481354B2 (ja) 情報処理装置
JP2007208696A (ja) 暗号処理回路及び印刷装置
JP2007188434A (ja) 画像処理装置
US8966149B2 (en) Emulation of an input/output advanced programmable interrupt controller
US20190121761A1 (en) Bit Manipulation Capable Direct Memory Access
JP4509461B2 (ja) データ処理装置、データ入出力装置およびデータ入出力方法
JP2010140440A (ja) バス調停装置
JP2016154001A (ja) 画像処理装置、画像処理用データ転送制御方法、及び画像処理用データ転送制御プログラム
JP2007280373A (ja) データ処理装置、画像処理装置、画像形成装置及びコンピュータプログラム
JP2004342037A (ja) データ転送装置、画像形成装置、データ転送制御方法、コンピュータプログラム及び記録媒体
JP2006309561A (ja) ダイレクトメモリアクセスコントローラ及びそのデータ転送方法
JP2013098627A (ja) 画像処理制御回路、画像処理装置及び画像処理制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120912

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130930

R151 Written notification of patent or utility model registration

Ref document number: 5392037

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees