JP2011158473A

JP2011158473A - 信号発生装置及び方法

Info

Publication number: JP2011158473A
Application number: JP2011013155A
Authority: JP
Inventors: Ransom W Stephens; ランソン・ダブリュ・ステファンズ; Muralidharan Karapattu; ムラリダハラン・カラパッツ; Sampathkumar R Desai; サムパティクマラ・アール・デサイ; John C Calvin; ジョン・シー・カルビン
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 2010-02-02
Filing date: 2011-01-25
Publication date: 2011-08-18
Also published as: US20110235694A1; EP2362313A1; CN102195722A

Abstract

【課題】ランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号を発生する。
【解決手段】ＣＰＵ６０は、表示器５６にユーザ・インタフェースを発生して、シリアル・データ・パターン用のパラメータと、シリアル・データ・パターンに与えるデターミニスティック・ジッタ欠陥、ランダム・ジッタ欠陥及び少なくとも１つの偏差クレスト・ファクタ・エミュレーション欠陥用のパラメータとを設定する。これらパラメータを用いて波形記録ファイルを発生し、偏差クレスト・ファクタ・エミュレーション欠陥が欠陥シリアル・データ・パターン内に選択的に位置決めされる。波形発生回路７０は、これらに基づいて、欠陥のあるシリアル・データ・パターン・アナログ出力信号を発生する。欠陥のあるシリアル・データ・パターン・アナログ出力信号に変位クレスト・ファクタ・エミュレーション欠陥を選択的に位置決めする。
【選択図】図７

Description

本発明は、ランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号を発生する信号発生装置及び方法に関する。

高速シリアル・システム（ＨＨＳ：high speed serial system）において、受信器の１つの性能測定項目は、ビット・エラー比又はレートである。受信器のビット・エラー性能は、デターミニスティック・ジッタ及びランダム・ジッタの両方に組合せである受信信号内の総合ジッタに依存する。ジッタは、１秒当たりギガビット・レートを超えるＨＳＳシステムにおいてビット・エラー比に大きな影響を与える。一般的に、ＨＳＳシステムの送信機は、ケーブル及びバックプレーンを介して受信器に結合された差動信号を出力する。差動信号は、この差動信号をシングル・エンド信号に変換する比較器を含んだ等価器に供給される。このシングル・エンド信号をクロック回復回路に供給し、クロック回復回路は、入力波形ロジック遷移のタイミングに基づいてデータ・レート・クロック信号を処理する。その結果のクロックは、データ上の低周波数ジッタを含んでいる。回復クロックは、ハイパス・ジッタ・フィルタとして作用する判定回路のタイミングを設定する。

デターミニスティック・ジッタは、相互シンボル干渉（ＩＳＩ：Intersymbol Interference）、デューティ・サイクル歪（ＤＣＤ：duty cycle distortion）などの如き相関成分、又は、正弦波ジッタ、クロストークのある形式などの如き非相関成分を有する。信号のデターミニスティック・ジッタは、ピーク・ピーク値により容易に特徴付けられる。相互シンボル干渉は、水平及び垂直方向の両方にてアイ・クロジャーを引き起こすジッタ及び電圧ノイズの両方を引き起こす。相互シンボル干渉は、データ・レートの合理的な
分数の値で生じ、振幅は、伝送経路の損失特性に依存する。いくつかの標準（例えば、SATA、SAS、DisplayPort、USB3.0）は、図１に示す如きテンプレートに応じて正弦波ジッタを与える必要がある。クロック回復周波数応答を検知するために、マルチ・ユニット・インターバル（ＵＩ）振幅正弦波ジッタをクロック回復帯域未満で且つユニット・インターバルの分数より上で与える。

一方、信号のランダム・ジッタは、その確率密度関数（ＰＤＦ：Probability Density Function）、平均値及び標準偏差のような統計的特性により単に特徴付けることができる。設計者は、ランダム・ジッタの標準偏差（シグマ：σ）を用い、それをデターミニスティック・ジッタと組合せて、信号の総合ジッタを得て、システム・ジッタ・バジェットを評価する。ランダム・ジッタのＰＤＦ曲線上に位置するサンプリング・ポイントに応じたビット・エラー比を、平均からのシグマの数（Ｎσ）として表すことができる（Ｎは実数）。ここで、ビット・エラー比をビット・エラー確率の近似見積りとみなす。この方法は、理論的モデルを、所定ビット・エラー比のジッタ・バジェットの見積りに発展できる。しかし、経験的に実証するために、これは、所定ジッタ成分を有する信号を発生する必要があり、ビット・エラー比を評価する。典型的には、ガウスＰＤＦにとって、１０^-12のビット・エラー比は、平均からのシグマの１４倍で生じる。ここで、この平均は、最悪のデターミニスティック・ジッタ値である。これは、ＰＤＦのテール・エンドにて非常に低い確率で生じる。よって、実際のランダム・ジッタを用いて、このイベントが非常に長い時間の後に生じる。よって、実際的な測定のために、期待されるビット・エラー比１は、長時間待たなければならない。

図２は、6Gb/s Serial ATA Gen-3ストレス信号用のサンプリング・ポイント時間遅延位置に応じたビット・エラー比（ＢＥＲ：bit error ratio）用のジッタ確率密度関数（バスタブ・プロット）の累積分布関数である。ランダム・ジッタに引き起こされた長い滑らかなテールが続くデターミニスティック・ジッタが指図した高確率で内向な変位により、バスタブ曲線の構造が引き起こされる。公称ビット期間マイナスビット・エラー比でのアイ・オープニングによって、異なるビット・レート比でのアイ・オープニングが与えられる。

最も重要な試験は、図２の点線よりも上の高確率領域であり、ここでは、高確率低振幅ランダム・ジッタ及び制限された高確率ジッタ（即ち、デターミニスティック・ジッタ）が支配する。高確率でのデターミニスティック・ジッタ、図２で１０^-3よりも大きいビット・エラー比、及び一般に１０^-5よりも大きいビット・エラー比にとっての効果は、曲線でのほとんどの構造を引き起こす。例えば、正弦波ジッタ振幅よりも大きい時間遅延ジッタにて、ビット・エラー比は、迅速な衰退を体験しなければならない。ビット・エラー比での類似の突然の低下を、最大相互シンボル干渉変動に対応する時間遅延にて予測できる。この構造の全ては、点線の上の領域で生じる。低確率にて、点線（１０^-6未満のビット・エラー比）よりも下で、制限のない低確率ランダム・ジッタ変動が予測可能な確固とした滑らかな減衰を曲線に与える。

特開２００９−８５７４８号公報特開平０９−０６４９１９号公報

図２の１０^-12に等しいビット・エラー比での２点１０及び１２の間の距離が最大コンプライアント受信器感度を与える。すなわち、完全な受信器は、２点１０及び１２の間の距離で決まるジッタ・マージンを有し、１０^-12より非常に小さいビット・エラー比で動作する。受信器の判断回路でのセットアップ及びホールド・タイムが点１０及び１２の間の正確な距離ならば、受信器にはマージンがなく、１０^-12に等しいビット・エラー比で動作する。セットアップ及びホールド・タイムが２点１０及び１２の間の距離も大きいと、受信器は、１０^-12よりも大きいビット・エラー比で動作し、試験を失敗する。

受信器コンプライアンス試験は、この技術の標準のビット・エラー比条件を検知するのに充分なクレスト・ファクタの信号を発生できる信号発生器が必要となり、１０^-12のビット・エラー比は、７のクレスト・ファクタ又は約８．５ｄＢに等価なランダム・ジッタ分布に拡散した１４σが必要である。

通常は９５％の信頼レベル上限が充分である適切な信頼の正弦波ジッタ・テンプレートの少なくとも２つの周波数振幅点にて１０^-12未満のビット・エラー・レートが検証されることをコンプライアンスが必要とする。コンプライアンス・パターンにおけるあるロジック遷移が他ではなく大きなストレスを働かせエラーが生じないことを無視すると、正弦波ジッタ・テンプレートの各ポイントには３×１０¹²ビット・サンプルが必要となる。

正確な信頼レベルを達成するのに、ランダム試験は、データのかなりの統計的サンプルが必要である。受信器を試験するのに充分な統計的サンプルを得るために、バスタブ曲線を１０^-12に下げる全ての方法には多くの時間がかかり、１０^-15へのバスタブ曲線では多数の日数がかかり、１０−１８へのバスタブ曲線では数年がかかる。

マルチＧｂ／ｓデータ・レートでのリンクの好結果の動作には、クロストーク、ジッタ及び振幅ノイズを許容できる非常に高い品質の伝送路又は受信器のアーキテクチャのいずれかが必要となる。最近の１０年にわたって、PCI Express、Serial ATA及び10GbEの如き通信及びコンピュータの標準は、欠陥を許容できるコンポーネントを受信器が含むことを益々要求している。クロック・データ回復及び等価回路により、それらがデジタル信号として認識できないほど歪んだ信号を受信器が適応できる。「受信器許容試験」は、劣化した入力信号と動作する受信器の能力を調べる。このアイディアは、適切に定義された最悪信号を受信器が対象とし、特定のビット・エラー比（ＢＥＲ：Bit Error Ratio）、通常は１０^-12以下で動作することが必要である。

そこで、上述の課題を解決し、ランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号を発生する信号発生装置及び方法
が望まれている。

本発明の概念は、次の通りである。
（１）表示器と；該表示器にユーザ・インタフェースを発生して、シリアル・データ・パターン用のパラメータと、上記シリアル・データ・パターンに与えるデターミニスティック・ジッタ欠陥、ランダム・ジッタ欠陥及び少なくとも１つの偏差クレスト・ファクタ・エミュレーション欠陥用のパラメータとを設定する中央処理ユニットとを具え；上記シリアル・データ・パターン・パラメータと、上記デターミニスティック・ジッタ、ランダム・ジッタ及び上記偏差クレスト・ファクタ・エミュレーション欠陥用の上記シリアル・データ・パラメータ欠陥パラメータとを用いて波形記録ファイルを発生し、上記偏差クレスト・ファクタ・エミュレーション欠陥が上記欠陥シリアル・データ・パターン内に選択的に位置決めされ；上記波形記録ファイルを受け、上記シリアル・データ・パターン・パラメータと、上記デターミニスティック・ジッタ、ランダム・ジッタ欠陥、及び少なくとも１つの変位クレスト・ファクタ・エミュレーション欠陥用のパラメータとに基づいて、欠陥のあるシリアル・データ・パターン・アナログ出力信号を発生する波形発生回路を更に具え；上記変位クレスト・ファクタ・エミュレーション欠陥を上記欠陥のあるシリアル・データ・パターン・アナログ出力信号に選択的に位置決めする信号発生装置。
（２）上記デターミニスティック欠陥の上記パラメータは、シンボル間干渉欠陥、デューティ・サイクル歪欠陥、正弦波ジッタ欠陥、拡散スペクトラム・クロック欠陥及びクロストーク欠陥のグループから選択される概念１の信号発生装置。
（３）上記シリアル・データ・パターンは、テンプレートを有するシリアル・データ標準に対応し、上記正弦波ジッタ欠陥の周波数は、シリアル・データ・パターン・テンプレートの周波数に対応する概念２の信号発生装置。
（４）上記ランダム・ジッタ欠陥は、メディアン・デターミニスティック・ジッタ欠陥を有する遷移を除いて、上記シリアル・データ・パターンの全ての遷移に与えられる疑似ランダム・ジッタ欠陥を更に具える概念２の信号発生装置。
（５）上記メディアン・デターミニスティック・ジッタ欠陥を有する遷移は、メディアン・シンボル間干渉及び半正弦波振幅を有する概念４の信号発生装置。
（６）上記変位クレスト・ファクタ・エミュレーション欠陥のパラメータは、ランダム・ジッタ欠陥の４シグマ（σ）よりも低確率で大きい振幅ジッタ・シグマ（σ）値を有する概念１の信号発生装置。
（７）上記変位クレスト・ファクタ・エミュレーション欠陥のパラメータは、変位クレスト・ファクタ・エミュレーション欠陥の複数のパラメータを更に有し、変位クレスト・ファクタ・エミュレーション欠陥の各パラメータは、選択可能な低確率で大きい振幅ジッタ・シグマ（σ）値である概念１の信号発生装置。
（８）上記複数の変位クレスト・ファクタ・エミュレーション欠陥パラメータの変位クレスト・ファクタ・エミュレーション欠陥パラメータの各々は、上記欠陥シリアル・データ・パターンに選択的に位置し、上記複数の変位クレスト・ファクタ・エミュレーション欠陥パラメータの各々の増加する選択可能な低確率で大きな振幅ジッタ・シグマ（σ）値は、欠陥シリアル・データ・パターンの増加した長い期間に位置する概念７の信号発生装置。
（９）ランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号を発生する方法であって；シリアル・データ・パターンを発生し；デターミニスティック・ジッタ欠陥を上記シリアル・データ・パターンに与え；ランダム・ジッタ欠陥を上記波形試験信号の選択部分に与え；上記ランダム・ジッタ欠陥のない上記シリアル・データ・パターンの位置にて少なくとも１つの変位クレスト・ファクタ・エミュレーション欠陥を与え；デターミニスティック・ジッタ欠陥、ランダム・ジッタ欠陥及び変位クレスト・ファクタ・エミュレーション欠陥を有する上記シリアル・データ・パターンから波形試験信号を発生する信号発生方法。
（１０）上記デターミニスティック・ジッタ欠陥を与えるステップは、相互シンボル干渉欠陥、デューティ・サイクル歪欠陥、正弦波ジッタ欠陥、拡散スペクトラム・クロック欠陥及びクロストーク欠陥のグループから選択されたデターミニスティック・ジッタ欠陥を発生するステップを更に有する概念９の信号発生方法。
（１１）上記相互シンボル干渉欠陥を発生するステップは、Ｓパラメータ・データから上記相互シンボル干渉欠陥を発生するステップを更に有する概念１０の信号発生方法。
（１２）上記Ｓパラメータ・データは、シリアル通信システム送信機及び受信器の間の相互接続システムの周波数応答を特徴付ける概念１の信号発生方法。
（１３）上記デターミニスティック・ジッタ欠陥を与えるステップは、正弦波ジッタ欠陥を発生するステップを更に有する概念９の信号発生方法。
（１４）上記正弦波ジッタ欠陥を発生するステップは、シリアル通信システム標準テンプレートに応じて正弦波ジッタ振幅及び周波数の値を設定するステップを更に有する概念１３の信号発生方法。
（１５）上記ランダム・ジッタ欠陥を与えるステップは、疑似ランダム・ジッタ欠陥を発生するステップを更に有する概念９の信号発生方法。
（１６）デジタル・データ・パターンに遷移位置で上記少なくとも１つの変位クレスト・ファクタ・メニュー欠陥を発生するステップは、メディアン・レベル相互シンボル干渉デターミニスティック・ジッタ欠陥及び半正弦波振幅ランダム・ジッタ欠陥を有する概念９の信号発生方法。
（１７）上記変位クレスト・ファクタ・エミュレーション欠陥は、ランダム・ジッタ欠陥分布の４σよりも大きい値で大きな振幅で低確率のジッタ値を有する概念１６の信号発生方法。
（１８）上記少なくとも１つの変位クレスト・ファクタ・エミュレーション欠陥を与えるステップは、複数の変位クレスト・ファクタ・エミュレーション欠陥を与えるステップを更に有し、各変位クレスト・ファクタ・エミュレーション欠陥が選択可能な低確率の大きな振幅ジッタ・シグマ（σ）値を有する概念９の信号発生方法。
（１９）上記複数の変位クレスト・ファクタ・エミュレーション欠陥を与えるステップは、上記複数の変位クレスト・ファクタ・エミュレーション欠陥の各々に対する上記低確率で大きい振幅のシグマ（σ）ジッタ値を増加し、上記複数の変位クレスト・ファクタ・エミュレーション欠陥の上記増加した低確率の大きい振幅のシグマ（σ）ジッタ値の各々を上記欠陥シリアル・データ・パターンの増加した長い期間に位置決めする概念１８の信号発生方法。
（２０）上記波形試験信号を発生するステップは、デターミニスティック・ジッタ欠陥、ランダム・ジッタ欠陥、及び変位クレスト・ファクタ・エミュレーション欠陥を有する上記波形私権信号を表す上記シリアル・データ・パターンを有する波形記録ファイルを発生するステップを更に具える概念９の信号発生方法。

よって、本発明は、ランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号を発生する信号発生装置及び方法を提供できる。信号発生装置は、表示器、中央処理ユニット、波形発生回路を有する。中央処理ユニットは、シリアル・データ・パターンのパラメータと、デターミニスティック及びランダム・ジッタの欠陥用のパラメータと、シリアル・データ・パターンに与える少なくとも１つの変位クレスト・ファクタ・エミュレーション欠陥とを設定するために表示器上にユーザ・インタフェースを発生する。シリアル・データ・パターン・パラメータ、デターミニスティック及びランダム・ジッタ用のシリアル・データ・パターン欠陥パラメータ、変位クレスト・ファクタ・エミュレーション欠陥を用いて、波形記録ファイルを発生する。変位クレスト・ファクタ・エミュレーション欠陥は、欠陥シリアル・データ・パターン内で選択的に配置される。波形発生回路は、波形記録ファイルを受け、シリアル・データ・パターン・パラメータ、デターミニスティック及びランダム・ジッタ欠陥用のパラメータ、少なくとも１つの変位クレスト・ファクタ・エミュレーション欠陥に基づいて欠陥シリアル・データ・パターン・アナログ出力信号を発生する。変位クレスト・ファクタ・エミュレーション欠陥は、欠陥シリアル・データ・パターン・アナログ出力信号に選択的に配置される。

変位クレスト・ファクタ・エミュレーション欠陥用のパラメータは、ランダム・ジッタ欠陥の４シグマ（σ）よりも大きい低確率の大きな振幅ジッタ・シグマ（σ）値である。変位クレスト・ファクタ・エミュレーション欠陥用の複数のパラメータをシリアル・データ・パターンに適用してもよく、変位クレスト・ファクタ・エミュレーション欠陥用の各パラメータは、選択可能な低確率で大きな振幅のジッタ・シグマ（σ）値を有する。複数の変位クレスト・ファクタ・エミュレーション欠陥パラメータの各変位クレスト・ファクタ・エミュレーション欠陥パラメータを欠陥シリアル・データ・パターン内に選択的に配置してもよく、複数の変位クレスト・ファクタ・エミュレーション欠陥パラメータの各々用の増加した選択可能な低確率で大振幅のジッタ・シグマ（σ）値が欠陥シリアル・データ・パターンの増加する長い期間にて配置される。

相互シンボル干渉欠陥、デューティ・サイクル歪欠陥、正弦波ジッタ欠陥、拡散スペクトラム・クロック欠陥及びクロストーク欠陥用のパラメータのグループからデターミニスティック・ジッタ欠陥用のパラメータが選択される。シリアル・データ・パターンは、テンプレートを有するシリアル・データ標準に対応し、ここで、正弦波ジッタ欠陥の周波数がシリアル・データ・パターン・テンプレートの周波数に対応する。

ランダム・ジッタ欠陥は、ランダム・ジッタ欠陥は、メディアン・デターミニスティック・ジッタ欠陥を有する遷移を除いて、シリアル・データ・パターンの全ての遷移に与える疑似ランダム・ジッタ欠陥である。メディアン・デターミニスティック・ジッタ欠陥を有する遷移は、メディアン・レベル相互シンボル干渉及び半正弦波振幅を有する。

ランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号を発生する方法は、シリアル・データ・パターンを発生するステップと、デターミニスティック・ジッタ欠陥をシリアル・データ・パターンに与えるステップと、ランダム・ジッタ欠陥を波形試験信号の選択部分に与えるステップと、ランダム・ジッタ欠陥のないシリアル・データ・パターンの場所にて少なくとも１つの変位クレスト・ファクタ・エミュレーション欠陥を与えるステップとを有する。デターミニスティック・ジッタ欠陥、ランダム・ジッタ欠陥、及び変位クレスト・ファクタ・エミュレーション欠陥を有するシリアル・データ・パラメータから波形試験信号を発生する。波形試験信号を発生するステップは、デターミニスティック・ジッタ欠陥、ランダム・ジッタ欠陥、及び変位クレスト・ファクタ・エミュレーション欠陥を有する波形試験信号を表すシリアル・データ・パターンを有する波形記録ファイルを発生する追加のステップを有する。

デターミニスティック・ジッタ欠陥を与えるステップは、相互シンボル干渉欠陥、デューティ・サイクル歪欠陥、正弦波ジッタ欠陥、拡散スペクトラム・クロック欠陥、及びクロストーク欠陥用のパラメータのグループから選択されたデターミニスティック・ジッタ顕官を発生するステップを更に有する。相互シンボル干渉欠陥を発生するステップは、Ｓパラメータ・データから相互シンボル干渉欠陥を発生するステップを含む。Ｓパラメータ・データは、シリアル通信システム送信機及び受信器の間の相互接続システムの周波数応答を特徴付ける。デターミニスティック・ジッタ欠陥を与えるステップは、正弦波ジッタ欠陥を発生するステップを含んでもよい。正弦波ジッタ欠陥を発生するステップは、シリアル通信システム標準テンプレートに応じて正弦波ジッタ振幅及び周波数値を設定するステップを有する。ランダム・ジッタ欠陥を与えるステップは、疑似ランダム・ジッタ欠陥を発生するステップを更に有する。

変位クレスト・ファクタ・エミュレーション欠陥は、ランダム・ジッタ欠陥歪の４σよりも大きい値の大振幅低確率ジッタ値を有する。少なくとも１つの変位クレスト・ファクタ・エミュレーション欠陥を与えるステップは、メディアン・レベル相互シンボル干渉及び半正弦波振幅を有するシリアル・データ・パターン内の遷移場所にて変位クレスト・ファクタ・エミュレーション欠陥を発生する追加のステップを有する。少なくとも１つの変位クレスト・ファクタ・エミュレーション欠陥を与えるステップは、複数の変位クレスト・ファクタ・エミュレーション欠陥を与える更なるステップを有し、各変位クレスト・ファクタ・エミュレーション欠陥は、選択可能な低確率大振幅シグマ（σ）ジッタ値を有する。複数の変位クレスト・ファクタ・エミュレーション欠陥を与えるステップは、複数の変位クレスト・ファクタ・エミュレーション欠陥の各々の低確率大振幅シグマ（σ）ジッタ値を増加させて、欠陥シリアル・データ・パターンの増加した長い期間にて、複数の変位クレスト・ファクタ・エミュレーション欠陥の各増加した低確率大振幅シグマ（σ）ジッタ値を位置決めするステップを含んでいる。

本発明の目的、利点及び他の新規な特徴は、添付図を参照した以下の詳細説明から明らかになろう。

種々の高速シリアル・システム標準により設定された試験信号に正弦波ジッタを与えるテンプレートを示す図である。 6Gb/s Serial ATA Gen-3ストレス信号用のサンプリング・ポイント時間遅延位置に応じたビット・エラー比（ＢＥＲ）用のジッタ確率密度関数（バスタブ・プロット）の累積分布関数である。本発明によりランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号を発生する信号発生器を記述する単一低確率１０^-12異常値を有する１０⁶インスタンスのガウス分布の図である。本発明によりランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号を発生する信号発生器における１０^-12確率異常を示す代表的なSATA Gen3波形を示す図である。本発明によりランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号を発生する信号発生器における合成２進試験パターンを発生するステップを示す流れ図である。本発明によりランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号を発生する信号発生器の正面図である。本発明による信号発生器の代表的なブロック図である。本発明によりランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号を発生する初期ユーザ・インタフェースを示す図である。本発明によりランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号を発生するユーザ・インタフェースにおけるベース・パターン・ポップアップ・ウィンドウを示す図である。本発明によるランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号を発生するユーザ・インタフェースにおける送信機ポップアップ・ウィンドウを示す図である。本発明によるランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号を発生するタッチスートーン・ファイルからＩＳＩスケールを与えるユーザ・インタフェースにおけるチャネル／ケーブル・ポップ・ウィンドウを示す図である。本発明によるランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号を発生するユーザ・インタフェースにおけるコンパイル設定ポップアップ・ウィンドウを示す図である。本発明によるランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号を発生する蓄積波形記録ファイルのシーケンスを設定する信号発生器１０のシーケンサ・ユーザ・インタフェースを示す図である。波形試験信号のユニット・インターバルにおけるランダム・ジッタのクレスト・ファクタ・エミュレーション及び周期ジッタで構成される総合ジッタを示す図である。本発明によりランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号における正弦波ジッタを示す図である。本発明によりランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号におけるクレスト・ファクタ値を有するランダム・ジッタを示す図である。本発明によりランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号におけるクレスト・ファクタ値を有するランダム・ジッタ及び正弦波ジッタの組合せである総合ジッタを示す図である。本発明によりランダム・ジッタのクレスト・ファクタ・エミュレーションの多数のインスタンスを有する波形試験信号を発生する蓄積波形記録ファイルの設定シーケンサの別の実施例を実現する信号発生器のシーケンサ・ユーザ・インタフェースを示す図である。

本発明のクレスト・ファクタ・エミュレーションは、本願出願人のテクトロニクス社製ＡＷＧ７１０２型の如き大メモリ容量の信号発生器を用いて、正弦波ジッタ、相互シンボル干渉、拡散スペクトラム・クロック、デューティ・サイクル歪クロストークなどのデターミニスティック・ジッタ及びランダム・ジッタを含んだ完全なストレス波形を合成する。試験実験において、真にランダムな信号を再生又は制御することはできない点に留意されたい。本発明のクレスト・ファクタ・エミュレーションは、計算した形態で疑似ランダム・ノイズを必要なランダム・ジッタとして供給する。クレスト・ファクタ・エミュレーションの本質は、ランダム・ジッタを合成し、１０^-12に等しいビット・エラー比の大振幅低確率のインスタンスを導入することである。図３は、ランダム・ジッタ・インスタンスの分布を示し、７σでの矩形１４が示す単一の１０^-12確率異常値ジッタ・インスタンスを含むガウス分布に従う。次の低確率大振幅インスタンスは、周波数スペクトルの影響がない。

図４ａは、信号発生器が発生した代表的SATA Gen3波形パターンを示し、図４ｂは、正弦波ジッタ、相互シンボル干渉、ランダム・ジッタなどの如き種々の欠陥を有する同じ波形パターンを示す。図４ｃは、種々の欠陥を有するが、波形内に点線で示す如き７σランダム・ジッタのインスタンスも有する同じ波形パターンを示す。好適実施例において、メディアン・レベル相互シンボル干渉及び半正弦波振幅の両方を被った遷移に７σ異常値を与える。相互シンボル干渉及び半振幅正弦波ジッタのメディアン・レベルは、デターミニスティック・ジッタの最大確率インスタンスである。７σランダム・ジッタ・インスタンスの配置は、単なる例であり、高速シリアル・システム標準に適合する欠陥波形パターンのいかなる所にも７σランダム・ジッタ・インスタンスを配置できる。

本発明のクレスト・ファクタ・エミュレーションの使用には、１０^-12以下までのビット・エラー比を測定する従来のシステム及び方法に対して多くの利点がある。本発明のクレスト・ファクタ・エミュレーションによる試験と従来のハードウェア・ノイズ・ソースによる試験との間には、試験時間、低確率へのアクセス及び反復性という３つの違いがある。ユーザは、被試験受信器に供給する試験信号を制御する必要がある。制御がないと、確認のために試験が再現できず、系統的で不確さが正確さをそぐ。被試験受信器が、クレスト・ファクタ・エミュレーションにより注意深く制御された最悪の試験信号を許容すると、受信器のビット・エラー比は、従来のシステムにおけるように数分ではなく数秒での試験にて、１０^-12未満を保証する。さらに、同じ試験を実行して、時間を延ばすことなく、１０^-15又は１０^-18まで下がった許容度を試験できる。

図５は、信号発生器を用いてクレスト・ファクタ・エミュレーションを有する合成波形パターンを発生し、コンプライアント・ストレス受信器許容値試験を実行する流れ図である。ステップ２０にて、特定の立ち上がり時間及び立ち下がり時間を有する信号発生器を用いて、２進試験パターンを合成する。２進試験パターンに欠陥を負荷することにより、このパターンにストレスを与える。ステップ２２に示すように、受信器機能の構成に対して、バックプレーン及びケーブル・デターミニスティック・ジッタ要求に対応するＳパラメータに応じて相互シンボル干渉欠陥を合成試験パターンに与える。ステップ２４にて、図１に示す如き標準テンプレートが記述する振幅及び周波数を有する正弦波ジッタ欠陥を合成試験パターンに与える。ステップ２６にて、メジアン・デターミニスティック・ジッタ（即ち、メジアン相互シンボル干渉及び半振幅正弦波ジッタを有するエッジ）によるものを除いて、疑似ランダム・ガウス・ランダム・ジッタ欠陥を発生し、合成信号の全ての遷移に与える。全ての独自ビット軌跡上に正弦波振動が表されるのに充分な時間だけ欠陥合成試験信号が繰り返される。ステップ２８にて、メジアン・デターミニスティック・ジッタ偏差により遷移の単一７σ変位を合成試験パターンに与える。ステップ３０にて、欠陥合成試験信号を発生し、ステップ３２にて、その試験信号を被試験受信器に与える。ステップ３４に示すように被試験受信器がパスすれば、正弦波ジッタの周波数を変調して、テンプレートの他のポイントに一致させて、他の欠陥合成試験信号を発生し被試験受信に供給する。３つの異なる欠陥合成試験信号を発生するが、１つは、クロック回復帯域幅内の周波数で（即ち、ロールオフ未満で）の正弦波ジッタ用であり、１つは、ロールオフの端部での正弦波周波数用であり、１つは、クロック回復帯域幅より高い周波数での信号である。各欠陥合成試験信号の完了にて、ステップ３６で示したように最終周波数試験ポイントに達したかの判断を行う。最終周波数試験ポイントに達していないと、コンプライアント・ストレス受信器許容試験は、テンプレートの異なる周波数ポイントにリセットし、新たな欠陥合成試験信号を発生する。被試験受信器が発生欠陥合成試験信号の１つに失敗すると、ステップ３８に示すようにエラー・ビットを判断してデバッギングを行う。

図６を参照する。この図は、本願主願人のテクトロニクス社製ＡＷＧ７１０２型の如き信号発生器５０を示し、本発明によりクレスト・ファクタ・エミュレーションを実現するために用いる。信号発生器５０は、ボタン及びノブなどの如き制御器５４を有するフロント・パネル５２と、液晶表示器及び陰極線管などの如き表示装置５６とを有する。信号発生器５０は、波形データを蓄積し、プログラマブルを実行したりするために、ＣＤ又はＤＶＣ／ＣＤ装置５８も有する。表示装置５６に表示されたユーザ・インタフェースと共にフロント・パネル制御器を用いて、信号発生器５０がユーザ定義信号を発生し出力する。

図７は、ランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号を発生するＡＷＧ７１０２型信号発生器５０の代表的なブロック図である。信号発生器５０は、中央処理ユニット（ＣＰＵ）６０を有し、コンパクト・ディスク（ＣＤ）などの電子媒体に蓄積されたプログラムに応じて機器の動作を制御する。ＲＡＭメモリの如きメモリ６２をＣＰＵ６０の動作領域用として用いて、ハードディスク・ドライブ（ＨＤＤ）などの蓄積装置６４からのプログラムを読取る。ユーザは、信号発生器５０を設定して、この機器のフロント・パネル５２のボタン、ノブなどの制御器５４により出力波形試験信号を発生できる。表示装置５６は、ユーザ・インタフェースを表示して、出力波形試験信号用の種々のパラメータを設定できると共に、パラメータ設定による出力信号を可視化できる。外部表示出力回路６６は、外部表示器６８に供給できるビデオ出力を提供して、信号発生器の内部表示器５６の他に大きな表示領域も提供できる。波形発生回路７０は、ユーザ定義パラメータに基づいて出力波形試験信号を発生する。この例において、波形発生回路７０は、トリガ入力、イベント入力、２チャネル出力を有する。入力/出力（Ｉ／Ｏ）ポート７２を用いて、外部キーボード７４、マウス７６の如きポインティング・デバイスなどを信号発生器に接続する。パラメータを設定する信号発生器５０のフロント・パネル制御器５４の一部として、外部キーボード７４及び／又はマウス７６を含めてもよい。これらブロックは、信号及びデータのバス７８を介して互いに結合される。信号発生器のバス７８は、パーソナル・コンピュータ（ＰＣ）８２などの外部制御器や他の試験機器に信号発生器を接続するために、ローカル・エリア・ネットワーク（ＬＡＮ）インタフェース８０を有してもよい。ＬＡＮインタフェース８０により、ユーザ・インタフェースは、ＰＣ８２を操作し、出力信号データを信号発生器５０に渡し、ＰＣ８２は、ネットワークを通じて信号発生器５０を制御できる。その代わりに、ＬＡＮインタフェース８０用に汎用インタフェース・バス（ＧＰＩＢ）インインタフェースを用いてもよい。

図８は、シリアル・データ・パターン上でのランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号を発生するパラメータを設定するための内部ユーザ・インタフェース１００を示す。内部ユーザ・インタフェース１００及びそれに続くユーザ・インタフェースは、蓄積装置６４に蓄積されたユーザ・インタフェース・プログラムによりＣＰＵ６０のプログラム制御下で動作する。ユーザ・インタフェースは、表示装置５６又は外部表示器６８上に表示してもよい。代わりに、ＰＣ８２によりユーザ・インタフェース・プログラムを蓄積しアクセスして、ＰＣ８２がパラメータを処理し、出力ファイルを発生して、この出力ファイルを信号発生器５０に供給してもよい。表示装置５６上のアイコンにより、又は、開始タブをクリックし信号発生器５０に蓄積されたプログラムのリストから適切なプログラムをクリックして、信号発生器５０での種々のインタフェースを制御するプログラムをアクセスできる。初期ユーザ・インタフェース１００における種々のタブ１０２又はボタン１０４をクリックすることにより活性化する多くのポップアップ・ウィンドウを初期インタフェース１００が含む。初期ユーザ・インタフェース１００は、基本パターン（Base Pattern）ポップアップ・ウィンドウ１０８を活性化するBase Patternタブ１０６を有する。このBase Patternポップアップ・ウィンドウ１０８は、初期ユーザ・インタフェース１００により自動的に活性化される。

初期ユーザ・インタフェース及び活性化されたポップアップ・ウィンドウにより、ユーザは、シリアル・データ・パターン・パラメータと、信号データ・パターンに適用できる欠陥パラメータとを設定できる。欠陥パラメータには、デターミニスティック・ジッタ欠陥及びランダム・ジッタ欠陥を含む。デターミニスティック・ジッタ欠陥は、相互シンボル干渉欠陥、デューティ・サイクル歪欠陥、正弦波ジッタ欠陥、拡散スペクトラム・クロック欠陥及びクロストーク欠陥を含んでもよい。ランダム・ジッタ欠陥は、多くの形式のランダム・ジッタを含んでもよく、各形式は、異なる大きさ及び周波数レンジを有する。本発明の特定実施例において、クレスト・ファクタ・エミュレーション欠陥を単一形式のランダム・ジッタに適用する。

図９は、Base Pattern ポップアップ・ウィンドウ１０８の７つの定義領域を示すBase Patternポップアップ・ウィンドウ１０８のより詳細を表し、これら７つの定義領域は、基本パターン（Base Pattern）１１０、スクランブリング（Scrambling）１１２、符号化（Encoding）１１４、信号（Signal）１１６、振幅（Amplitude）１１８、立ち上がり/立ち下がり（Rise/Fall）１２０及びマーカ設定（Marker Setting）１２２である。Base Pattern領域１１０は、ボタン１２４、１２６及び１２８を有し、クロストーク・エミュレーションを発生するシリアル・データ・パターンをユーザが選択できる。標準（Standard）ボタン１２４をクリックして、Standardボックス１３０及びPatternボックス１３２を活性化する。Standardボックス１３０をクリックすることにより、ユーザは、コンプライアンス試験が必要な多くのシリアル・データ標準から選択できる。特定のシリアル・データ標準を選択した後にPatternボックス１３２をクリックして、PRBS7の如き選択されたシリアル・データ標準が定義する種々の波形パターンを表示する。ファイからボタン（From Fileボタン）１２６をクリックすることにより、ファイル・フィールド（File Field）ボックス１３４を強調して、予め蓄積したデータ・ファイルをユーザが入力できる。ユーザ・パターン（User Pattern）ボタン１２８をクリックして、パターン・フィールド（Pattern Field）ボックス１３６を強調して、ユーザがシリアル・データ・パターンを入力できる。適切な２進（BINARY）、１６進（HEX）又はシンボル（Symbol）ボタン２３８、１４０又は１４２をクリックして、「０」及び「１」の２進データ、１６進データ又はシンボル・データとしてパターンを入力してもよい。斜線のあるボックス及びボタンは、アクティブでないボックス及びボタンを含んでいる。

Scramblingボックス１４４をクリックして、Scrambling領域１１２を活性化する。Scrambling領域１１２は、多項式（Polynomial）ボックス１４６を有し、このボックスにて、選択したシリアル・データ・パターンをスクランブルするスクランブル多項式をユーザが入力できる。レジスタ初期値フィールド（Register Initial Value Field）１４８により、２進又は１６進にてスクランブル・レジスタの初期状態及びレジスタの長さをユーザが設定できる。レジスタの長さは、多項式の程度に等しい。Encoding領域１１４は、エンコード・スキーム（Encoding Scheme）ボックス１５０を有し、シリアル・データ・パターン用のコード化スキームの形式をユーザが設定できる。ユーザは、NRZ、NRZI又は4-PAMから選択してもよい。不一致（Disparity）ボックス１５４をクリックすることにより、正又は負の初期不一致をユーザが選択できる。Encoding領域１１４の上のＰＷＭ（パルス幅変調）ボックス１５６をクリックすることにより、パルス幅変調機能を活性化して、パルス幅変調信号をユーザが発生できる。パルス幅変調機能は、T_Minorボックス１５８を有し、ユニット・インターバルにてパルス幅変調信号でのビットの負状態をユーザが設定する。Signal領域１１６は、データ・レート（Data Rate）ボックス１６０とアイドル状態（Idle State）ボックス１６２とを有する。Data Rateボックス１６０をクリックすると、シリアル・データのデータ・レートをユーザが設定できる。信号発生器の形式に応じて、データ・レートを１秒当たり１０メガ・ビットから２０ギガ・ビットまで調整できる。Standardボタン１２４を活性化すると、選択されたシリアル・データ標準に応じて、データ・レートを自動的に選択する。Standardボックス１３０にてSATAが選択され、Patternボックス１３２にてアイドル・パターンが選択されると、アイドル状態（Idle State）ボックス１６２がアクティブになる。パターン内のＤＣの選択可能な期間としてアイドル状態を観察できる。

Amplitude領域１１８は、最大振幅（Maximum Amplitude）ボックス１６４及び最小振幅（Minimum Amplitude）ボックス１６６を有する。Maximum Amplitudeボックス１６４及びMinimum Amplitudeボックス１６６により、シリアル・データ・パターンの最大及び最小の振幅レベルをユーザが特定できる。Rise/Fall領域１２０は、１０／９０又は２０／８０パーセント立ち上がり及び立ち下がりの時間を夫々選択するためのRise/Fall Timeボタン１６８及び１７０を有する。Riseボックス１７２により、シリアル・データ・パターン前縁の立ち上がり時間をユーザが選択できる。Fallボックス１７４により、シリアル・データ・パターン後縁の立ち下がり時間をユーザが設定できる。DCDボックス１７６をクリックしてDCD領域１７８を活性化し、シリアル・データ・パターンでのデューティ・サイクル歪の量をユーザが可変できる。各設定（Setting）ボックス１８０を用いて、秒又はユニット・インターバルにて、立ち上がり、立ち下がり及びＤＣＤの時間を定義できる。

Marker Setting領域１２２は、Marker 1セクション１８２及びMarker 2セクション１８４を有する。Markerセクション１８２、１８４の各々は、オプション・ボタン１８６、１８８及び１９０を有する。Base Patternボタン１８６の１つをクリックすることにより、ベース・パターンと同じように特定のマーカ出力を設定する。Clockボタン１８８の１つをクリックすることにより、クロック・パターン（Clock Pattern）ボックス１９２及び周波数（Frequency）ボックス１９４を活性化する。Clock Patternボックス１９２により、ユーザがクロックのリストから選択できるか、ユーザがクロック・パターンを定義できる。ユーザがクロック・パターンを定義するように選択すると、ユーザは、Frequencyボックス１９４を用いてクロックの周波数を設定できる。高／低（High/Low）ボタン１９０の一方をクリックして選択（Selection）ボックス１９６を活性化すると、ユーザは、マーカ出力を全て高（All High）、全て低（All Low）又はトリガ（Trigger）に設定できる。Triggerオプションを選択することにより、サンプル（Sample）ボックス１９８を活性化すると、ユーザは、波形の開始部分の多くのサンプルを高に設定できる。

図１０に示すように、送信機（Transmitter）タブ２００をクリックして、Transmitterポップアップ・ウィンドウ２０２を活性化する。Transmitterポップアップ・ウィンドウ２０２は、３つの定義領域である周期ジッタ（Periodic Jitter Pk-Pk）２０４、ランダム・ジッタ（Random Jitter RMS）２０６及びSSC２０８を有する。Periodic Jitter（Pk-Pk）領域２０４により、シリアル・データ・パターンに与えることができる４つまでの正弦波欠陥信号であるSine1、Sine2、Sine3及びSine4のパラメータをユーザが設定できる。各正弦波欠陥信号は、正弦波欠陥信号の大きさを設定するための大きさ（Magnitude）ボックス２１０と、ユニット・インターバル又は秒にて大きさを定義するための関連設定（Setting）ボックス２１２とを有する。各正弦波欠陥信号は、欠陥信号の周波数及び位相を設定するためのFrequencyボックス２１４と位相（Phase）ボックス２１６も有する。Random Jitter領域２０６により、「クレスト・ファクタ・エミュレーション」を発生するパラメータをユーザが設定できる。RJ1クレスト・ファクタ（Crest Factor Peak）ボックス２１８をクリックすると、スケーラ（Scaler）ボックス２２０が活性化され、シグマ（σ）倍された１から２０までの間をユーザが入力して、ユニット・インターバルにてピーク値を発生できる。ランダム・シード（Random Seed）ボックス２２２をクリックして、Random Seed Valueボックス２２４を活性化すると、欠陥を有するデジタル・データ・パターンの各コンパイル用の同じランダム・ジッタ・シーケンスを用いるための最大5桁のシード値をユーザが割り当てできる。Random Jitter領域により、信号データ・パターンに与えることができる３つのランダム・ジッタ欠陥信号であるRj1、Rj2及びRj3用のパラメータをユーザが設定できる。各ランダム・ジッタ欠陥信号は、ランダム・ジッタ欠陥信号の大きさを設定するためのMagnitudeボックス２２６と、ユニット・インターバル又は秒で大きさを定義するための関連Settingボックス２２８とを有する。各ランダム・ジッタ欠陥信号は、ランダム・ジッタの低及び高周波数を設定するためのFrequency-Low (Hz)ボックス２３０とFrequency-High (Hz)ボックス２３２とを有する。

SCCボックス２３４をクリックして、SSC（拡散スペクトラム・クロック）領域２０８を活性化して、シリアル・データ・パターンに与えることができる拡散スペクトラム・クロックのパラメータをユーザが設定できる。ユーザは、形状（Shape）ボックス２３６、拡散（Spread）ボックス２３８及び不等拡散（Unequal Spread）ボックス２４０を用いてSSC信号用の形状、拡散及び不等拡散を設定できる。ユーザは、ブラウズ（Browse）ボタン２４２をクリックし、カスタム形状（Custom Shape）ボックス２４４にファイル名を入力して、以前に蓄積したカスタム形状を選択することもできる。SSC領域２０８は、df/dtセクション２４６を含んでおり、ユーザが偏差を標準SCCプロファイルに挿入できる。偏差（Deviation）ボックス２５０及び変調（Modulation）ボックス２５２を有するFrequencyセクション２４８により、ユーザは、SSC信号の周波数パラメータを設定できる。

SSC領域２０８の下は、ユーザが設定できる追加パラメータである。ノイズ（Noise）ボックス２５４をクリックしてノイズ値（Noise Value）ボックス２５６を活性化して、信号データ・パターンにノイズを追加するためにボルト(Volts: RMS)でノイズ・パラメータをユーザが設定できる。ユーザは、でのノイズ追加（Add Noise At）ボックス２５８を用いて、信号データ・パターンの端部近傍又は端部から遠い部分にノイズを配置するオプションを有する。プリ／ディ・エンファシス（Pre/De-emphasis）ボックス２６０をクリックしてPre/De-emphasisパラメータ・ボックス２６２を活性化して、信号データ・パターン用のプリ・エンファシス又はディ・エンファシスのパラメータをユーザが設定できる。Unitsボックス２６４を用いて、プリ・エンファシス又はディ・エンファシスのパラメータをdB又はボルトで設定できる。アドバンス設定（Advanced Setup）ボックス２６６をクリックして他のポップアップ・ウィンドウを活性化して、追加のプリ・エンファシス又はディ・エンファシスのパラメータをユーザが設定できる。

図１１に示すように、チャネル／ケーブル（Channel/Cable）タブ３００をクリックしてChannel/Cableポップ・ウィンドウ３０２を活性化する。ユーザは、ISIボタン３０８上をクリックして、ISIボックス３０４及びSettingボックス３０６を活性化できる。本発明において、ユーザは、Ｓパラメータ・フィルタ（S-Parameter Filter）ボタン３１０をクリックして、種々のＳパラメータ・フィールド・ボックス及びボタンを活性化する。ファイルから読み出し（Read From File）ボックス３１２及び関連Browseボタン３１４により、受信器機能における構成に対するバックプレーン及びケーブル・デターミニスティック・ジッタ要求に対応する予め選択されたＳパラメータ・タッチストーン・ファイルをユーザが選択できる。逆フィルタ（Inverse Filter）ボタン３１６をクリックしてInverse Filterボックス３１８及び関連Browseボタン３２０を活性化することにより、予め蓄積されたＳパラメータ・タッチストーン・ファイルをユーザが選択できる。ISI Scalingボックス３２２により、０．００１の増分で０．０００から１０．０００まで変化できるISIスケール計数値をユーザが選択できる。ISI Scalingボックス３２２の下は、選択（Selection）領域３２４であり、Ｓパラメータ・タッチストーン・ファイルにより定義された種々のポート用の種々の選択オプションを表示する。

図８に戻る。以下に詳細に説明するデターミニスティック及びランダム・ジッタの欠陥を有する信号データ・パターン用のパラメータと、デターミニスティック及びランダム・ジッタの欠陥を有する信号データ・パターンと、変位クレスト・ファクタ・エミュレーション欠陥とをユーザが設定すると、ユーザは、図８の初期ユーザ・インタフェース１００におけるツール・バー３４４のComplete Settingsボタン３４２をクリックして、図１２に示すComplete Settingsポップアップ・ウィンドウ３４０を活性化する。Complete Settingsポップアップ・ウィンドウ３４０は、波形名（Waveform Name）ボックス３４６を有し、ユーザは、デターミニスティック及びランダム・ジッタ欠陥を有するユーザ定義信号データ・パターンと、デターミニスティック及びランダム・ジッタ欠陥を有する信号データ・パターンと、変位クレスト・ファクタ・エミュレーション欠陥とを用いて、信号発生器５０が発生した波形記録ファイル用の名前を定義できる。Base Patternポップアップ・ウィンドウ１０８を用いて入力したシリアル・データ・パターン用のデータ・レートは、「Data Rate」の次に表示される。ユーザは、サンプル・レート（Sample Rate）ボタン３４８又はUI当たりのサンプル（Sample per UI）ボタン３５０クリックして、Sample Rateボックス３５２又はSample per UIボックス３５４を活性化する。ユーザは、シリアル・データ・パターン及びデータ・レートに基づいて適切な値を入力して、サンプリング・レート又はＵＩ当たりのサンプルを手動で設定してもよい。自動（Automatic）ボックス３５６をクリックして、データ・レート及びシリアル・データ・パターンに基づきサンプリング・レート又はＵＩ当たりのサンプルを自動的に設定してもよい。遅延（Delay）ボックス３５８を設けて、波形シーケンス要素における開始ポイント及び停止ポイントのアライメントを助ける。ユーザは、次の波形シーケンス要素の遅延を設定して、波形シーケンス要素の開始ポイント及び停止ポイントの規模のアライメントを可能にする。シーケンス実行があるシーケンス要素から他に移動したとき、シーケンス要素間のラップ（Wrap between sequence elements）ボックス３６０をクリックして、波形の連続性を確実にできる。

コンパイル設定（Compile Settings）ポップアップ・ウィンドウ３４０は、コンパイル・ボタン選択（Compile Button Preference）領域３６２と、繰り返し（Repeat）領域３６４と、帯域幅拡張フィルタ（Bandwidth Expansion Filter）領域３６６とを有する。Compile Button Preference領域３６２内のコンパイル及び送付（Compiles and Sends To）ボタン３６８をクリックして、ユーザは、デジタル・データ・パターン及び欠陥パラメータに基づいてコンパイル波形記録ファイル用のチャネルを選択できる。コンパイルのみ（Compiles Only）ボタン３７０をクリックして、ユーザが名付けた波形記録ファイル内のコンパイル済み波形記録ファイルをセーブする。Repeat領域３６４は、自動（Automatic）ボタン３７２を有し、活性化されたときに、Pj、Rj及びSSC周波数値に基づいて繰り返し断片から波形を自動的に組み立てる。手動（Manual）ボタン３７４により、ユーザは、手動計数（Manual Count）ボックス３７６を用いて繰り返し数を設定できる。この繰り返し数は、数又は秒で設定できる。帯域幅拡張フィルタ（Bandwidth Expansion Filter）ボックス３７８をクリックして、Bandwidth Expansion Filter領域３６６を活性化する。１２ＧＳ／ｓ以上の如き高サンプル・レート用のチャネル１（ＣＨ１）及びチャネル２（ＣＨ２）デジタル・アナログ変換器出力の自動的なインターリーブを内部的に提供するハードウェア回路を信号発生器５０が有する。ユーザは、インターリーブのオフ、ゼロ合わせ（zeroing）のないインターリーブ、ゼロ合わせのあるインターリーブを選択できる。コンパイル設定（Compile Settings）の右下側部で、ポップアップ・ウィンドウ３４０は、追加のパラメータであり、適切なボックス３８０をクリックして設定できる。これらパラメータの１つは、コンパイル後のグラフ表示（Show Graph after Compile）であり、デターミニスティック及びランダム・ジッタ欠陥を有する信号データ・パターンと、デターミニスティック・クレスト・ファクタ・エミュレーション欠陥とを、初期ユーザ・インタフェース１００の底部の２つのグラフ領域３８２における種々の形式で表示する。Compile Settingsの底部で、ポップアップ・ウィンドウ３４０は、Compileボタン３８４、Okボタン３８６、キャンセル（Cancel）ボタン３８８及びヘルプ（Help）ボタン３９０であり、Compile Settingsポップアップ・ウィンドウ３４０に関連する種々のオプションをユーザが選択できる。１つのオプションは、Compileボタン３８４をクリックして、デターミニスティック及びランダム・ジッタ欠陥を有する信号データ・パターンのコンパイルと、デターミニスティック及びランダム・ジッタ欠陥を有する信号データ・パターンと、変位クレスト・ファクタ・エミュレーション欠陥とを開始して、各波形記録ファイルを発生する。波形発生回路７０により波形記録ファイルを処理して、デターミニスティック・ジッタ欠陥、ランダム・ジッタ欠陥及び変位クレスト・ファクタ・エミュレーション欠陥を有する波形記録ファイルからアナログ波形試験信号を発生する。他のオプションは、Okボタン３８６をクリックすることであり、Compile Settingsポップアップ・ウィンドウ３４０内に選択されたパラメータをセーブし、ウィンドウ３４０を閉じる。さらなるオプションは、Cancelボタン３８８をクリックすることであり、ウィンドウ３４０に選択されたパラメータをセーブすることなく、Compile Settingsポップアップ・ウィンドウ３４０を閉じる。Helpボタン３９０をクリックすることにより、Helpポップアップ・ウィンドウを活性化して、ここからユーザがヘルプを求めることができる。

初期ユーザ・インタフェース１００のツール・バー３４４は、Compileボタン３９２（図８に示す）を有する。このボタンは、種々の他のパラメータによりシリアル・データ・パターンのコンパイルを開始することによってCompile Settingsポップアップ・ウィンドウ３４０内のCompileボタン３８４（図１２に示す）と同じ方で機能して、信号発生器５０からアナログ波形試験信号を発生するためのデジタル・データを含む波形記録ファイルを発生する。

図８〜１２を参照して上述したユーザ・インタフェース及び任意波形信号発生器５０を用いて、ランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号を発生するための特定の実施について説明する。シリアル・データ・パターンのパラメータであるパターン形式、データ・レート、振幅立ち上がり/立ち下がり時間、サンプリング・レート、ユニット・インターバル当たりのサンプルなどをユーザが入力する。定義済みシリアル・データ・パターンのために、デターミニスティック・ジッタ欠陥及びランダム・ジッタ欠陥もユーザが入力する。この実施に単一の正弦波波形及び単一のランダム・ジッタ波形を用いて、ランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号を発生する。第１波形記録ファイル用に、Rj1 Crest Factor（Peak）ボックス２２０内のクレスト・ファクタ・パラメータをゼロに設定する。デターミニスティック及びランダム・ジッタ欠陥と共にシリアル・データ・パターン・パラメータをコンパイルして第１波形記録ファイルx(n)を発生し、信号発生器５０のメモリ６２に蓄積する。ランダム・ジッタ・パラメータのコンパイルは、疑似ランダム・ガウス・ノイズ発生器として実現される。

同じシリアル・データ・パターン・パラメータとデターミニスティック及びランダム・ジッタ・パラメータとにより、第２波形記録ファイルを発生する。RJ1 Crest Factor (Peak)ボックス２１８を活性化し、スケーラ値をScalarボックス２２０に入力する。スケーラ値をシグマ（σ）倍して、第２アー系記録ファイル用の低確率大振幅ジッタ・シグマ（σ）値を生成する。第１波形記録ファイルにより、シリアル・データ・パターン・パラメータと周期及びランダム・ノイズ・パラメータとをコンパイルして、波形記録ファイルであるy(n)（CFを有するRj）を発生し、メモリ６２に築制御する。インデックスｋでの単一サンプルが必要なクレスト・ファクタＣＦに合うように変化するのを除いて、波形記録ファイルx(n)及びy(n)（CFを有するRj）が同じジッタ統計値を有する。ピーク値に達成するのにRjが必要となる正確な時点に基づいてｋを選択する。この値は、ピーク・デターミニスティック・ジッタと正確に同期できる。

コンプライアンス試験波形が非常に長く、繰り返しシーケンスを有する場合、蓄積された波形記録ファイルの各々は、コンプライアンス試験波形の単一のシーケンスを含むことができる。図１３は、蓄積された波形記録ファイルのシーケンスを設定するための信号発生器５０のシーケンサ（Sequencer）ユーザ・インタフェース４００を示す。Sequencerユーザ・インタフェース４００は、マトリクスのセル４０６を定義する行４０２及び列４０４を有する。行４０２は、シーケンスを定義し、第１列のインデックス番号（Index No.）セルがインデックス番号を定義する。チャネル１波形（CH1 Waveform）列がセルを定義し、蓄積された波形記録ファイルをシーケンスにユーザが割り当てることができる。信号発生器が第１及び第２出力ファイルを有する場合、チャネル２波形（CH2 Waveform）列がセルを定義し、蓄積された波形記録ファイルをシーケンスにユーザが割り当てることができる。待ち（Wait）列がセルを定義し、Wait状態により、波形記録の出力を開始する前にトリガ信号を受信するまで、シーケンスの波形記録が待つ。Repeat列は、シーケンスにおける特定波形記録用の繰り返し数Ｎを有するセルを定義する。このセルの繰り返し数Ｎにより、予め定めたＮ回だけ特定の波形記録を繰り返す。イベント・ジャンプ（Event Jump To）列は、シーケンス数Ｍを有するセルを定義し、外部イベントに応じてシーケンサがアクセスする。各セルは、特定シーケンス数Ｍ、又は用語「次（Next）」を有してもよく、Nextは、現在のシーケンス数の後の次のシーケンス数を提示する。ゴー・ツー（Go To）列は、シーケンス数Ｍによりセルを定義し、現在のシーケンスが完了した後にシーケンス数Ｍにより定義されるシーケンスをシーケンサがアクセスできる。Go Toシーケンス数Ｍは、シーケンサの次のシーケンス数でもよいし、次のシーケンス数を有するシーケンサの外のシーケンス数にシーケンサをジャンプさせてもよい。

波形記録のファイ名x(n)をシーケンス１のCH1 Waveformにロードすることにより、第１波形記録ファイルx(n)をシーケンサ４００のシーケンス１に割り当てる。波形記録ファイルを繰り返しに設定し、用語「無限（Infinite）」を揺するRepeatセルにシーケンス１をロードしてその数を無限にする。Event Jump Toセルに用語「Next」をロードして、ユーザが信号発生器５０のフロント・パネル５２の強制イベント（Force Event）ボタンを活性化するが如く、外部イベントの後に、シーケンサを次のシーケンス数にジャンプさせる。第２波形記録ファイルy(n)(CFを有するRj)をシーケンサのシーケンサ２に割り当てる。シーケンサ２のRepeat Countセルを１に設定して、第２波形を１回だけ出力する。シーケンス２のGo Toセルを３に設定し、シーケンサをシーケンサ４００のシーケンス３にジャンプさせる。シーケンス３のCH1 Waveformセルに波形記録ファイルx(n)のファイル名x(n)をロードする。シーケンス３のRepeatセルに用語Infiniteをロードし、波形記録ファイルx(n)も連続的に繰り返す。波形記録ファイルx(n)及びy(n)（CFを有するRj）を波形発生回路３０に供給して、ユーザ定義パラメータに基づいてデジタル波形記録ファイルをアナログ出力波形試験信号に変換する。

同様な結果を得る別の方法は、シーケンス１のRepeatセルに数Ｎをロードして、シーケンサ４００が波形記録x(n)をＮ回路繰り返すようにする。シーケンス１のEvent Jump Toセルを空で残し、シーケンス１のGo Toセルにシーケンス２を表す数２をロードする。これにより、シーケンス１がＮ回繰り返すときに、シーケンサ４００がシーケンス２にジャンプする。シーケンス２のRepeatセルに数１をロードし、シーケンサ４００に波形記録ファイルy(n)（CFを有するRj）を１回だけ出力させる。シーケンス２のGo Toセルに、シーケンス３を表す数３をロードする。これにより、シーケンサ４００がシーケンス３にジャンプする。シーケンス３のRepeatセルが変化せず、波形記録ファイルx(n)を繰り返しに設定し、回数を無限にする。

図１４は、ユニット・インターバルUIに関連した強制クレスト・ファクタＣＦを有するランダム・ジッタを示す。サンプリング・ポイントをユニット・インターバル（UI）の中心に示す。エラーを発生できる総合ジッタは、UIの半分に等しい。よって、ピーク周期ジッタPj及びランダム・ジッタRjのクレスト・ファクタが同じ瞬間に生じると、総合ジッタが0.5UIとなり、その結果でエラーが生じる。シーケンサ４００のシーケンス２での波形記録ファイルy(n)（Cfを有するRj）は、必要なクレスト・ファクタを有するランダム・ジッタを有する。シーケンサ４００がシーケンス２にジャンプするとき、ビット・エラーが生じる。波形記録ファイルy(n) （Cfを有するRj）において、デターミニスティック正弦波ジッタのピークとランダム・ジッタのピーク（クレスト・ファクタ値）が同じ時点に生じる。図１４において、ピーク正弦波ジッタが０．３ＵＩであり、強制クレスト・ファクタ値が０．２ＵＩである。総合ジッタが0.5UIである。これがビット・エラーを起こす。

図１５Ａ〜１５Ｃは、同時点に生じるデターミニスティック正弦波ジッタ及びランダム・ジッタ（クレスト・ファクタ値）のピークを示す。図１５Ａは、シリアル・データ・パターンに与える正弦波ジッタを示す。図１５Ｂは、シリアル・データ・パターンに与えるクレスト・ファクタ値を有するランダム・ジッタを示す。図１５Ｃは、正弦波ジッタとクレスト・ファクタ値を有するランダム・ジッタとの組合せであるシリアル・データ・パターンに与える総合ジッタを示す。ランダム・ジッタRjのピーク・クレスト・ファクタ値は、正弦波ジッタSj（デターミニスティック・ジッタPj）におけるピークと一致する。図１５Ａ〜１５Ｃは、ランダム・ジッタの低確率大振幅ジッタ・シグマ（σ）値を正弦波ジッタに与える一例を示す。ランダム・ジッタの低確率大振幅ジッタ・シグマ（σ）値は、図１５Ａ〜１５Ｃに示す正方向での必要がなく、負方向でもよい。ランダム・ジッタの低確率大振幅ジッタ・シグマ（σ）値が正弦波ジッタのピークに一致するのが好ましい一方、ランダム・ジッタの低確率大振幅ジッタ・シグマ（σ）値を正弦波ジッタの任意の位置に配置できる。

ランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号を発生する別の実施例は、ランダム・ジッタの多数の低確率大振幅ジッタ・シグマ（σ）値を使用する。この実施例は、ハードウェア・ランダム・ノイズ・ソースを用いて、コンプライアント・ストレス受信器許容試験をシミュレーションする。図１６は、多数のy(n)（CFを有するRj）波形記録を有するインタフェース４００を用いるシーケンサ（Sequencer）を示す。各波形記録y(n)₁〜y(n)_n（CFを有するRj）は、ランダム・ジッタの異なり増加する低確率大振幅ジッタ・シグマ（σ）値を有する。例えば、波形記録y(n)₁用にScalarボックス２２０に入力するスカラー値を５に設定してもよい。波形記録y(n)₂用にScalarボックス２２０に入力するスカラー値を６に設定してもよい。波形記録y(n)₃用にScalarボックス２２０に入力するスカラー値を７に設定してもよい。波形記録y(n)₄用にScalarボックス２２０に入力するスカラー値を８に設定してもよい。後は、同様である。

x(n)波形記録ファイルをシーケンス１のCH1 Waveformセルに割り当てることにより、第１波形記録ファイルx(n)をシーケンス１に割り当てるように、Sequencerユーザ・インタフェース４００を構成する。シーケンス１Repeatセルに整数値１をロードして、所定回数だけ波形記録ファイを繰り返すように設定する。Event Jump Toセルを空のままとし、Go Toセルをシーケンス２に設定する。シーケンス２のCH1 Waveformセルをy(n)₁（CFを有するRj）波形記録ファイルに割り当てる。シーケンス２のRepeat Countセルを１に設定して、y(n)₁（CFを有するRj）波形記録ファイルを１回だけ出力する。シーケンス２のGo Toセルを３に設定し、シーケンサをシーケンサ４００のシーケンス３にジャンプさせる。シーケンス３のCH1 Waveformセルをx(n)波形記録ファイルに割り当てる。シーケンス３のRepeatセルに他の整数値Ｎ２をロードし、波形記録ファイルx(n)も所定回数だけ繰り返えす。シーケンス３のGo Toセルを４に設定して、シーケンサをシーケンス４にジャンプさせる。シーケンス４のCH1 Waveformセルをy(n)₂（CFを有するRj）波形記録ファイルに割り当てる。シーケンス４のRepeat Countセルを１に設定して、y(n)₂（CFを有するRj）波形記録ファイルを１回だけ出力する。シーケンス４のGo Toセルを５に設定して、シーケンサをシーケンサ４００のシーケンス５にジャンプさせる。シーケンス５のCH1 Waveformセルを波形記録ファイルのx(n)に割り当てる。シーケンス５のRepeatセルに他の整数値Ｎ３をロードし、波形記録ファイルx(n)を選択回数だけ繰り返す。シーケンス５のGo Toセルを６に設定し、シーケンサをシーケンス６にジャンプさせる。シーケンス６のCH1 Waveformセルをy(n)₃（CFを有するRj）波形記録ファイルに割り当てる。シーケンス６のRepeat Countセルを１に設定して、y(n)₃（CFを有するRj）波形記録ファイルを１回だけ出力する。シーケンス６のGo Toセルを７に設定し、シーケンサをシーケンサ４００のシーケンサ７にジャンプさせる。シーケンス７のCH1 Waveformセルを波形記録ファイルのx(n)に割り当てる。シーケンス７のRepeatセルに他の整数値Ｎ４をロードして、選択回数だけ波形記録ファイルx(n)を繰り返す。シーケンス７のGo Toセルを８に設定し、シーケンサをシーケンス８にジャンプさせる。シーケンサ８のCH1 Waveformセルをy(n)₄（CFを有するRj）波形記録ファイルに割り当てる。シーケンス８のRepeat Countセルを１に設定し、y(n)₄（CFを有するRj）波形記録ファイルを１回だけ出力する。シーケンス８のGo Toセルを９に設定し、シーケンサをシーケンサ４００のシーケンス９にジャンプさせる。シーケンス９のCH1 Waveformセルを波形記録ファイルx(n)に割り当てる。シーケンス９のRepeatせるに用語Infiniteをロードして、x(n)波形記録を無限回だけ繰り返す。

本実施例では、整数値Ｎ１、Ｎ２、Ｎ３、Ｎ４及び代表的な繰り返し値は、インデックス番号（Index No.）を増分させて、ランダム・ジッタの低確率大振幅ジッタ・シグマ（σ）値のインスタンスの間の遅延時間を増分させる。例えば、Ｎ１を１,０００回の繰り返しに設定でき、Ｎ２を１００,０００回の繰り返しに設定できる。Ｎ３を１０,０００,０００回の繰り返しに設定でき、Ｎ４を１００,０００，０００回の繰り返しに設定できる。x(n)波形記録の繰り返し回数は、アナログ波形試験信号に変換されるx(n)波形記録ファイルと、ランダム・ジッタの低確率大振幅ジッタ・シグマ（σ）値の間の所望遅延時間とに基づく。本実施例は、ランダム・ジッタの低確率の単一の場合を波形試験信号に適用するよりも大幅に長い時間がかかるが、本実施例は、低確率の繰り返しを提供し、許容試験を制御でき確認できる。

当業者には、本発明の要旨を逸脱することなく種々の変形変更が可能であろう。

５０信号発生器
５４制御器
５６表示装置
６０ＣＰＵ
６２メモリ
６４蓄積装置
６６外部表示出力回路
６８外部表示装置
７０波形発生器
７２入出力装置
７４キーボード
７６マウス
７８バス
８０ＬＡＮ
８２ＰＣ

Claims

表示器と、
該表示器にユーザ・インタフェースを発生して、シリアル・データ・パターン用のパラメータと、上記シリアル・データ・パターンに与えるデターミニスティック・ジッタ欠陥、ランダム・ジッタ欠陥及び少なくとも１つの偏差クレスト・ファクタ・エミュレーション欠陥用のパラメータとを設定する中央処理ユニットとを具え、
上記シリアル・データ・パターン・パラメータと、上記デターミニスティック・ジッタ、ランダム・ジッタ及び上記偏差クレスト・ファクタ・エミュレーション欠陥用の上記シリアル・データ・パラメータ欠陥パラメータとを用いて波形記録ファイルを発生し、上記偏差クレスト・ファクタ・エミュレーション欠陥が上記欠陥シリアル・データ・パターン内に選択的に位置決めされ、
上記波形記録ファイルを受け、上記シリアル・データ・パターン・パラメータと、上記デターミニスティック・ジッタ、ランダム・ジッタ欠陥、及び少なくとも１つの変位クレスト・ファクタ・エミュレーション欠陥用のパラメータとに基づいて、欠陥のあるシリアル・データ・パターン・アナログ出力信号を発生する波形発生回路を更に具え、
上記変位クレスト・ファクタ・エミュレーション欠陥を上記欠陥のあるシリアル・データ・パターン・アナログ出力信号に選択的に位置決めする信号発生装置。
ランダム・ジッタのクレスト・ファクタ・エミュレーションにより波形試験信号を発生する方法であって、
シリアル・データ・パターンを発生し、
デターミニスティック・ジッタ欠陥を上記シリアル・データ・パターンに与え；ランダム・ジッタ欠陥を上記波形試験信号の選択部分に与え、
上記ランダム・ジッタ欠陥のない上記シリアル・データ・パターンの位置にて少なくとも１つの変位クレスト・ファクタ・エミュレーション欠陥を与え；デターミニスティック・ジッタ欠陥、ランダム・ジッタ欠陥及び変位クレスト・ファクタ・エミュレーション欠陥を有する上記シリアル・データ・パターンから波形試験信号を発生する信号発生方法。